CN104104377A - 时钟门控电路 - Google Patents

时钟门控电路 Download PDF

Info

Publication number
CN104104377A
CN104104377A CN201410119187.7A CN201410119187A CN104104377A CN 104104377 A CN104104377 A CN 104104377A CN 201410119187 A CN201410119187 A CN 201410119187A CN 104104377 A CN104104377 A CN 104104377A
Authority
CN
China
Prior art keywords
transistor
output
clock
transistor seconds
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410119187.7A
Other languages
English (en)
Other versions
CN104104377B (zh
Inventor
苏曼·凯特·古路拉加劳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Singapore Pte Ltd
Original Assignee
MediaTek Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Singapore Pte Ltd filed Critical MediaTek Singapore Pte Ltd
Priority to CN201711096369.7A priority Critical patent/CN107911104B/zh
Publication of CN104104377A publication Critical patent/CN104104377A/zh
Application granted granted Critical
Publication of CN104104377B publication Critical patent/CN104104377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开一种时钟门控电路，用以根据时钟输入信号以及逻辑使能信号，产生时钟使能信号，包括：第一晶体管群组，串联于电源与地之间，用以接收所述逻辑使能信号并产生第一输出；第二晶体管群组，串联于所述电源与地之间，用以接收所述第一输出，并产生第二输出；第三晶体管群组，串联于所述电源与地之间，用以接收所述第二输出以及反相第二输出；以及与门电路，用以接收所述第二输出并在所述逻辑使能信号为逻辑1时，产生所述时钟使能信号；其中所述第一晶体管群组、第二晶体管群组及第三晶体管群组中的一个晶体管的栅极接收所述时钟输入信号。本发明所公开的时钟门控电路，能够大量减少功耗，并且不会降低效能或影响电路空间。

Description

时钟门控电路
技术领域
本发明有关于一种电子电路，特别是有关于一种具有低功耗的时钟门控电路。
背景技术
目前的微芯片使用时钟门控单元，用以节省功率损耗。在微芯片里的中央处理器根据时钟信号而操作。举例而言，所述时钟信号由锁相回路(PLL)所产生。所述时钟信号称为根时钟(root clock)，其用以控制微芯片里的模块。当微芯片里的模块不需使用时，通过连接到根时钟的时钟门控单元（clock gating cell），切断所述模块的时钟输入，所述时钟门控单元根据使能信号（enable signal）的逻辑位准产生时钟输出。请参考图1A，其为现有的时钟门控单元的示意图。如图所示，时钟门控单元100包括低态有效闩锁电路(active-low latch circuit)120。低态有效闩锁电路120接收时钟输入信号CK以及使能输入信号EN。低态有效闩锁电路120耦接与门（AND gate）130，并且低态有效闩锁电路120的输出端耦接与门130的第一输入端，并且与门130的第二输入端接收时钟信号CK。当使能输入信号EN为逻辑0时，输出时钟ENCK会被截止。当使能输入信号EN为逻辑1时，与门130将产生输出时钟ENCK。
当某些模块需要被操作时，只需产生输出时钟给所述模块，便可动态地节省系统内的功率损耗。在使能输入信号EN为逻辑0时，当时钟输入信号CK为有效状态时，时钟门控单元100本身将会消耗功率。因此，功率损耗可能就值得注意了。
请参考图2，其为图1A所显示的时钟门控单元100的内部结构示意图。需注意的是，在以下的说明中，一些晶体管耦接在一起，其中耦接至电源的晶体管称为第一晶体管，接下来的晶体管称为第二晶体管，依此类推。如图所示，使能输入信号EN先输入至第一晶体管群组中的第一晶体管和第四晶体管。第一晶体管耦接电源，并且第四晶体管耦接至地。时钟输入信号CK输入至反相器，用以产生反相时钟信号CKZ。反相时钟信号CKZ会被输入给其它反相器，用以产生时钟信号CK1。时钟信号CK1的相位与原本的时钟信号CK相同。第一晶体管群组还包括第二晶体管以及第三晶体管。第二晶体管及第三晶体管串联在第一晶体管及第四晶体管之间。第二晶体管的栅极接收时钟信号CK1。第三晶体管的栅极接收反相时钟信号CKZ。第二晶体管的漏极与第三晶体管的漏极耦接反相器以及第二晶体管群组。第二晶体管群组具有四个串联的晶体管。具体而言，第一晶体管群组的输出耦接第二晶体管群组的第二晶体管的漏极与第三晶体管的漏极。在第二晶体管群组中，第二晶体管的栅极接收反相时钟信号CKZ，并且第三晶体管的栅极接收时钟信号CK1。第二晶体管群组中的第一晶体管及第四晶体管的栅极耦接反相器的输出。与门接收反相器的输出信号，作为第一输入信号，并且时钟信号CK作为与门的第二输入信号。与门产生反相使能时钟信号ENCKZ，并被输入至反相器，所述反相器产生使能时钟信号ENCK。
图2里的所有晶体管均接收时钟信号，作为输入。即使在使能信号为逻辑0时，这些晶体管仍会依据时钟信号CK而动作。在时钟门控单元100中，20个晶体管里有部分的晶体管(如50%，10个)将会依据时钟信号CK而动作。
另外，典型的微芯片具有许多时钟门控单元，其连接至根时钟。请参考图1B，其为时钟门控单元100连接至根时钟的示意图。在图1B中，中央处理器170将产生根时钟，根时钟被输入至许多时钟门控单元100。只要启动中央处理器170，即使时钟门控单元并没有被使能，所有接收到根时钟的时钟门控单元里的一半的晶体管仍会被触发。在标准的微芯片中，可能有5000个时钟门控单元耦接至根时钟。
因此，在现有的时钟门控单元里的功率损耗是个重要的问题。
发明内容
有鉴于此，本发明提供一种时钟门控电路。
依据本发明一实施方式，提供一种时钟门控电路，用以根据时钟输入信号以及逻辑使能信号，产生时钟使能信号，包括：第一晶体管群组，串联于电源与地之间，用以接收所述逻辑使能信号并产生第一输出；第二晶体管群组，串联于所述电源与地之间，用以接收所述第一输出，并产生第二输出；第三晶体管群组，串联于所述电源与地之间，用以接收所述第二输出以及反相第二输出；以及与门电路，用以接收所述第二输出并在所述逻辑使能信号为逻辑1时，产生所述时钟使能信号；其中所述第一晶体管群组、第二晶体管群组及第三晶体管群组中的一个晶体管的栅极接收所述时钟输入信号。
本发明所提供的时钟门控电路，能够大量减少功耗，并且不会降低效能或影响电路空间。
对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本发明的各目的是明显的。
附图说明
图1A为现有的时钟门控单元的示意图。
图1B为图1A所示的时钟门控单元与中央处理所产生的根时钟的连接示意图。
图2为图1A所示的时钟门控单元的电路示意图。
图3为本发明的时钟门控电路的示意图。
具体实施方式
如上所述，即使标准时钟门控单元并没有被启动这些时钟门控单元仍会消耗许多功率。因此，本发明的目的在于提供时一种钟门控电路。相较于现有的时钟门控单元，本发明的时钟门控电路可只消耗微量的功率。
请参考图3，其为本发明的时钟门控电路的一实施例。为了避免时钟门控电路300里的晶体管在时钟门控电路300尚未使能前就受到时钟信号的触发，本发明减少时钟门控电路里的时钟信号的数量，这些时钟信号作为晶体管的输入。为了达到上述目的，时钟门控电路300并不具有用以产生反相时钟信号CKZ的反相器以及用以产生时钟信号CK1的反相器，其中时钟信号CK1的相位相似于原本的时钟信号CK。
如图3所示，时钟门控电路300包括第一晶体管群组、第二晶体管群组、第三晶体管群组以及与门电路（AND circuit），用以产生使能时钟信号ENCK。逻辑使能信号EN输入至第一晶体管群组中的第一晶体管及第三晶体管，其中第一晶体管耦接于电源与第二晶体管之间，并且第三晶体管耦接于第二晶体管与地之间。第二晶体管的漏极与第三晶体管的漏极之间具有输出，并且输入至第二晶体管群组中的第一晶体管及第三晶体管的栅极，其中第二晶体管群组里的第二晶体管耦接在第一晶体管及第三晶体管之间，并且第四晶体管耦接在第三晶体管与地之间。耦接地的第四晶体管的栅极接收反相使能信号ENCKZ。第一晶体管群组的第二晶体管以及第二晶体管群组里的第二晶体管的栅极接收时钟信号CK。
第二晶体管群组里的第三晶体管的漏极以及第二晶体管的漏极均耦接至与门的第一输入端以及反相器，第二晶体管群组的输出耦接于第三晶体管群组里的第二晶体管的漏极以及第三晶体管的漏极。另外，第二晶体管群组的输出耦接于反相器，所述反相器的输出端耦接于第三晶体管群组的第一晶体管及第四晶体管。时钟信号CK输入至第三晶体管的栅极，并且反相使能时钟信号ENCKZ输入至第二晶体管的栅极。第一晶体管更耦接至电源，并且第四晶体管耦接至地。与门也接收时钟信号CK，作为与门的第二输入信号。
与门产生反相使能时钟信号ENCKZ。反相使能时钟信号ENCKZ输入至反相器，用以产生使能时钟信号ENCK。时钟门控电路300包括21个晶体管。在这21个晶体管中，当使能信号EN为逻辑0时，只有5个晶体管会被时钟信号CK触发。换句话说，相较于现有的时钟门控单元100，时钟门控电路节省了50%的功耗。
本领域的技术人员应当了解，相较于现有的时钟门控单元100，具有低功耗的时钟门控路300并没有降低效能或是影响电路空间。另外，利用全静态(fullstatic)CMOS，以确保时钟门控电路300正常动作。
以上所述仅为本发明的较佳实施方式，凡依本发明权利要求所做的均等变化和修饰，均应属本发明的涵盖范围。

Claims (4)

1.一种时钟门控电路，用以根据时钟输入信号以及逻辑使能信号，产生时钟使能信号，其特征在于，所述时钟门控电路包括：
第一晶体管群组，串联于电源与地之间，用以接收所述逻辑使能信号并产生第一输出；
第二晶体管群组，串联于所述电源与地之间，用以接收所述第一输出，并产生第二输出；
第三晶体管群组，串联于所述电源与地之间，用以接收所述第二输出以及反相第二输出；以及
与门电路，用以接收所述第二输出并在所述逻辑使能信号为逻辑1时，产生所述时钟使能信号；
其中所述第一晶体管群组、第二晶体管群组及第三晶体管群组中的一个晶体管的栅极接收所述时钟输入信号。
2.如权利要求1所述的时钟门控电路，其特征在于，所述与门电路包括：
与门，用以接收所述第二输出以及所述时钟输入信号，并产生反相时钟使能信号；以及
反相电路，耦接所述与门的输出，用以接收所述反相时钟使能信号，并产生所述时钟使能信号。
3.如权利要求2所述的时钟门控电路，其特征在于，所述第一晶体管群组包括：
第一晶体管，所述第一晶体管的源极耦接所述电源，所述第一晶体管的栅极接收所述逻辑使能信号；
第二晶体管，所述第二晶体管的源极耦接所述第一晶体管，所述第二晶体管的栅极接收所述时钟输入信号；以及
第三晶体管，所述第三晶体管的漏极耦接所述第二晶体管，所述第三晶体管的源极耦接至地，其栅极接收所述逻辑使能信号；
其中所述第二晶体管群组包括：
第一晶体管，所述第一晶体管的源极耦接所述电源，所述第一晶体管的栅极接收所述第一输出；
第二晶体管，所述第二晶体管的源极耦接所述第二晶体管群组的所述第一晶体管，所述第二晶体管的栅极接收所述时钟输入信号；
第三晶体管，所述第三晶体管的漏极耦接所述第二晶体管群组的所述第二晶体管，所述第三晶体管的栅极接收所述第一输出；以及
第四晶体管，所述第四晶体管的漏极耦接所述第二晶体管群组的所述第三晶体管，所述第四晶体管的源极耦接至地，所述第四晶体管的栅极接收所述反相时钟使能信号；
其中所述第三晶体管群组包括：
第一晶体管，所述第一晶体管的源极耦接所述电源，所述第一晶体管的栅极接收所述反相第二输出；
第二晶体管，所述第二晶体管的源极耦接所述第三晶体管群组的所述第一晶体管，所述第二晶体管的漏极接收所述第二输出，所述第二晶体管的栅极接收所述反相时钟使能信号；
第三晶体管，所述第三晶体管的漏极耦接所述第三晶体管群组的所述第二晶体管，所述第三晶体管的栅极接收所述时钟输入信号；以及
第四晶体管，所述第四晶体管的漏极耦接所述第三晶体管群组的所述第三晶体管，所述第四晶体管的漏极耦接至地，其栅极接收所述反相第二输出。
4.如权利要求3所述的时钟门控电路，其特征在于，还包括：
另一反相电路，用以接收所述第二输出，并提供所述反相第二输出给所述第三晶体管群组的所述第一晶体管及所述第四晶体管的栅极。
CN201410119187.7A 2013-04-01 2014-03-27 时钟门控电路 Active CN104104377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711096369.7A CN107911104B (zh) 2013-04-01 2014-03-27 时钟门控电路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361807043P 2013-04-01 2013-04-01
US61/807,043 2013-04-01
US14/218,998 US8981815B2 (en) 2013-04-01 2014-03-19 Low power clock gating circuit
US14/218,998 2014-03-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201711096369.7A Division CN107911104B (zh) 2013-04-01 2014-03-27 时钟门控电路

Publications (2)

Publication Number Publication Date
CN104104377A true CN104104377A (zh) 2014-10-15
CN104104377B CN104104377B (zh) 2017-12-12

Family

ID=51620174

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410119187.7A Active CN104104377B (zh) 2013-04-01 2014-03-27 时钟门控电路
CN201711096369.7A Active CN107911104B (zh) 2013-04-01 2014-03-27 时钟门控电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201711096369.7A Active CN107911104B (zh) 2013-04-01 2014-03-27 时钟门控电路

Country Status (2)

Country Link
US (2) US8981815B2 (zh)
CN (2) CN104104377B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098495A (zh) * 2021-06-07 2021-07-09 杭州士兰微电子股份有限公司 门电路以及包含门电路的数字电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981815B2 (en) * 2013-04-01 2015-03-17 Mediatek Singapore Pte. Ltd. Low power clock gating circuit
US9515661B2 (en) 2014-05-09 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, and clock tree
US9602086B2 (en) * 2015-03-25 2017-03-21 Oracle International Corporation Double half latch for clock gating
KR102465497B1 (ko) * 2016-04-28 2022-11-09 삼성전자주식회사 반도체 회로
KR20180033960A (ko) 2016-09-27 2018-04-04 삼성전자주식회사 클럭 스위치 장치 및 이를 포함하는 시스템-온-칩
US10162922B2 (en) * 2017-03-15 2018-12-25 Qualcomm Incorporated Hybrid clock gating methodology for high performance cores
US10996709B2 (en) * 2019-08-30 2021-05-04 Intel Corporation Low power clock gate circuit
KR20210037927A (ko) 2019-09-30 2021-04-07 삼성전자주식회사 집적 클럭 게이팅 셀 및 이를 포함하는 집적 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583648B1 (en) * 2002-03-19 2003-06-24 Intel Corporation Method and apparatus for fine granularity clock gating
CN101686041A (zh) * 2008-09-27 2010-03-31 深圳市芯海科技有限公司 一种门控时钟电路及门控时钟信号产生方法
CN102204096A (zh) * 2008-10-30 2011-09-28 高通股份有限公司 使用改进式时钟门控单元的系统及方法
US20120286824A1 (en) * 2011-05-13 2012-11-15 Arm Limited Supplying a clock signal and a gated clock signal to synchronous elements
CN102799211A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 内部时钟门控装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1466603A (en) * 1974-11-06 1977-03-09 Burroughs Corp Flip-flop controlled clock gating system
JPS5840922A (ja) * 1981-09-04 1983-03-10 Hitachi Ltd クロツク発生回路
US6204695B1 (en) * 1999-06-18 2001-03-20 Xilinx, Inc. Clock-gating circuit for reducing power consumption
US6472909B1 (en) * 2000-05-02 2002-10-29 Xilinx Inc. Clock routing circuit with fast glitchless switching
DE10119051B4 (de) * 2001-04-18 2006-12-28 Infineon Technologies Ag Schaltungsanordnung zur Freigabe eines Taktsignals in Abhängigkeit von einem Freigabesignal
US20040119496A1 (en) * 2002-12-23 2004-06-24 Infineon Technologies North America Corp. Implementation of multiple flip flops as a standard cell using novel clock generation scheme
US6975145B1 (en) * 2003-06-02 2005-12-13 Xilinx, Inc. Glitchless dynamic multiplexer with synchronous and asynchronous controls
CN100373772C (zh) * 2004-02-09 2008-03-05 中国科学院计算技术研究所 片上用于交流扫描测试中的快速信号产生电路
US7129765B2 (en) * 2004-04-30 2006-10-31 Xilinx, Inc. Differential clock tree in an integrated circuit
CN100563104C (zh) * 2005-07-15 2009-11-25 威盛电子股份有限公司 门控时钟电路及相关方法
CN1716772A (zh) * 2005-07-22 2006-01-04 威盛电子股份有限公司 门控时钟电路及相关方法
US7576582B2 (en) * 2006-12-05 2009-08-18 Electronics And Telecommunications Research Institute Low-power clock gating circuit
US7779372B2 (en) * 2007-01-26 2010-08-17 Apple Inc. Clock gater with test features and low setup time
US7872512B2 (en) * 2008-04-01 2011-01-18 Altera Corporation Robust time borrowing pulse latches
CN101299159B (zh) * 2008-07-01 2010-06-09 深圳市远望谷信息技术股份有限公司 时钟切换电路
WO2010029040A2 (en) * 2008-09-11 2010-03-18 University Of Malta Method and apparatus for generating and transmitting synchronized video data
US7746116B1 (en) * 2009-01-21 2010-06-29 Xilinx, Inc. Method and apparatus to clock-gate a digital integrated circuit by use of feed-forward quiescent input analysis
US8058905B1 (en) * 2009-01-31 2011-11-15 Xilinx, Inc. Clock distribution to facilitate gated clocks
KR101252698B1 (ko) * 2009-04-29 2013-04-09 퀄컴 인코포레이티드 클록 게이팅 시스템 및 방법
KR101669476B1 (ko) * 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101838628B1 (ko) * 2010-03-02 2018-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
CN102215034B (zh) * 2010-04-12 2014-08-20 联发科技股份有限公司 触发器
KR101874144B1 (ko) * 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI536502B (zh) * 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
US8643411B1 (en) * 2012-10-31 2014-02-04 Freescale Semiconductor, Inc. System for generating gated clock signals
US8981815B2 (en) * 2013-04-01 2015-03-17 Mediatek Singapore Pte. Ltd. Low power clock gating circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583648B1 (en) * 2002-03-19 2003-06-24 Intel Corporation Method and apparatus for fine granularity clock gating
CN101686041A (zh) * 2008-09-27 2010-03-31 深圳市芯海科技有限公司 一种门控时钟电路及门控时钟信号产生方法
CN102204096A (zh) * 2008-10-30 2011-09-28 高通股份有限公司 使用改进式时钟门控单元的系统及方法
US20120286824A1 (en) * 2011-05-13 2012-11-15 Arm Limited Supplying a clock signal and a gated clock signal to synchronous elements
CN102799211A (zh) * 2011-05-27 2012-11-28 台湾积体电路制造股份有限公司 内部时钟门控装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098495A (zh) * 2021-06-07 2021-07-09 杭州士兰微电子股份有限公司 门电路以及包含门电路的数字电路

Also Published As

Publication number Publication date
US20150155870A1 (en) 2015-06-04
CN104104377B (zh) 2017-12-12
CN107911104A (zh) 2018-04-13
CN107911104B (zh) 2021-08-10
US8981815B2 (en) 2015-03-17
US20140292372A1 (en) 2014-10-02
US9148145B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
CN104104377A (zh) 时钟门控电路
US10461747B2 (en) Low power clock gating circuit
US9362910B2 (en) Low clock-power integrated clock gating cell
US8604831B2 (en) Integrated circuit, clock gating circuit, and method
US20150200669A1 (en) Clock gating circuit for reducing dynamic power
US20040251931A1 (en) Method and apparatus for clock gating clock trees to reduce power dissipation
US8570086B2 (en) Delay latch circuit and delay flip-flop
CN103684355A (zh) 门控时钟锁存器、其操作方法和采用其的集成电路
CN102708816A (zh) 移位寄存器、栅极驱动装置和显示装置
US9621144B2 (en) Clock gated flip-flop
US10033356B2 (en) Reduced power set-reset latch based flip-flop
WO2021040947A1 (en) Low power clock gate circuit
US8199589B2 (en) Shift register providing glitch free operation in power saving mode
US10712807B2 (en) Methods and apparatus for saving always on (AON) routing of signals across chips
TWI475355B (zh) 用於資料接收及傳輸之方法及相關之積體電路
US10491197B2 (en) Flop circuit with integrated clock gating circuit
CN104184456B (zh) 用于io接口的低频多相位差分时钟树型高速低功耗串行器
CN219574672U (zh) 低功耗系统、微控制器及芯片
CN105720948B (zh) 一种基于FinFET器件的时钟控制触发器
TWI827389B (zh) 時脈門控單元
CN101689851A (zh) 逻辑状态捕捉电路
US20170344502A1 (en) Communication Apparatus with Direct Control and Associated Methods
JP5541143B2 (ja) 半導体装置
Naidu et al. A novel approach power optimized multi-bit flip-flops using gated driver tree
US10454457B1 (en) Self-gating flip-flop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant