CN206164491U - 带模式切换功能的宽范围时间延迟电路 - Google Patents

带模式切换功能的宽范围时间延迟电路 Download PDF

Info

Publication number
CN206164491U
CN206164491U CN201621117466.0U CN201621117466U CN206164491U CN 206164491 U CN206164491 U CN 206164491U CN 201621117466 U CN201621117466 U CN 201621117466U CN 206164491 U CN206164491 U CN 206164491U
Authority
CN
China
Prior art keywords
signal
delay
module
short
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621117466.0U
Other languages
English (en)
Inventor
俞德军
陈远文
骆军
周乙伟
刘志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin yuanlingxinkuang Microelectronics Technology Co., Ltd
Original Assignee
Chengdu Zhuochuang Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Zhuochuang Microelectronics Co Ltd filed Critical Chengdu Zhuochuang Microelectronics Co Ltd
Priority to CN201621117466.0U priority Critical patent/CN206164491U/zh
Application granted granted Critical
Publication of CN206164491U publication Critical patent/CN206164491U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

带模式切换功能的宽范围时间延迟电路,本实用新型涉及双模式延时电路技术领域,解决现有技术不能够进行精确地按需切换延时时间等技术问题。本实用新型主要包括基准信号模块,用于提供短延时脉冲触发;短延时模块,接收由基准信号模块输出的参考信号;长延时模块,其中包括振荡器和分频延时器;延时切换模块,接收由短延时模块输出的短延时信号;延时选择模块,同步接收由短延时模块输出的短延时信号、由长延时模块中振荡器通过分频延时器输出的长延时信号和由延时切换模块输出的同步切换信号,并通过同步切换信号选择地输出短延时输出信号或长延时输出信号。本实用新型用于延时电路设计。

Description

带模式切换功能的宽范围时间延迟电路
技术领域
本发明涉及双模式延时电路技术领域,具体涉及带模式切换功能的宽范围时间延迟电路。
背景技术
传统的时间延迟电路:通常只能兼顾其中一种,要么短时延迟电路,要么长时延迟电路,且精度粗糙。或者在实现长时间延迟功能的时候对于短时间延迟的误差就变得非常大,反之在实现短时间延迟功能时无法实现长时间延迟功能。
发明内容
针对上述现有技术,本发明目的在于提供带模式切换功能的宽范围时间延迟电路,解决现有技术不能够进行精确地按需切换延时时间等技术问题。
为达到上述目的,本发明采用的技术方案如下:
带模式切换功能的宽范围时间延迟电路,包括
基准信号模块,用于提供短延时脉冲触发;
短延时模块,接收由基准信号模块输出的参考信号,短延时模块中包括电容和第一比较器,第一比较器接有第一参考电压,短延时模块通过第一参考电压控制电容电压变化构成短延时脉冲窗口;
长延时模块,其中包括振荡器和分频延时器;
延时切换模块,接收由短延时模块输出的短延时信号;
延时选择模块,同步接收由短延时模块输出的短延时信号、由长延时模块中振荡器通过分频延时器输出的长延时信号和由延时切换模块输出的同步切换信号,并通过同步切换信号选择地输出短延时输出信号或长延时输出信号。
上述方案中,所述的基准信号模块,选用基准电流源。
上述方案中,所述的短延时模块,包括
放大器,其同相放大端接收参考信号且反相放大端接地;
第一晶体管,其栅极连接放大器的输出端且源极接地;
第二晶体管,其源极连接第一晶体管的漏极;
第三晶体管,与第二晶体管共同构成同源极电位点、同栅极电位点的涓流放大电路;
电容,用于调制短延时脉冲窗口,其一端连接第三晶体管的源极且另一端接地;
第一比较器,其输入端口连接第三晶体管的源极且接收第一参考电压并输出短延时信号;
第四晶体管,其栅极连接第一比较器的输出端,其漏极连接第三晶体管的源极,其源极与电容接地端连接;
延时缓存器,用于缓冲和置位第一比较器输出的短延时信号,其输出短延时信号至延时选择模块。
上述方案中,所述的分频延时器,包括由D触发器阵列构成的计数器、与计数器连接的锁存器和用于计数器输出控制的置位逻辑电路,锁存器输出长延时信号至延时选择模块。
上述方案中,所述的延时切换模块,包括第二比较器,第二比较器的输入端口接收短延时信号和第二参考电压且其输出端输出同步切换信号至延时选择模块。
上述方案中,所述的延时切换模块,还包括串联的两个反相器或两个以上的偶数个反相器,构成偶数组反相器阵列,偶数组反相器阵列的输入端连接第二比较器的输出端。
上述方案中,所述的延时选择模块,包括
第一与非门,其输入端口接收短延时信号;
第一反相器,其输入端接收同步切换信号且输出端连接至第一与非门的输入端口;
第二与非门,其输入端口接收长延时信号且连接第一反相器的输入端;
第二反相器,其输入端连接第一与非门的输出端;
第三反相器,其输入端连接第二与非门的输出端;
第一或非门,其输入端口连接第二反相器和第三反相器的输出端;
第四反相器,其输入端连接第一或非门的输出端;
所述的第四反相器,通过同步切换信号选择地输出短延时输出信号或长延时输出信号。
上述方案中,所述的置位逻辑电路,包括
使能信号、第一延时调制信号和第二延时调制信号;
一对置位晶体管,接收计数器输出信号、第一延时调制信号和第二延时调制信号;
延时电容,用于一对置位晶体管的输出信号的延时;
一对输出放大晶体管,接收一对置位晶体管的输出信号;
异或门,接收计数器的输出信号和一对输出放大晶体管的输出信号;
第二或非门,接收异或门的输出信号和使能信号且输出置位后的长延时信号至锁存器。
上述方案中,所述的振荡器,包括
第三与非门,其输入端口接收上电复位信号;
第五反相器,其输入端连接第三与非门的输出端且输出振荡信号至分频延时器;
第六反相器,其输入端连接第三与非门的输出端;
施密特触发器,其输入端连接第六反相器的输出端且输出端连接至第三与非门的输入端口;
所述的施密特触发器与第六反相器构成振荡器的自反馈电路。
与现有技术相比,本发明的有益效果:
延迟时间范围宽,可以结合实际应用需要灵活设置,并且在对于不确定的延迟时间应用环境时,可以通过智能模式切换获得宽范围延迟时间内的较高延时精度;并且利用置位逻辑电路处理脉冲信号,进一步提高本发明的通用性。
附图说明
图1为本发明的原理示意图;
图2为本发明的置位逻辑电路示意图;
图3为本发明的延时选择模块的电路示意图;
图4为本发明振荡器电路;
图5为本发明分频延时器;
图6为本发明短延时模块的电路示意图。
具体实施方式
本说明书中公开的所有特征,或公开的所有方法或过程中的步骤,除了互相排斥的特征和/或步骤以外,均可以以任何方式组合。
下面结合附图对本发明做进一步说明:
实施例1
本发明内置两种时间延时模式,分别是短时间延迟电路和长时间延迟电路,通过数字片选电路进行模式切换,从而可以实现宽范围时间延迟功能。
基准电流源,用于对电容充电时的电流设定,该电流精度越高,延迟时间越准。
涓流充电电路与比较判断电路(即比较器电路),通过设定的恒定精确电流(涓流)对电容充电,使电容电压升高,从而达到比较阈值,从而触发比较器翻转,完成时间延迟判断和标记。
振荡器电路,为分频电路提供参考频率,实现长时间延迟功能。
选择器电路(片选控制电路),对短时间延迟和长时间延迟两种模式进行选择和切换。
电路总图如图1所示,电路总体包括短延时电路,长延时电路,数据选择器以及偏置电路。
长延时电路为实现较长的延时时间,采用计数器进行延时计数。其工作时,首先使能信号对构成计数器的D触发器,以及锁存器进行置位。使能有效后电路开始工作,此时每当输入信号发生改变,则产生一个计数器置位脉冲,使计数从零开始。当计数器最高位由1变为0时,通过反相器之后,产生由0变为1的上升触发沿,控制锁存器存储并输出输入数据,同时反相器输出的高电平将时钟输入关断,停止计数,输出数据不发生改变。直到输入信号再次发生翻转时,重新对计数器置位,又进行下一个计数周期。如果输入信号在计数器最高位变为0之前再次翻转,则原输入数据无效,不会被传送至输出端。
计数器置位逻辑电路如图2所示,DELAY1、DELAY2为具有相对不同方向的电流驱动信号,IN为置位触发信号,取一个使能信号ENB=1,输出SET_0=0,对计数器置位。当该使能信号ENB=0,SET_0由异或门输出决定。异或门的输入一端直接接输入信号,另一端接输入信号经过一段时间延时后的信号,其作用在于,每当输入信号发生翻转时,异或门都会输出一个短脉冲,从而使SET_0产生一个短脉冲置位信号。
如图3,所述的延时选择模块,第一与非门U3,其输入端口接收短延时信号;第一反相器U6,其输入端接收同步切换信号且输出端连接至第一与非门U3的输入端口;第二与非门U4,其输入端口接收长延时信号且连接第一反相器U6的输入端;第二反相器U8,其输入端连接第一与非门U3的输出端;第三反相器U9,其输入端连接第二与非门U4的输出端;第一或非门U5,其输入端口连接第二反相器U8和第三反相器U9的输出端;第四反相器U19,其输入端连接第一或非门U5的输出端;所述的第四反相器U19,通过同步切换信号选择地输出短延时输出信号或长延时输出信号。其中IN1为长延迟信号,IN2为短延迟信号。
如图4,POR是上电复位信号;EN是使能信号;OSC_PUL是输出振荡信号。所述的振荡器,包括第三与非门U11,其输入端口接收上电复位信号POR;第五反相器U13,其输入端连接第三与非门U11的输出端且输出振荡信号至分频延时器;第六反相器U12,其输入端连接第三与非门U11的输出端;施密特触发器U14,其输入端连接第六反相器U12的输出端且输出端连接至第三与非门U11的输入端口;所述的施密特触发器U14与第六反相器U12构成振荡器的自反馈电路。该结构可以增加一个使能信号EN,通过或非门接收上电复位信号POR和使能信号EN,其输出端再连接至第三与非门U11。此外,第六反相器U12通过RC滤波器再连接至施密特触发器U4的输入端。
如图5,用于长延时的分频延时器,OSC_PUL为振荡器产生的一定频率的振荡信号,级联的D触发器阵列的R端均连接POR信号,用于上电时状态置位,U18为锁存器Latch。
短延时电路如图6所示,电流源以及电流沉产生的1uA偏置电流,其对电容充放电产生的电压接入比较器U7正相输入端。比较器U7反相输入端分别接由晶体管Q7进行选择的2.505V和2.495V实现10mV的迟滞。当晶体管Q7输入由1变成0时,电流源开始对电容C2充电,电压从零开始上升,此时负输入端输入为2.505V,当正输入电压上升至2.505时,比较器U7输出高电平,负输入端输入变为2.495V。晶体管Q7输入由0变为1时,则电容C2电压由5V通过电流沉放电降至2.495V时,比较器U7发生翻转。延时电路延时时间由下式表示:
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何属于本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。

Claims (9)

1.带模式切换功能的宽范围时间延迟电路,其特征在于,包括
基准信号模块,用于提供短延时脉冲触发;
短延时模块,接收由基准信号模块输出的参考信号,短延时模块中包括电容和第一比较器,第一比较器接有第一参考电压,短延时模块通过第一参考电压控制电容电压变化构成短延时脉冲窗口;
长延时模块,其中包括振荡器和分频延时器;
延时切换模块,接收由短延时模块输出的短延时信号;
延时选择模块,同步接收由短延时模块输出的短延时信号、由长延时模块中振荡器通过分频延时器输出的长延时信号和由延时切换模块输出的同步切换信号,并通过同步切换信号选择地输出短延时输出信号或长延时输出信号。
2.根据权利要求1所述的带模式切换功能的宽范围时间延迟电路,其特征在于,所述的基准信号模块,选用基准电流源。
3.根据权利要求1或2所述的带模式切换功能的宽范围时间延迟电路,其特征在于,所述的短延时模块,包括
放大器,其同相放大端接收参考信号且反相放大端接地;
第一晶体管,其栅极连接放大器的输出端且源极接地;
第二晶体管,其源极连接第一晶体管的漏极;
第三晶体管,与第二晶体管共同构成同源极电位点、同栅极电位点的涓流放大电路;
电容,用于调制短延时脉冲窗口,其一端连接第三晶体管的源极且另一端接地;
第一比较器,其输入端口连接第三晶体管的源极且接收第一参考电压并输出短延时信号;
第四晶体管,其栅极连接第一比较器的输出端,其漏极连接第三晶体管的源极,其源极与电容接地端连接;
延时缓存器,用于缓冲和置位第一比较器输出的短延时信号,其输出短延时信号至延时选择模块。
4.根据权利要求1或2所述的带模式切换功能的宽范围时间延迟电路,其特征在于,所述的分频延时器,包括由D触发器阵列构成的计数器、与计数器连接的锁存器和用于计数器输出控制的置位逻辑电路,锁存器输出长延时信号至延时选择模块。
5.根据权利要求3所述的带模式切换功能的宽范围时间延迟电路,其特征在于,所述的延时切换模块,包括第二比较器,第二比较器的输入端口接收短延时信号和第二参考电压且其输出端输出同步切换信号至延时选择模块。
6.根据权利要求5所述的带模式切换功能的宽范围时间延迟电路,其特征在于,所述的延时切换模块,还包括串联的两个反相器或两个以上的偶数个反相器,构成偶数组反相器阵列,偶数组反相器阵列的输入端连接第二比较器的输出端。
7.根据权利要求1所述的带模式切换功能的宽范围时间延迟电路,其特征在于,所述的延时选择模块,包括
第一与非门,其输入端口接收短延时信号;
第一反相器,其输入端接收同步切换信号且输出端连接至第一与非门的输入端口;
第二与非门,其输入端口接收长延时信号且连接第一反相器的输入端;
第二反相器,其输入端连接第一与非门的输出端;
第三反相器,其输入端连接第二与非门的输出端;
第一或非门,其输入端口连接第二反相器和第三反相器的输出端;
第四反相器,其输入端连接第一或非门的输出端;
所述的第四反相器,通过同步切换信号选择地输出短延时输出信号或长延时输出信号。
8.根据权利要求4所述的带模式切换功能的宽范围时间延迟电路,其特征在于,所述的置位逻辑电路,包括
使能信号、第一延时调制信号和第二延时调制信号;
一对置位晶体管,接收计数器输出信号、第一延时调制信号和第二延时调制信号;
延时电容,用于一对置位晶体管的输出信号的延时;
一对输出放大晶体管,接收一对置位晶体管的输出信号;
异或门,接收计数器的输出信号和一对输出放大晶体管的输出信号;
第二或非门,接收异或门的输出信号和使能信号且输出置位后的长延时信号至锁存器。
9.根据权利要求1所述的带模式切换功能的宽范围时间延迟电路,其特征在于,所述的振荡器,包括
第三与非门,其输入端口接收上电复位信号;
第五反相器,其输入端连接第三与非门的输出端且输出振荡信号至分频延时器;
第六反相器,其输入端连接第三与非门的输出端;
施密特触发器,其输入端连接第六反相器的输出端且输出端连接至第三与非门的输入端口;
所述的施密特触发器与第六反相器构成振荡器的自反馈电路。
CN201621117466.0U 2016-10-12 2016-10-12 带模式切换功能的宽范围时间延迟电路 Active CN206164491U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201621117466.0U CN206164491U (zh) 2016-10-12 2016-10-12 带模式切换功能的宽范围时间延迟电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621117466.0U CN206164491U (zh) 2016-10-12 2016-10-12 带模式切换功能的宽范围时间延迟电路

Publications (1)

Publication Number Publication Date
CN206164491U true CN206164491U (zh) 2017-05-10

Family

ID=58653018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621117466.0U Active CN206164491U (zh) 2016-10-12 2016-10-12 带模式切换功能的宽范围时间延迟电路

Country Status (1)

Country Link
CN (1) CN206164491U (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106253882A (zh) * 2016-10-12 2016-12-21 成都卓创科微电子有限公司 带模式切换功能的宽范围时间延迟电路
CN112825479A (zh) * 2019-11-20 2021-05-21 合肥格易集成电路有限公司 一种延迟电路及芯片
WO2022100149A1 (zh) * 2020-11-16 2022-05-19 长鑫存储技术有限公司 脉冲信号产生电路和产生方法、存储器
CN115389857A (zh) * 2022-10-27 2022-11-25 上海合见工业软件集团有限公司 基于对称电路的信号线缆延时检测系统
US11671106B2 (en) 2020-11-16 2023-06-06 Changxin Memory Technologies, Inc. Pulse signal generation circuit and method, and memory

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106253882A (zh) * 2016-10-12 2016-12-21 成都卓创科微电子有限公司 带模式切换功能的宽范围时间延迟电路
CN106253882B (zh) * 2016-10-12 2023-06-27 江阴元灵芯旷微电子技术有限公司 带模式切换功能的宽范围时间延迟电路
CN112825479A (zh) * 2019-11-20 2021-05-21 合肥格易集成电路有限公司 一种延迟电路及芯片
WO2022100149A1 (zh) * 2020-11-16 2022-05-19 长鑫存储技术有限公司 脉冲信号产生电路和产生方法、存储器
US11671106B2 (en) 2020-11-16 2023-06-06 Changxin Memory Technologies, Inc. Pulse signal generation circuit and method, and memory
CN115389857A (zh) * 2022-10-27 2022-11-25 上海合见工业软件集团有限公司 基于对称电路的信号线缆延时检测系统
CN115389857B (zh) * 2022-10-27 2023-01-31 上海合见工业软件集团有限公司 基于对称电路的信号线缆延时检测系统

Similar Documents

Publication Publication Date Title
CN206164491U (zh) 带模式切换功能的宽范围时间延迟电路
CN105159374B (zh) 面向超宽电压的在线监测单元及监测窗口自适应调节系统
US20160094204A1 (en) Flip-flops with low clock power
CN101860353B (zh) 数模混合芯片中的时钟电路控制装置及方法
CN105553447A (zh) 时钟切换电路
CN102386916A (zh) 一种可减小功耗和芯片面积的数字脉宽调制器电路
CN103795393A (zh) 状态保持电源门控单元
CN104076863B (zh) 一种时钟切换装置
CN104333357B (zh) 维持时间最佳化电路
CN104320111A (zh) 时钟源自动管理电路
CN104682967A (zh) 基于差分结构的GaAs逻辑单元及其串并转换电路
CN106253882A (zh) 带模式切换功能的宽范围时间延迟电路
CN105610434B (zh) 一种自适应的延迟锁相环
CN103152035A (zh) 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器
CN103208980A (zh) 一种窗口电压比较装置
CN102176676A (zh) 基于线性脉冲宽度调制的时间域比较器
CN103873038A (zh) 一种延时时间调整电路、方法和集成电路
CN103152051A (zh) 一种低功耗逐次逼近型模数转换器
CN105589604A (zh) 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
CN202444477U (zh) 一种高速低功耗的真单相时钟2/3双模预分频器
CN2901700Y (zh) 一种低温漂晶振时钟电路
CN116027211A (zh) 负载检测电路和电池系统
CN203645628U (zh) 一种自补偿式cmos松弛振荡装置
CN105720948A (zh) 一种基于FinFET器件的时钟控制触发器
US11895588B2 (en) Timing precision maintenance with reduced power during system sleep

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200317

Address after: Room 705, block a, No. 159, Chengjiang Middle Road, Jiangyin City, Wuxi City, Jiangsu Province

Patentee after: Jiangyin yuanlingxinkuang Microelectronics Technology Co., Ltd

Address before: West high tech Zone Fucheng Road in Chengdu city of Sichuan province 610000 399 No. 7 Building 3 unit 9 Building No. 905

Patentee before: CHENGDU ZHUOCHUANGKE MICROELECTRONIC Co.,Ltd.

TR01 Transfer of patent right