CN105610434B - 一种自适应的延迟锁相环 - Google Patents

一种自适应的延迟锁相环 Download PDF

Info

Publication number
CN105610434B
CN105610434B CN201610107621.9A CN201610107621A CN105610434B CN 105610434 B CN105610434 B CN 105610434B CN 201610107621 A CN201610107621 A CN 201610107621A CN 105610434 B CN105610434 B CN 105610434B
Authority
CN
China
Prior art keywords
dll
delay
output end
input clock
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610107621.9A
Other languages
English (en)
Other versions
CN105610434A (zh
Inventor
郭晓锋
梁超
刘成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610107621.9A priority Critical patent/CN105610434B/zh
Publication of CN105610434A publication Critical patent/CN105610434A/zh
Application granted granted Critical
Publication of CN105610434B publication Critical patent/CN105610434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开一种自适应的延迟锁相环，包括频率检测电路、DLL延时链、反馈延时电路、鉴相器、DLL控制器和输出驱动器；DLL延迟链的输入端连接输入时钟，输出端连接反馈延时电路的输入端；鉴相器的两个输入端分别连接输入时钟和反馈延时电路的输出端，鉴相器的输出端通过DLL控制器连接DLL延时链；频率检测电路的输入端连接输入时钟，输出端连接DLL延时链。本发明在传统DLL电路中加入频率检测电路，根据对输入时钟频率检测的结果去控制DLL延时链歩长的大小，能够自适应的在不同的应用下同时兼顾精度和最大支持周期这两个关键指标。

Description

一种自适应的延迟锁相环
技术领域
本发明涉及延迟锁相环技术领域，特别涉及一种自适应的延迟锁相环。
背景技术
延迟锁相环(DLL)电路广泛用于微处理器、存储器接口、芯片之间的接口和大規模集成电路的时钟分布网络，例如包含双倍数据率同步动态随机存取存储器(DDR SDRAM)的半导体存储器件。DLL用于时钟同步来解决时钟的偏斜问题，使得芯片内部或芯片之间的时钟延迟有足够的余量，从而提高系统的时序功能。
DLL电路有两个关键的指标：精度和最大支持周期，这两个参数在电路结构中均与DLL延时链的歩长有关，需要折中处理，在不同的应用中无法兼顾。
传统的DLL电路
请参阅图1所示，传统的DLL电路由DLL延时链、鉴相器、DLL控制器、反馈延时和输出驱动器组成。
工作原理：DLL的输入时钟经过DLL延时链后产生延时时钟，延时时钟经过反馈延时后产生反馈时钟，反馈时钟与输入时钟均输入至鉴相器。鉴相器对输入时钟和反馈时钟进行抽样、比较，并将比较结果输出给DLL控制器。DLL控制器路根据比较结果调整可变延时链的延时，实现反馈时钟与输入时钟的相位对齐，从而实现与输入时钟具有特定延时要求的输出时钟。
DLL电路有两个关键的指标：精度和最大支持周期。精度是由DLL延时链的歩长来决定，而最大支持周期是由DLL延时链的歩长和DLL延时链的单元个数来决定。在固定DLL延时链单元个数的情况下，DLL延时链的歩长越小，DLL的精度越高但最大支持周期越小；反之，DLL延时链的歩长越大，则DLL最大支持周期越大但精度越低。
缺点：DLL电路很难在不同的应用下同时兼顾精度和最大支持周期这两个关键指标，若DLL延时链歩长太小，则无法在低频时支持较大的时钟周期，若DLL延时链歩长太大，则无法在高频时候保证高精度。
发明内容
本发明的目的在于提供一种自适应的延迟锁相环，可以根据输入时钟频率对此两参数进行最优化调整，使电路在各种不同应用下达到最佳性能。
为了实现上述目的，本发明采用如下技术方案：
一种自适应的延迟锁相环，包括频率检测电路、DLL延时链、反馈延时电路、鉴相器、DLL控制器和输出驱动器；DLL延迟链的输入端连接输入时钟，输出端连接反馈延时电路的输入端；鉴相器的两个输入端分别连接输入时钟和反馈延时电路的输出端，鉴相器的输出端通过DLL控制器连接DLL延时链；频率检测电路的输入端连接输入时钟，输出端连接DLL延时链。
进一步的，DLL延迟链的输出端还连接输出驱动器。
进一步的，频率检测电路还连接DLL复位信号。
进一步的，频率检测电路由计数器、电流源、A/D转换电路、锁存器、电流控制器、充电开关MSW1、复位开关MSW2、电容C1、二极管负载MN0组成；计数器的输入端连接输入时钟，计数器的输出端连接充电开关MSW1的栅极；电流源连接充电开关MSW1的漏极和电流控制器；充电开关MSW1的源极连接电容C1的正极、A/D转换电路的输入端和复位开关MSW2的漏极；A/D转换电路的输出端连接锁存器的输入端，锁存器的输出端连接电流控制器的输入端，电流控制器的输出端连接二极管负载MN0的栅极和漏极，输出电压控制信号；电容C1的负极、复位开关MSW2的源极和二极管负载MN0的源极接地；DLL复位信号连接计数器、复位开关MSW2的栅极和锁存器。
进一步的，频率检测电路用于检测输入时钟的频率，并根据检测的频率输出电压控制信号调整DLL延时链歩长；当频率检测电路当前检测时刻所检测到的输入时钟频率高于上一检测时刻所检测到的输入时钟频率时，电压控制信号电压值增大，调整DLL延时链歩长减小；当频率检测电路当前检测时刻所检测到的输入时钟频率低于上一检测时刻所检测到的输入时钟频率时，电压控制信号电压值降低，调整DLL延时链歩长增大。
相对于现有技术，本发明具有以下有益效果：本发明一种自适应的延迟锁相环，在传统DLL电路中加入频率检测电路，根据对输入时钟频率检测的结果去控制DLL延时链歩长的大小，当输入时钟频率较高时，电压控制信号电压值较大，调整DLL延时链歩长减小，保证DLL电路在高频率下的高精度，而由于此时频率高、周期小，所以虽然指标最大支持周期较小，但不会影响DLL电路和系统的性能。反之，当输入频率较低时，电压控制信号电压值较小，调整DLL延时链歩长增大，保证此时能支持较大的时钟周期，而由于此时系统应用于低频率，对DLL精度要求不严格，所以虽然DLL电路精度较差，也不会影响系统性能；本发明通过检测输入时钟频率，能够自适应的在不同的应用下同时兼顾精度和最大支持周期这两个关键指标。
附图说明
图1为传统的DLL电路的结构示意图；
图2为本发明一种自适应的延迟锁相环的结构示意图；
图3为频率检测电路的结构示意图；
图4为自适应的DLL延时链电路的结构示意图。
具体实施方式
请参阅图2所示，本发明一种自适应的延迟锁相环，在传统DLL电路中加入频率检测电路，根据对输入时钟频率检测的结果去控制DLL延时链歩长的大小，达到最优化的性能。
本发明的DLL电路由频率检测电路、DLL延时链、反馈延时电路、鉴相器、DLL控制器和输出驱动器组成。
DLL延迟链的输入端连接输入时钟，输出端连接输出驱动器的输入端和反馈延时电路的输入端；鉴相器的两个输入端分别连接输入时钟和反馈延时电路的输出端，鉴相器的输出端通过DLL控制器连接DLL延时链；频率检测电路的输入端连接输入时钟，输出端连接DLL延时链；频率检测电路还连接DLL复位信号。
工作原理：在传统DLL电路基础上，增加频率检测电路对输入时钟进行频率检测，输出电压控制信号对DLL延时链的歩长进行自适应的调整。当频率检测电路当前检测时刻所检测到的输入时钟频率高于上一检测时刻所检测到的输入时钟频率时，电压控制信号电压值增大，调整DLL延时链歩长减小，保证DLL电路在高频率下的高精度，而由于此时频率高、周期小，所以虽然指标最大支持周期较小，但不会影响DLL电路和系统的性能。反之，当频率检测电路当前检测时刻所检测到的输入时钟频率低于上一检测时刻所检测到的输入时钟频率时，电压控制信号电压值降低，调整DLL延时链歩长增大，保证此时能支持较大的时钟周期，而由于此时系统应用于低频率，对DLL精度要求不严格，所以虽然DLL电路精度较差，也不会影响系统性能。
优点：根据输入频率自动调整延时链歩长，在高频应用时保证高精度，低频应用时保证较大的可支持周期，使DLL电路在各种不同应用中达到最优化的性能。
请参阅图3所示，本发明中频率检测电路由计数器、电流源、A/D转换电路(模拟/数字转换)、锁存器、电流控制器、充电开关MSW1、复位开关MSW2、电容C1、二极管负载MN0组成。
计数器的输入端连接输入时钟，计数器的输出端连接充电开关MSW1的栅极；电流源连接充电开关MSW1的漏极和电流控制器；充电开关MSW1的源极连接电容C1的正极、A/D转换电路的输入端和复位开关MSW2的漏极；A/D转换电路的输出端连接锁存器的输入端，锁存器的输出端连接电流控制器的输入端，电流控制器的输出端连接二极管负载MN0的栅极和漏极，输出电压控制信号；电容C1的负极、复位开关MSW2的源极和二极管负载MN0的源极接地；DLL复位信号连接计数器、复位开关MSW2的栅极和锁存器。
原理：输入时钟通过计数器来控制充电开关MSW1的打开或关闭，控制由电流源输出的恒流对电容C1的充电时间，得到与时钟频率成线性关系的电压，此电压经过A/D转换为n位的数字控制信号并通过锁存器进行锁存，锁存后的信号通过电流控制器，控制电流源输出电流的大小，得到以二极管MN0为负载的偏置电压，此电压控制信号即为整个频率检测电路的输出，其输入DLL延时链对其歩长进行调节。
DLL复位信号会通过开关MSW2对电容上的电荷放电，而且复位计数器和锁存器，使整个频率检测电路受DLL复位信号初始化，以保证在DLL锁定前将DLL延时链的歩长调整为合适的值，并在重新锁定时重复调整。
请参阅图4所示，DLL延时链为自适应的DLL延时链，可由解码及逻辑运算单元、延时单元DU1～DUn、电流偏置器件MN1～MNn组成，利用输入的电压控制信号可以调节DLL延时链的歩长。
DLL电路的输入时钟作为DLL延时链的输入时钟，通过延时单元DU1～DUn输出延时时钟，分别输入至DLL电路中的输出驱动器和反馈延时电路。逻辑控制信号由DLL电路中的DLL控制器产生，通过解码及逻辑运算单元产生地址信号，选择所需延时单元的个数，使DLL环路达到鉴相锁定的稳态。电压控制信号由频率检测电路产生，根据所检测的输入时钟的频率大小，来控制电流偏置器件MN1～MNn所提供偏置电流的大小，同时调整延时单元DU1～DUn的延时时间，达到调整DLL延时链歩长的目的。

Claims (4)

1.一种自适应的延迟锁相环，其特征在于，包括频率检测电路、DLL延时链、反馈延时电路、鉴相器、DLL控制器和输出驱动器；
DLL延时链的输入端连接输入时钟，输出端连接反馈延时电路的输入端；鉴相器的两个输入端分别连接输入时钟和反馈延时电路的输出端，鉴相器的输出端通过DLL控制器连接DLL延时链；频率检测电路的输入端连接输入时钟，输出端连接DLL延时链；
频率检测电路由计数器、电流源、A/D转换电路、锁存器、电流控制器、充电开关MSW1、复位开关MSW2、电容C1、二极管负载MN0组成；计数器的输入端连接输入时钟，计数器的输出端连接充电开关MSW1的栅极；电流源连接充电开关MSW1的漏极和电流控制器；充电开关MSW1的源极连接电容C1的正极、A/D转换电路的输入端和复位开关MSW2的漏极；A/D转换电路的输出端连接锁存器的输入端，锁存器的输出端连接电流控制器的输入端，电流控制器的输出端连接二极管负载MN0的栅极和漏极，输出电压控制信号；电容C1的负极、复位开关MSW2的源极和二极管负载MN0的源极接地；DLL复位信号连接计数器、复位开关MSW2的栅极和锁存器。
2.根据权利要求1所述的一种自适应的延迟锁相环，其特征在于，DLL延时链的输出端还连接输出驱动器。
3.根据权利要求1所述的一种自适应的延迟锁相环，其特征在于，频率检测电路还连接DLL复位信号。
4.根据权利要求1所述的一种自适应的延迟锁相环，其特征在于，频率检测电路用于检测输入时钟的频率，并根据检测的频率输出电压控制信号调整DLL延时链歩长；当频率检测电路当前检测时刻所检测到的输入时钟频率高于上一检测时刻所检测到的输入时钟频率时，电压控制信号电压值增大，调整DLL延时链歩长减小；当频率检测电路当前检测时刻所检测到的输入时钟频率低于上一检测时刻所检测到的输入时钟频率时，电压控制信号电压值降低，调整DLL延时链歩长增大。
CN201610107621.9A 2016-02-26 2016-02-26 一种自适应的延迟锁相环 Active CN105610434B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610107621.9A CN105610434B (zh) 2016-02-26 2016-02-26 一种自适应的延迟锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610107621.9A CN105610434B (zh) 2016-02-26 2016-02-26 一种自适应的延迟锁相环

Publications (2)

Publication Number Publication Date
CN105610434A CN105610434A (zh) 2016-05-25
CN105610434B true CN105610434B (zh) 2018-08-10

Family

ID=55990012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610107621.9A Active CN105610434B (zh) 2016-02-26 2016-02-26 一种自适应的延迟锁相环

Country Status (1)

Country Link
CN (1) CN105610434B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359946B (zh) * 2016-11-07 2020-09-15 天地融科技股份有限公司 一种电路延时自检测方法、装置和系统
CN107797442B (zh) * 2017-11-08 2023-06-23 广州安凯微电子股份有限公司 时间数字转换装置及数字锁相环
CN108551342B (zh) * 2018-03-20 2022-04-01 上海集成电路研发中心有限公司 一种具有宽频率输入范围的延迟锁相环
CN108566195A (zh) * 2018-03-20 2018-09-21 上海集成电路研发中心有限公司 一种具有宽频率输入范围的延迟锁相环
CN116318124B (zh) * 2023-03-30 2024-04-09 浙江力积存储科技有限公司 一种延迟锁相环和延迟锁相环的锁定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315080A (zh) * 1998-06-05 2001-09-26 艾利森电话股份有限公司 调谐锁相环的带宽的方法
CN102457271A (zh) * 2010-10-27 2012-05-16 海力士半导体有限公司 延迟锁定环和包括所述延迟锁定环的集成电路
CN205407782U (zh) * 2016-02-26 2016-07-27 西安紫光国芯半导体有限公司 一种自适应的延迟锁相环

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100446291B1 (ko) * 2001-11-07 2004-09-01 삼성전자주식회사 카스 레이턴시를 이용하여 락킹 레졸루션 조절이 가능한지연동기 루프 회로
KR20100072704A (ko) * 2008-12-22 2010-07-01 삼성전자주식회사 칼럼 어드레스 스트로브 기입 레이턴시에 의해 제어되는 지연동기 루프 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315080A (zh) * 1998-06-05 2001-09-26 艾利森电话股份有限公司 调谐锁相环的带宽的方法
CN102457271A (zh) * 2010-10-27 2012-05-16 海力士半导体有限公司 延迟锁定环和包括所述延迟锁定环的集成电路
CN205407782U (zh) * 2016-02-26 2016-07-27 西安紫光国芯半导体有限公司 一种自适应的延迟锁相环

Also Published As

Publication number Publication date
CN105610434A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN105610434B (zh) 一种自适应的延迟锁相环
CN101106375B (zh) 锁相回路装置以及电流补偿方法
CN102983836B (zh) 有源rc滤波器自动频率调谐电路
CN103997317B (zh) 一种显著提高控制电流—输出频率线性度的张弛振荡器
CN102291129B (zh) 一种用于抑制vco电压纹波的锁相环电路
CN104113303A (zh) 50%占空比时钟产生电路
CN102638246A (zh) 占空比调整电路
CN105071799A (zh) 一种采用新型错误锁定检测电路的延迟锁相环
CN104333256A (zh) 基于fpga的全数字自然采样spwm控制方法及系统
CN105610430A (zh) 一种基于锁相环的双模自切换抗辐射加固时钟生成电路
CN103138751A (zh) 锁相环
CN103152035B (zh) 一种用于锁相环的可编程延时多路控制信号鉴频鉴相器
CN106444344B (zh) 一种基于自偏置频率锁定环的高稳定时钟产生电路
CN205407782U (zh) 一种自适应的延迟锁相环
CN105281751B (zh) 半导体装置及其调节电路
Anand et al. 3.7 A 7Gb/s rapid on/off embedded-clock serial-link transceiver with 20ns power-on time, 740μW off-state power for energy-proportional links in 65nm CMOS
CN105959001A (zh) 变频域全数字锁相环及锁相控制方法
CN2901700Y (zh) 一种低温漂晶振时钟电路
CN104065344B (zh) 低功耗振荡器
CN102158226B (zh) 电压保持电路
TWI380564B (en) Charge pump and charging/discharging method capable of reducing leakage current
CN105119596B (zh) 基于抗单粒子瞬态辐射效应的锁相环用压控振荡器延时单元
CN206099434U (zh) 适用于高功率因数led控制器的补偿电容预充电电路
CN109104170A (zh) 一种自适应宽频带数字时钟插值器单元
CN106843437B (zh) 一种可用于电压检测的零静态功耗上电复位电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant