CN101106375B - 锁相回路装置以及电流补偿方法 - Google Patents

锁相回路装置以及电流补偿方法 Download PDF

Info

Publication number
CN101106375B
CN101106375B CN2007101281962A CN200710128196A CN101106375B CN 101106375 B CN101106375 B CN 101106375B CN 2007101281962 A CN2007101281962 A CN 2007101281962A CN 200710128196 A CN200710128196 A CN 200710128196A CN 101106375 B CN101106375 B CN 101106375B
Authority
CN
China
Prior art keywords
mentioned
signal
phase
current
frequency signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101281962A
Other languages
English (en)
Other versions
CN101106375A (zh
Inventor
黄志坚
陈建铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xueshan Technology Co ltd
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101106375A publication Critical patent/CN101106375A/zh
Application granted granted Critical
Publication of CN101106375B publication Critical patent/CN101106375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种锁相回路装置以及电流补偿方法。该锁相回路装置包括：PFD单元是用以测量锁相回路装置的参考频率信号以及回授频率信号之间的相位差以及频率差而输出相位差信号UP与DN。电荷泵接收相位差信号UP与DN并且将相位差信号UP与DN转换为电流。回路滤波器接收电流并且将电流转换为电压。振荡器接收电压并且产生输出信号。回授除频器具有参数N，用以接收输出信号并且根据参数N产生回授频率信号，其中回授频率信号的频率是输出信号的频率的N倍。当参考频率信号领先回授频率信号时，电流补偿电路输出补偿电流至回路滤波器。

Description

锁相回路装置以及电流补偿方法
技术领域
本发明是有关于一种锁相回路(Phase Lock Loop，PLL)装置，且特别有关于一种具有电流补偿电路的PLL装置。
背景技术
PLL装置为应用于频率产生器、无线接收器以及通讯装置等中的主要元件。请参阅图1。图1是显示传统PLL装置的架构示意图。相频检测(phase andfrequency detection，PFD)单元11接收参考频率信号REF_CK以及回授频率信号FBK_CK并且测量两者之间的相位差与频率差而输出相位差信号UP与DN。电荷泵电路(charge pump circuit)12接收相位差信号UP与DN并且将相位差信号UP与DN转换为电流，以对回路滤波器13充电。在图1中提供了传统回路滤波器13的电路图。回路滤波器13是通过接收来自电荷泵电路12的电流而限制电容电压VCON的改变率，以产生对应于相位与频率差的缓降或缓升电压。电压控制振荡器(voltage controlled oscillator，VCO)14是根据电压VCON产生输出频率信号。回授除频器15具有参数N，用以产生具有较大频率范围的回授频率信号FBK_CK，其中回授频率信号FBK_CK的频率为输出频率信号的频率的N倍。在理想状态中，相位差信号UP在PLL位于锁定(in-lock)状态时与相位差信号DN同步。当回路滤波器13中产生漏电流时(例如电流I1与I2)，电容C2的充电时间会增加，因此相位差信号UP会领先相位差信号DN。请参阅图2。图2显示图1的相位差信号UP与DN的波形图。由于在回路滤波器13中会产生漏电流，因此电容C2的充电时间会增加，使得相位差信号UP的宽度大于相位差信号DN的宽度并且产生相位领先信号LEAD。为了使PLL装置的效能优化，因此必须避免相位领先信号LEAD的产生。在半导体工艺中，电容C1与C2是以晶体管的方式实现，且通过0.18μm(微米)、0.13μm或是其他更先进的工艺所制造的晶体管的薄栅极氧化层可能会引起漏电流。然而，通过半导体工艺所制造的晶体管必然具有薄栅极氧化层，因此期望设计一种可以降低或排除回路滤波器的漏电流的PLL装置。
发明内容
基于上述目的，本发明实施例揭示了一种锁相回路装置，包括PFD单元、电荷泵电路、回路滤波器、电压控制振荡器、回授除频器以及电流补偿电路。PFD单元测量锁相回路装置的参考频率信号以及回授频率信号之间的相位差以及频率差而输出相位差信号UP与DN。电荷泵电路接收相位差信号UP与DN并且将相位差信号UP与DN转换为电流。回路滤波器接收电流并且将电流转换为电压。电压控制振荡器接收电压并且产生输出信号。回授除频器具有参数N，用以接收输出信号并且根据参数N产生回授频率信号，其中回授频率信号的频率是输出信号的频率的N倍。电流补偿电路接收参考频率信号以及回授频率信号或是相位差信号UP与DN，并且当参考频率信号领先回授频率信号或是当相位差信号UP领先相位差信号DN时，输出补偿电流至回路滤波器。
本发明实施例还揭示了一种电流补偿方法，适用于锁相回路装置，包括下列步骤：提供具有参考频率信号以及回授频率信号的锁相回路装置；提供电流补偿单元；当电流补偿单元接收来自锁相回路装置的锁相信号时，电流补偿单元判断参考频率信号是否领先回授频率信号；当参考频率信号领先回授频率信号时，电流补偿单元输出补偿电流至锁相回路装置。
本发明实施例还揭示了一种锁相回路装置，包括PFD单元、电荷泵电路、回路滤波器、电压控制振荡器、回授除频器、相位频率监视器以及电流产生器。PFD单元测量锁相回路装置的参考频率信号以及回授频率信号之间的相位差以及频率差而输出相位差信号UP与DN。电荷泵电路接收相位差信号UP与DN并且将相位差信号UP与DN转换为电流。回路滤波器接收电流并且将电流转换为电压。电压控制振荡器接收电压并且输出输出信号。回授除频器具有参数N，用以接收输出信号并且根据参数N产生回授频率信号，其中回授频率信号的频率是输出信号的频率的N倍。相位频率监视器接收上述参考频率信号与上述回授频率信号或者上述相位差信号UP与DN，并输出相位领先信号或是相位延迟信号。具有安定时间参数的电流产生器耦接至相位频率监视器，其中于每一次安定时间电流产生器会检测相位领先信号，且当电流产生器接收相位领先信号时，电流产生器输出补偿电流。
附图说明
图1系显示传统锁相回路装置的架构示意图。
图2系显示图1的相位差信号UP与DN的波形图。
图3系显示根据本发明实施例所述的具有电流补偿电路的锁相回路装置的架构示意图。
图4系显示根据本发明一实施例所述的图3的电流补偿电路的架构示意图。
图5系显示根据本发明实施例所述的电流产生器的架构示意图。
图6系显示根据本发明一实施例所述的图4的相位监视器的架构示意图。
图7系显示根据本发明另一实施例所述的图4的相位监视器的架构示意图。
图8系显示图7的相位监视器的波形图。
11、31～PFD单元；       12、32～电荷泵电路；
13、33～回路滤波器；    14、34～电压控制振荡器；
15、35～回授除频器；    36～电流补偿电路；
41～相位监视器；        42～电流产生器；
51～控制器；            52～电流数字模拟转换器；
61、62～D型正反器；     63、71、72～延迟单元；
64～或非门；            VCON～～电压；
73、74～与门；          C1、C2、C31、C32～电容；
R1～电阻；              I1、I2、I31、I32、IC～电流；
N1～节点；              S1、S2～参考信号；
S3～锁相信号；          Phase_lag～相位延迟信号；
UP、DN～相位差信号；    REF_CLK～参考频率信号；
FBK_CLK～回授频率信号；
Phase_lead～相位领先信号。
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
实施例：
图3是显示根据本发明实施例所述的具有电流补偿电路的锁相回路(phaselock loop，PLL)装置的架构示意图。PFD单元31接收参考频率信号REF_CLK以及回授频率信号FBK_CLK并且测量两者之间的相位差与频率差而输出相位差信号UP与DN。电荷泵电路32接收相位差信号UP与DN并将其转换为电流，以对回路滤波器33充电。回路滤波器33包括耦接至接地点以及节点N1的电容C31，耦接至节点N1的电阻R1，以及耦接至接地点的电容C32。在此实施例中，电容C31与C32是通过晶体管实现，且电流I31与I32分别表示电容C31与C32的漏电流。电压控制振荡器(voltage controlled oscillator，VCO)34是根据节点N1的控制电压VCON产生输出信号。回授除频器35具有参数N，用以接收输出信号并且根据参数N产生回授频率信号，其中回授频率信号的频率是输出信号的频率的N倍。电流补偿电路36接收两个参考信号S1与S2并且产生补偿电流至电容C32，以补偿电容C32的漏电流I32。在本发明一实施例中，补偿电流大于漏电流I32。在本发明另一实施例中，参考信号S1与S2为参考频率信号REF_CLK与回授频率信号FBK_CLK。在本发明另一实施中，参考信号S1与S2为相位差信号UP与DN。电流补偿电路36还接收作为旗信号(flag signal)的锁相信号(phase lock signal)S3(例如图2的相位领先信号LEAD)，用以表示PLL装置位于锁定(in-lock)状态。当PLL装置接收锁相信号S3时，电流补偿电路36检测信号S1(例如REF_CLK或UP)是否领先信号S2(例如FBK_CLK或DN)。当信号S1领先信号S2时，电流补偿电路36输出补偿电流至电容C32。由于具有补偿电流，因此VCO 34的输出信号的频率会随电压VCON的改变而改变。当开始接收补偿电流时，电压VCON会剧烈的抖动，在经过一段安定时间(settling time)Ts之后，电压VCON会逐渐趋于稳定，接着PLL会进入锁定状态。电流补偿电路36用以检测信号S1是否领先信号S2。当信号S1领先信号S2时，电流补偿电路36所产生的补偿电流将会增加一既定量。例如，在第一时间，电流补偿电路36输出5毫安(uA)的补偿电流至回路滤波器33。当PLL装置再次进入锁定状态时，代表回路滤波器33中仍然具有漏电流，此时电流补偿电路36所产生的补偿电流会增加5uA，使得总补偿电流为10uA。电流补偿电路36会持续增加补偿电流直到信号S1不再领先信号S2，且电流补偿电路36接下来会输出固定的补偿电流。
在图3的实施例中，电流补偿电路36是于接收锁相信号S3时输出补偿电流。然而，在不具有锁相信号S3的情状下，电流补偿电路36也可以正常运作。电流补偿电路36检测每个安定时间期间Ts信号S1是否领先信号S2，用以根据检测结果增加补偿电流或输出固定的补偿电流。此外，即使在不具有参数以及安定时间Ts的情况下，电流补偿电路36也可以正常运作。因此，电流补偿电路36是于检测到信号S1领先信号S2时会输出补偿电流。再者，电流补偿电路36仅接收例如图2中由PFD单元31或电荷泵电路32所产生的相位领先信号LEAD的输入信号，当电流补偿电路36检测到信号S1领先信号S2时会输出补偿电流。
为了进一步说明电流补偿电路36，请参阅图4。图4是显示本发明图3的电流补偿电路的架构示意图。图3的电流补偿电路36包括相位监视器(phasemonitor)41以及电流产生器42。相位监视器41接收两个信号S1与S2，并且当PLL装置位于锁定状态时判断信号S1是否领先信号S2。假如信号S1领先信号S2，相位监视器41会传送控制信号至电流产生器42，因此电流产生器42会输出电流Ic。相位监视器41是通过接收锁相信号S3或是每个安定时间期间Ts来判断PLL装置是否位于锁定状态。当相位监视器41判断信号S1再次领先信号S2时，控制信号会再次传送至电流产生器42，使得电流产生器42增加其输出电流Ic。换句话说，电流Ic的大小取决于所接收的控制信号的数量。当电流产生器42未接收到控制信号时，电流产生器42所输出的输出电流Ic不会增加而是会维持其电流量。
图5是显示本发明实施例的电流产生器的架构示意图。电流产生器42包括控制器51以及电流数字模拟转换器(digital analog converter，DAC)52。控制器接收来自相位监视器41的相位领先信号、相位延迟信号以及锁相信号，并且当相位领先信号与锁相信号为高电压位准时将电流产生信号传送至电流DAC。电流DAC增加电流量直到相位领先信号为低电压位准。
图6是显示根据本发明实施例所述的图4的相位监视器41的架构示意图。信号S1传送至D型正反器61的D端以及D型正反器62的栅极端，信号S2传送至D型正反器62的D端以及D型正反器61的栅极端。当信号S1领先信号S2时，相位领先信号Phase_lead通过D型正反器61的Q端输出。当信号S2领先信号S1时，相位延迟信号Phase_lag通过D型正反器62的Q端输出。或非门64接收相位领先信号Phase_lead以及相位延迟信号Phase_lag，当信号S1与信号S2同步时，由于相位领先信号Phase_lead与相位延迟信号Phase_lag皆为低电压位准，因此会输出一致能信号至延迟单元63。延迟单元63具有用以延迟信号S1与S2的时间延迟参数Td，以避免信号S1与S2之间产生空区(deadzone)。
图7是显示根据本发明另一实施例所述的图4的相位监视器的架构示意图。延迟单元71与72具有用以延迟信号S1与S2的时间延迟参数Td，以避免信号S1与S2之间产生空区。与门73接收信号S2与延迟信号S1，与门74接收信号S1与延迟信号S2。为了进一步说明图7的相位监视器，请参阅图8。图8是显示图7的相位监视器的波形图。于时间t1时，与门73接收具有高逻辑位准的延迟信号S1以及具有高逻辑位准的信号S2，因此信号Phase_lead位于高逻辑位准。与门74接收具有低逻辑位准的延迟信号S2以及具有低逻辑位准的信号S1，因此信号Phase_lag位于低逻辑位准。根据上述操作，相位监视器可用以检测信号S1是否领先信号S2，且电流产生器可根据相位监视器的判断决定是否增加补偿电流。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (28)

1.一种锁相回路装置，具有一电流补偿电路，其特征是，该锁相回路装置包括：
一相频检测单元，用以测量上述锁相回路装置的一参考频率信号以及一回授频率信号之间的相位差以及频率差而输出一相位差信号UP与DN；
一电荷泵电路，用以接收上述相位差信号UP与DN并且将上述相位差信号UP与DN转换为一电流；
一回路滤波器，用以接收上述电流并且将上述电流转换为一电压；
一电压控制振荡器，用以接收上述电压并且输出一输出信号；
一回授除频器，具有一参数N，用以接收上述输出信号并且根据上述参数N产生上述回授频率信号，其中上述回授频率信号的频率是上述输出信号的频率的N倍；以及
上述电流补偿电路，用以接收上述参考频率信号以及上述回授频率信号或是上述相位差信号UP与DN，并且当上述参考频率信号领先上述回授频率信号或是当上述相位差信号UP领先上述相位差信号DN时，输出一补偿电流至上述回路滤波器。
2.如权利要求1所述的锁相回路装置，其特征是，当上述参考频率信号与上述回授频率信号同步时，上述电流补偿电路停止输出上述补偿电流至上述回路滤波器。
3.如权利要求1所述的锁相回路装置，其特征是，当上述回授频率信号领先上述参考频率信号时，上述电流补偿电路停止输出上述补偿电流至上述回路滤波器。
4.如权利要求1所述的锁相回路装置，其特征是，上述电流补偿电路包括：
一相位监视器，用以接收上述参考频率信号与回授频率信号或者相位差信号UP与DN并输出一相位领先信号或是一相位延迟信号；以及
一电流产生器，耦接至上述相位监视器，其中当上述电流产生器接收上述相位领先信号时，上述电流产生器输出上述补偿电流。
5.如权利要求4所述的锁相回路装置，其特征是，上述相位监视器包括：
一第一D型正反器，具有一第一输入端、一第二输入端以及一第一输出端，上述第一输出端用以输出上述相位领先信号；
一第二D型正反器，具有一第三输入端、一第四输入端以及一第二输出端，上述第二输出端用以输出上述相位延迟信号；
一时间延迟单元，具有两个端子，其中一端耦接至上述第一D型正反器以及上述第二D型正反器；
一或非门，具有两个输入端，耦接至上述相位领先信号以及上述相位延迟信号，以及一输出端，耦接至上述时间延迟单元的另一端；以及
其中上述参考频率信号或者相位差信号UP耦接至上述第一输入端以及上述第三输入端，且上述回授频率信号或者相位差信号DN耦接至上述第二输入端以及第四输入端。
6.如权利要求4所述的锁相回路装置，其特征是，上述相位监视器包括：
一第一延迟单元，用以对上述参考频率信号或者相位差信号UP提供一延迟时间；
一第二延迟单元，用以对上述回授频率信号或者相位差信号DN提供上述延迟时间；
一第一与门，具有两个输入端，耦接至上述第一延迟单元以及回授频率信号或者相位差信号DN，以及一输出端，用以输出上述相位领先信号；以及
一第二与门，具有两个输入端，耦接至上述第二延迟单元以及参考频率信号或者相位差信号UP，以及一输出端，用以输出上述相位延迟信号。
7.如权利要求6所述的锁相回路装置，其特征是，上述延迟时间是根据上述相频检测单元的空区时间而决定。
8.如权利要求6所述的锁相回路装置，其特征是，上述电流产生器是在接收来自上述相频检测单元的一锁相信号时输出上述补偿电流。
9.如权利要求6所述的锁相回路装置，其特征是，上述电流产生器在经过上述输出信号的一安定时间后输出上述补偿电流。
10.如权利要求4所述的锁相回路装置，其特征是，上述电流产生器包括：
一控制器，用以输出一控制信号；以及
一电流数字模拟转换器，耦接至上述控制器，其中当上述电流数字模拟转换器接收上述控制信号时，上述电流数字模拟转换器是根据上述控制信号输出上述补偿电流。
11.如权利要求10所述的锁相回路装置，其特征是，上述补偿电流是根据所接收上述控制信号的次数而增加。
12.如权利要求1所述的锁相回路装置，其特征是，上述回路滤波器还包括：
一第一电容，具有两个端子，其中一端耦接至接地点且另一端耦接至上述电荷泵电路以及电压控制振荡器；
一电阻，具有一第一端以及一第二端，其中上述第一端耦接至上述电荷泵电路以及电压控制振荡器；以及
一第二电容，具有两个端子，其中一端耦接至接地点且另一端耦接至上述电阻的第二端以及上述电流补偿电路。
13.如权利要求12所述的锁相回路装置，其特征是，上述第一电容的电容值大于上述第二电容的电容值。
14.一种电流补偿方法，适用于一锁相回路装置，其特征是，该方法包括下列步骤：
提供上述锁相回路装置，具有一参考频率信号以及一回授频率信号；
提供一电流补偿单元；
当上述电流补偿单元接收来自上述锁相回路装置的一锁相信号时，上述电流补偿单元判断上述参考频率信号是否领先上述回授频率信号；以及
当上述参考频率信号领先上述回授频率信号时，上述电流补偿单元输出一补偿电流至上述锁相回路装置。
15.如权利要求14所述的电流补偿方法，其特征是，该方法还包括：
每当上述电流补偿单元判断上述参考频率信号领先上述回授频率信号时，将上述补偿电流增加一既定量。
16.如权利要求14所述的电流补偿方法，其特征是，该方法还包括：
当上述参考频率信号未领先上述回授频率信号时，上述电流补偿单元输出固定的上述补偿电流。
17.如权利要求14所述的电流补偿方法，其特征是，该方法还包括：
当上述参考频率信号未领先上述回授频率信号时，上述电流补偿单元停止输出上述补偿电流至上述锁相回路装置。
18.如权利要求14所述的电流补偿方法，其特征是，该方法还包括：
当上述回授频率信号开始领先上述参考频率信号时，上述电流补偿单元停止输出上述补偿电流至上述锁相回路装置。
19.一种锁相回路装置，具有一电流补偿电路，其特征是，该锁相回路装置包括：
一相频检测单元，用以测量上述锁相回路装置的一参考频率信号以及一回授频率信号之间的相位差以及频率差而输出一相位差信号UP与DN；
一电荷泵电路，用以接收上述相位差信号UP与DN并且将上述相位差信号UP与DN转换为一电流；
一回路滤波器，用以接收上述电流并且将上述电流转换为一电压；
一电压控制振荡器，用以接收上述电压并且输出一输出信号；
一回授除频器，具有一参数N，用以接收上述输出信号并且根据上述参数N产生上述回授频率信号，其中上述回授频率信号的频率是上述输出信号的频率的N倍；
一相位监视器，用以接收上述参考频率信号与上述回授频率信号或者上述相位差信号UP与DN，并输出一相位领先信号或是一相位延迟信号；以及
一电流产生器，耦接至上述相位监视器，具有一安定时间参数，其中在每一次上述安定时间上述电流产生器会检测上述相位领先信号，且当上述电流产生器接收上述相位领先信号时，上述电流产生器输出一补偿电流。
20.如权利要求19所述的锁相回路装置，其特征是，上述相位监视器接收上述相位差信号DN与UP，以决定上述相位监视器的输出信号，其中当上述相位差信号UP领先上述相位差信号DN时，上述相位监视器输出上述相位领先信号，且当上述相位差信号DN领先上述相位差信号UP时，上述相位监视器输出上述相位延迟信号。
21.如权利要求19所述的锁相回路装置，其特征是，上述相位监视器接收上述参考频率信号以及上述回授频率信号，以决定上述相位监视器的输出信号，其中当上述参考频率信号领先上述回授频率信号时，上述相位监视器输出上述相位领先信号，且当上述回授频率信号领先上述参考频率信号时，上述相位监视器输出上述相位延迟信号。
22.如权利要求19所述的锁相回路装置，其特征是，上述相位监视器包括：
一第一D型正反器，具有一第一输入端、一第二输入端以及一第一输出端，上述第一输出端是用以输出上述相位领先信号；
一第二D型正反器，具有一第三输入端、一第四输入端以及一第二输出端，上述第二输出端是用以输出上述相位延迟信号；
一时间延迟单元，具有两个端子，其中一端耦接至上述第一D型正反器以及上述第二D型正反器；
一或非门，具有两个输入端，耦接至上述相位领先信号以及上述相位延迟信号，以及一输出端，耦接至上述时间延迟单元的另一端；以及
其中上述参考频率信号或者相位差信号UP耦接至上述第一输入端以及上述第三输入端，且上述回授频率信号或者相位差信号DN耦接至上述第二输入端以及第四输入端。
23.如权利要求19所述的锁相回路装置，其特征是，上述相位监视器包括：
一第一延迟单元，用以对上述参考频率信号或者相位差信号UP提供一延迟时间；
一第二延迟单元，用以对上述回授频率信号或者相位差信号DN提供上述延迟时间；
一第一与门，具有两个输入端，耦接至上述第一延迟单元以及回授频率信号或者相位差信号DN，以及一输出端，用以输出上述相位领先信号；以及
一第二与门，具有两个输入端，耦接至上述第二延迟单元以及参考频率信号或者相位差信号UP，以及一输出端，用以输出上述相位延迟信号。
24.如权利要求23所述的锁相回路装置，其特征是，上述延迟时间是根据上述相频检测单元的空区时间而决定。
25.如权利要求19所述的锁相回路装置，其特征是，上述电流产生器包括：
一控制器，用以输出一控制信号；以及
一电流数字模拟转换器，耦接至上述控制器，其中当上述电流数字模拟转换器接收上述控制信号时，上述电流数字模拟转换器是根据上述控制信号输出上述补偿电流。
26.如权利要求25所述的锁相回路装置，其特征是，上述补偿电流是根据所接收上述控制信号的次数而增加。
27.如权利要求19所述的锁相回路装置，其特征是，上述回路滤波器还包括：
一第一电容，具有两个端子，其中一端耦接至接地点且另一端耦接至上述电荷泵电路以及电压控制振荡器；
一电阻，具有一第一端以及一第二端，其中上述第一端耦接至上述电荷泵电路以及电压控制振荡器；以及
一第二电容，具有两个端子，其中一端耦接至接地点且另一端耦接至上述电阻的第二端以及上述电流补偿电路。
28.如权利要求27所述的锁相回路装置，其特征是，上述第一电容的电容值大于上述第二电容的电容值。
CN2007101281962A 2006-07-10 2007-07-10 锁相回路装置以及电流补偿方法 Active CN101106375B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/456,324 2006-07-10
US11/456,324 US7742554B2 (en) 2006-07-10 2006-07-10 PLL device with leakage current compensation unit

Publications (2)

Publication Number Publication Date
CN101106375A CN101106375A (zh) 2008-01-16
CN101106375B true CN101106375B (zh) 2011-08-31

Family

ID=38919126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101281962A Active CN101106375B (zh) 2006-07-10 2007-07-10 锁相回路装置以及电流补偿方法

Country Status (3)

Country Link
US (1) US7742554B2 (zh)
CN (1) CN101106375B (zh)
TW (1) TWI338455B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8009785B2 (en) * 2007-09-10 2011-08-30 Broadcom Corporation Method and system for implementing a PLL using high-voltage switches and regulators
US7956696B2 (en) * 2008-09-19 2011-06-07 Altera Corporation Techniques for generating fractional clock signals
CN101674078B (zh) * 2009-06-09 2012-06-27 中国人民解放军国防科学技术大学 一种提高电荷泵抗辐射能力的低通滤波器
US8368480B2 (en) * 2009-06-24 2013-02-05 Mediatek Inc. Phase locked loop circuits and gain calibration methods thereof
CN102097932B (zh) * 2009-12-14 2014-04-23 瑞昱半导体股份有限公司 电荷泵装置与方法
KR101264729B1 (ko) * 2009-12-31 2013-05-15 엘지디스플레이 주식회사 위상 동기 루프의 지터 검출 방법 및 장치
US8390614B2 (en) * 2010-03-08 2013-03-05 Himax Technologies Limited Timing controller and clock signal detection circuit thereof
KR101623125B1 (ko) * 2010-03-18 2016-05-31 삼성전자주식회사 위상 동기 루프 회로 및 이를 포함한 시스템
CN101783677B (zh) * 2010-03-26 2012-04-11 海能达通信股份有限公司 一种锁相环的锁定方法及锁定电路
CN102904567A (zh) * 2011-07-26 2013-01-30 联咏科技股份有限公司 锁相回路装置以及其调整电压提供电路
US9166607B2 (en) * 2012-03-01 2015-10-20 Qualcomm Incorporated Capacitor leakage compensation for PLL loop filter capacitor
CN102571082B (zh) * 2012-03-22 2014-09-03 秉亮科技（苏州）有限公司 动态补偿压控振荡器中v2i管栅极漏电的锁相环
CN103856213B (zh) * 2012-12-07 2017-04-12 奇景光电股份有限公司 具有电流补偿机制的锁相回路及其方法
CN103929174B (zh) * 2013-01-15 2017-09-29 中芯国际集成电路制造(上海)有限公司 一种锁相环电路
JP2019514581A (ja) 2016-05-02 2019-06-06 クリアサイド バイオメディカル，インコーポレイテッド 眼の薬物送達のためのシステムおよび方法
US9954542B1 (en) * 2017-02-01 2018-04-24 Apple Inc. Digital linearization technique for charge pump based fractional phased-locked loop
US10727838B2 (en) * 2018-07-13 2020-07-28 Qualcomm Incorporated Systems and methods for power conservation in a phase locked loop (PLL)
CN112087228B (zh) * 2019-06-13 2024-05-03 无锡有容微电子有限公司 一种锁相环电路
CN112311389B (zh) * 2019-10-09 2023-08-18 成都华微电子科技股份有限公司 电荷泵电流失配补偿电路、电荷泵及锁相环
CN112965441B (zh) * 2021-02-01 2022-03-15 新代科技(苏州)有限公司 一种控制器通讯延迟补偿方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168292A1 (en) * 2003-08-11 2005-08-04 Rambus, Inc. Leakage compensation for capacitors in loop filters

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892380A (en) * 1997-08-04 1999-04-06 Motorola, Inc. Method for shaping a pulse width and circuit therefor
US6570947B1 (en) * 1999-09-24 2003-05-27 Motorola, Inc. Phase lock loop having a robust bandwidth and a calibration method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168292A1 (en) * 2003-08-11 2005-08-04 Rambus, Inc. Leakage compensation for capacitors in loop filters

Also Published As

Publication number Publication date
TWI338455B (en) 2011-03-01
US20080008284A1 (en) 2008-01-10
TW200805894A (en) 2008-01-16
CN101106375A (zh) 2008-01-16
US7742554B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
CN101106375B (zh) 锁相回路装置以及电流补偿方法
US7304510B2 (en) Digital phase detector improving phase detection resolution thereof
US7372339B2 (en) Phase lock loop indicator
US6856202B2 (en) Phase/frequency detector and phase lock loop circuit
CN101656536B (zh) 锁相环及其锁定检测装置和方法
CN100553148C (zh) 具有改进的锁相/解锁检测功能的锁相回路
US8401140B2 (en) Phase/frequency detector for a phase-locked loop that samples on both rising and falling edges of a reference signal
CN102291123B (zh) 延迟锁相回路、回路滤波器及延迟锁相回路的锁相的方法
CN102158221B (zh) 锁相环及其快速锁定装置
CN104242920A (zh) 用于锁相环电路的锁定检测电路
CN102684686A (zh) 一种降低带内相位噪声的锁相环及其相应的工作方法
CN103138751A (zh) 锁相环
CN1332508C (zh) 具有降低的时钟抖动的锁相环
CN101447788B (zh) 锁相环锁定信号的产生电路
US20200177192A1 (en) Cycle slip detection and correction in phase-locked loop
CN114499502A (zh) 一种鉴频鉴相器及锁相环电路
CN101105510B (zh) 相位误差测量电路与其方法
CN101350620B (zh) 数字相位鉴别器
CN102347762B (zh) 锁相环电路的锁定检测电路
CN101719767B (zh) 一种快速响应的锁相环
CN106209079A (zh) 一种减小环路锁定时间的锁相环电路
CN106301360B (zh) 鉴频鉴相器、电荷泵和锁相环电路
CN207869089U (zh) 锁相环启动电路
CN103986460A (zh) 一种使用无锁定指示锁相环的SoC片内时钟生成电路
US8432201B1 (en) Phase-locked loop (PLL) circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220516

Address after: Ontario, Canada

Patentee after: Xueshan Technology Co.,Ltd.

Address before: Hsinchu Science Industrial Park, Taiwan, China

Patentee before: MEDIATEK Inc.

TR01 Transfer of patent right