TWI338455B - Pll device and current compensation method - Google Patents

Pll device and current compensation method Download PDF

Info

Publication number
TWI338455B
TWI338455B TW096124280A TW96124280A TWI338455B TW I338455 B TWI338455 B TW I338455B TW 096124280 A TW096124280 A TW 096124280A TW 96124280 A TW96124280 A TW 96124280A TW I338455 B TWI338455 B TW I338455B
Authority
TW
Taiwan
Prior art keywords
phase
signal
current
output
clock signal
Prior art date
Application number
TW096124280A
Other languages
English (en)
Other versions
TW200805894A (en
Inventor
Chih Chien Huang
Chien Ming Chen
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200805894A publication Critical patent/TW200805894A/zh
Application granted granted Critical
Publication of TWI338455B publication Critical patent/TWI338455B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1338455 第％]24280號之專利說明書修正 " 修正曰期：99.10.26 九、發明說明： 【發明所屬之技術領域】 =明係有關於一種鎖相迴路(ρ_ Μ ―， )衣置，且特別有關於一種具有電流補償電路的 【先前技術】 、i二二置係為應用於頻率產生器、無線接收器以及 通：裝置荨中的主要元件。請參閱第1圖。第”圖係顯 f不傳統PLL裝置的架構示意圖。相頻偵測（phase and rrequency detection, PFD ) W. i i - j. REF ㈣）早70 Π接收*考時脈信號 ck以及回授時脈信號舰―CK並且量測兩者之間 白’目位差與頻率差而輸出相位差信號up與_ ^(charge pump circuit)12##,UMi^t?/up^ 亚且將相位纽號⑽與⑽轉換為電流，以對迴路 U皮益13充電。在第！圖中係提供了傳統迴路 的電路圖。迴路滹诚哭]?片一丄> ^ 00 13 ②係稭由接收來自電荷幫浦電路 12·而限制電容電壓v⑽的改變率，以 ”與頻率差的緩降或緩升電壓。電麼控制振二 (votage Controlled 〇scinat〇r，vc〇)]4 係根據 。 產生輸出時脈信號。回授除頻ii 15具有參數Ν，用;= 生具有較大頻率範圍之回授時脈信號fbk—ck， :广脈以FBK—CK之頻率為輸出時脈信 = ^㈣想狀態中，相位差信號⑽係於 〇7>8-Λ31477TWF1 (20100826) 6 1338455 第96124280號之專利說明書修正本 修正曰期：99.10.26 . (in-lock)狀態時與相位差信號DN同步。當迴路濾波器13 中產生漏電流時（例如電流I ]與12)，電容C2的充電時間 會增加，因此相位差信號UP會領先相位差信號DN。請 」 參閱第2圖。第2圖顯示第1圖之相位差信號UP與DN 的波形圖。由於在迴路濾波器]3中會產生漏電流，因此 電容C2的充電時間會增加，使得相位差信號UP的寬度 大於相位差信號DN的寬度並且產生相位領先信號 LEAD。為了使PLL裝置的效能最佳化，因此必須避免相 位領先信號LEAD的產生。在半導體製程中，電容C〗與 C2係以電晶體的方式實現，且藉由0.1 8 // m(微米）、0.1 3 // m或是其他更先進的製程所製造的電晶體之薄閘極氧 化層可能會引起漏電流。然而，透過半導體製程所製造 的電晶體必然具有薄閘極氧化層，因此期望設計一種可 以降低或排除迴路濾波器之漏電流的PLL裝置。 【發明内容】 基於上述目的，本發明實施例揭露了 一種鎖相迴路 裝置，包括PFD單元、電荷幫浦電路、迴路慮波器、電 壓控制振盪器、回授除頻器以及電流補償電路。PFD單 元係量測鎖相迴路裝置的參考時脈信號以及回授時脈信 號之間的相位差以及頻率差而輸出相位差信號UP與 DN。電荷幫浦電路係接收相位差信號UP與DN並且將 相位差信號UP與DN轉換為電流。迴路濾波器係接收電 流並且將電流轉換為電壓。電壓控制振盪器係接收電壓 0758-A31477TWF1 (20100826) 7
JJ JJ 修正日期：99.10.26 第9612428.之專利說明書修正本 輪出=輸出錢。回麟頻器具有參數N，用以接吹 日士^ 且根據參數N產生㈣時脈信號，其中回授 :二广之頻率是輸出信號之頻率的N倍。電流補償電 二妾：茶考時脈信號以及回授時脈信號或是相位差信 ::、N，並且當參考時脈信號領先回授時脈信號或 =相位差信號UP領先相位差信號胸時，輸出補 波器 及當參考時脈信號與回授時脈信藏 固if立ΐ二相位差Μ UP與相位差信號DN同步時，以 口疋位準輸出上述補償電流。 鎖相ίΓΓ貫施例更揭露了—種電流補償方法，適用於 以及匕二置，包括下列步驟：提供具有參考時脈信號 元.二：：脈信號之鎖相迴路裝置；提供電流補償單 Η流補償單元接收來自鎖相迴 二電元判斷參考時脈信號是否 單元領&授時脈信號時，電流補償 鎖相迴路裝置，以及當參考時脈信 =先回授時脈信號時’電流補償單元輸出固定的補 心揭露7—種鎖相迴路裝置，包括 器、回授除頻。:7 /電路、迴路濾波器、電壓控制振盪 =除頻[相位頻率監視器以及電流 相迴路裝置之參考時脈信號以及回授時脈 ⑽。電荷幫浦雷心/是而輸出相位差信號⑽與 _電路·收相位差信號仰與_並且將 〇758-A31477TWFl(2〇l〇〇826) 8 第96124280號之專利說明書修正本 修正日期：99.10.26 流並Ϊ ϋ :^與D N轉換為電流。迴路濾波器係接收電 ' ' :'巩轉換為電壓。電壓控制振if ^ 並且輸出輸出信號。回授除頻 時脈信號之頻率是輸出生回授時脈信號，其中回授 視器係輸出相位領先”5;?M率的Μ。相位頻率監 時間參數的電产或是相位延遲信號。具有安定 於卷一 Μ生。。係耦接至相位頻率監視器，苴中 二：：定時間電流產生器會侦測相位領先信號，、且 產生器接收相位領先信號時，電流產生器輸出補 以及當電流產生器未接收相位領先信號時，電 机產生為以固定位準輸出補償電流。 【實施方式】 為讓本發明之上述和其他目的、特徵、和優 明顯易懂，下文料兴Φ & 乂土 A " 更 作詳細說明如下 g貫施例，魏合所附圖式， 貫施例： 償電路第之 =係顯示根據本發明實施例所述之具有電流補 ”迴路(細丨ock丨。op，PLL)裝置的架構示黃 於。士 PFD早①31係接收參考日核信號REF—CLK以及回 =脈信號FBK_CLK並且量測兩者之間的相位 率差而輸出相位差信號仰肖⑽。電荷幫浦電❹係接 收相位差信號UP與⑽並將其轉換為電流，以對迴路遽 0758-A3I477TWF) (20100826) c) 1338455 修正日期：99.10.26 第96124280號之專利說明書修正本 波器33充電。迴路濾波器33包括轉接至接地點以及節 點NI的電谷⑶，耗接至節點N1的電阻R卜以及耗接 至f地點的電容C32。在此實施例t，電容C3I與C32 :错由電晶體實現，且電流“丨肖!32分別表示電容C3] ，、C32的漏電流。電虔控制振虚器（v〇itage⑶咖_ ‘Uator’ VCO)34係根據節點n】的控制電壓Vc〇n產生 輸出信號。回授除頻器35具有參㈣，用以接收輸出信 號並且根據參數N產生回授時脈信號，其中回授時脈^ 號之頻率疋輸出信號之頻率的…吾。電流補償電路刊仡 接收兩個參考信號S1與”並且產生補償電流至電容 二32:以補償電容⑶的漏電流l32。在本發明一實施例 ^，補償電流大於漏電流l32。在本發明另—實施例中，
芩考信號S1與S 2為參考時脈信號R E F c L 信號咖-咖。在本發明另一實施中:參考信 S2為相位差信號up與DN。電流補償電路托更接收作 騎信號(flag signa⑽鎖相信號⑻職丨。仏“㈣⑽ 如第2圖的相位領先信號LEAD)，用以表示裝1 於鎖定（in-lock)狀態、。t PLL裝置接收鎖相信號s3日士立 電流補償電路30係偵測信號si (例如REF cLK戈了 是否領先信號S2(例如FBK—CLK或DN)。當信號 先信號S2時，電流補償電路36係輸出補償電流°至：： ⑶。由於具有補償電流’因此彻34的輸出信號= 率會隨電壓Vc〇N的改變而改變。當開始接收補償= 時’電壓V⑽會劇烈的抖動，在經過—段安二心 0758-A31477TWF1 (20100826) 1338455 第96124280號之專利說明書修正本 修正曰期：99.10.26 ⑽丨ing time) Ts之後，電壓v⑽會逐漸趨於穩定，接 者PLL會進入鎖定狀態。電流補償電路％係用以偵測作 是否領先信號s2。當信號s〗領先信號§2時，電 流補償電路36所產生的補償電流將會增加一既定量。例 一時間，電流補償電路36輸出5毫安培㈣的 2仏至迴路濾波器33。當PLL裝置再次進入鎖定狀 ^士代表迴路濾波器33中仍然具有漏電流，此時電流 生的補償電流會增加5ua’使得總補償 到信號S1不再領先仲S2日士4加補償電流直 會輪出固定的補償電;:電順電路36接下來 相r = 3:的實施例中，電流補償電路3 6係於接收鎖 相^虎S3時輸出補償電流。然而’在不且 $ 的情狀下，電流補償電路36亦可以正 、二化 電路36係偵測每個# — # 運乍。電〜補償 !户S2,田 間期㈣信號S1是否領先信 物奇。果增加補償電流或輸出固定的補 沉下二L 在不具有參數以及安定時間h的情 心電路36係於偵測到作 卷他補 電流。再者，電、、古補广/儿7員先仏號S2時會輸出補償 單元心;=路36僅接收例如第2圖中由㈣ 的輪入4上？:;2所產生之相位領先信號咖 號S2_^'y^^-6__s】領先信 為了道一步明電流補償電路36’請參閱第4圖。 〇758-A31477TWFl(2〇,〇〇826) 1338455 修正日期：99.10,26 第96124280號之專利說明書修正本 第4圖係、顯示本發日月帛3圖之電流補償電路的架構示音 圖。第3圖之電流補償電路36包括相位監視器⑽二 mcmhorH】以及電流產生器42。相位監視器41係接收 個信號SMS2 ’並且當PLL裳置位於鎖定狀態時判斷 信號S1是否領先信號S2。假如信號s]領先信號s2,相 位監視器41會傳送控制信號至電流產生器42，因此電流 產生器42會輸出電流Ic。相位監視器41 _由接= 相信號S3或是每個安定時間期間Ts來判斷pLL裝置; 否=於鎖定狀態。當相位監視器4丨判斷錢§ι再次= 先#號S2時，控制信號會再次傳送至電流產生器 得電流產生器42增加其輸出電流化。換句話說，電流^ 的大小係取決於所接收之控制信號的數量。去兩、士產生 ”2未接收到控制信號時，電流產生器心：：的輸 出電流Ic不會增加而是會維持其電流量。 第5圖顯示本發明實施例之電流產生器的架構示 =流產生器42包括控制器51以及電流數位類比4 換益（dlgltal analog c〇nvener，DAC)52。控制器係接收 ^ 自相位監視器4!的相位領纽號、相位延遲信號以及在 相^號，並且當相位領先信號與鎖相信號為高電壓㈣ =，流產生信號傳送至電流DAC。電流_係增加^ _里直到相位領先信號為低電壓位準。 >第6圖侧示㈣本發明實施朗述之第4圖之本 ^視器4]的架構示意圖。信號S1料送至^型正月 以】的D端以及D型正反器62的開極端，信號… °7^8-A3 I477TWF1 (20100826) 1338455 第96124280號之專利說明書修正本 修正日期：99.10.26 傳送至D型正反器62的D端以及D型正反器61的閘極 端。當信號S1領先信號S2時，相位領先信號PhaseJead 係透過D型正反器61的Q端輸出。當信號82領先信號 S】時’相位延遲信號phase_iag係透過〇型正反器62的 Q端輸出。反或（NOR)閘64係接收相位領先信號
Phase—lead以及相位延遲信號phase—iag,當信號si與化 號S2同步時，由於相位領先信號phaseJead與相位延遲 信號Phasejag皆為低電壓位準，因此會輸出一致能信號 至延遲單元63。延遲單元63具有用以延遲信號S1與^ 的時間延遲參數Td ’以避免信號S1與S2之間產生空區 (deadzone) 〇 第7圖係顯示根據本發明另一實施例所述之第4圖 之相位監視器的架構示意圖。延遲單元7丨與72具有用 以延遲信號S1與S2的時間延遲參數Td，以避免信號 與S2之間產生空區。及（ANDyg 73係接收信號％與延 遲信號S卜及閘74係接收信號S1與延遲信號S2。為了 進-步說明第7圖的相位監視器，請參閱第8圖。第8 圖係顯示第7圖之相位監視器的波形圖。於時間t丨時， 及閘73係接收具有高邏輯位準的延遲信號S1以及1有 高邏輯位準的信號S2，因此信號phas〇ead係位於高邏 輯位準& Μ 74係接收具有低邏輯位準的延遲信號a 以及具有低邏輯位準的信號s卜因此信號抑咖―^ ::低遴輯位準。根據上述操作’相位監視器可用以偵 是否領先信號仏且電流產生器可根據相位監 〇758-A3l477TWFl(201〇〇826) 13 修正日期：99.10.26 第96124280號之專利說明書修正本 現态的判斷決定是否增加補償電流。 以，本發明已以較佳實施·露如上，然其並非用 於、ά ^ ^么3月’任何熟習此技藝者，在不脫離本發明之 二^圍内/ #可作各種之更動與_，因此本發明 …曼粑圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 :】圖係顯示傳統鎖相迴路裝置的架構示意圖。 第2圖係顯示第1圖之相位差信號UP與DN的波 償電路第示根據本發明實施例所述之具有電流補 j貝電路之鎖相迴路裝置的架構示意圖。 j 4圖係顯示根據本發明—實施例所述之圖之 電抓補is'電路的架構示意圖。 實施例所述之電流產生器 —貫施例所述之第4圖之 第5圖係顯示根據本發明 的架構示意圖。 第ό圖係顯示根據本發明 相位監視器的架構示意圖。 施例所述之第 器的波形圖。
第7圖係顯示根據本發明另一實 之相位監視器的架構示意圖。 第8圖係顯示第7圖之相位監視 【主要元件符號說明】 Π、31〜PFD單元； 、33〜迴路濾波器； 12、32〜電荷幫浦電路； 14、34〜電壓控制振盪器 0758-A31477TWF1 (20100826) 1338455 修正日期：99.10.26 第96124280號之專利說明書修正本 15、35、回授除頻器； 36〜電流補償電路； 41〜相位監視器； 4 2〜電流產生器， 51〜控制器； 52〜電流數位類比轉換器； 61、62〜D型正反器； 63、71、72〜延遲單元； 64〜反或閘； Vc〇N〜電壓， 73、74〜及閘； Cl、C2、C31、C32〜電容； R1〜電阻； 11、12、I31、I32、Ic〜電流， N1〜節點； SI、S2〜參考信號； S3〜鎖相信號； Phase_lag〜相位延遲信號； UP、DN〜相位差信號； REF—CLK〜參考時脈信號； FBK—CLK〜回授時脈信號； Phase lead〜相位領先信號。 0758-A31477TWF1 (20100826) 15

Claims (1)

1338455 9971〇.~2^- 年 >丨白修正本 修正日期：99.10.26 第96124280敗之專利說明書修正本 十'申請專利範圍： 一目迴路裝置’具有一電流補償電路，包括： 考時二Γ貞測單元，用以量測上述鎖相迴路裝置的-參 而^出if以及—回授時脈信號之間的相位差以及頻率差 而輪出一相位差信號UP與DN ; 幫浦電路’用以接收上述相位差信號⑽與⑽ …將上逑相位差信號仰與加轉換為—電流； 迴路濾波器’用以接收上诚雷、、ώ、， 換為一電壓； 要收上迷安机亚且將上述電流轉 出錢《控制《器，用以接收上述電壓並且輸出一輸 號並且員器童具有一參數Ν，用以接收上述輸出信 回产時產生上相_脈錢，其中上述 ::::之二是上述輸出信號之頻率卿-及 士 = ?脈信號或是上述相位差信號二：= 領先上述回授時脈信號或是當上述相： ⑽領先上述相位差信號_時，輸出一 ==波器，以及當上述參考時脈信號與上述回：時 卵同步時，以-固定位準輸出上述補償電流。產u虎 ^如申請專利第】項所述之鎖相迴路裝置， 、=回授時脈信號領先上述參考時脈信號時，上述：、！ 補^電路以該固定位準輸出上述補償電流至上述： 07^S-A3 *4777'WFl(2〇l〇〇826) 16 1338455 第96124280號之專利說明書修正本 修正日期：99.10.26 器。 3·如申請專利範圍第丨項所述之鎖相 上述電流補償電路包括： 裝置，其中 -相位監視H ’用以接收上述參 回授時脈信號或是上述相位差信號up#DN = =上述 領先信號或是-相位延遲信號；以及 别出相位 电流產生器，搞接至上述相位監， 電流產生器接收上述相位先 “中田上述 出上述補償電流。 頁紅·，上述電流產生器輸 4.如申請專利_第3項所叙 上述相位監視器包括： 置’其中 -第- D型正反器，具有一第一輸入端 端以及一第一輸出端，上述第一輸出端係用以輸出=相 位領先信號； Μ上述相 一第二D型正反器，具有-第三輪入端、-第四輸入 端二一第二輸出端，上述第二輸出端係用以輸出上述相 位延遲信號； 不目 -時間延遲單元，具有兩個端子，其中一端耗接至上 述弟一D型正反器以及上述第二〇型正反器； 。-反或閘，具有兩個輸人端，祕至上述相位領先信 號以及上述相位延遲信號，以及_輸出端，祕至上述^ 間延遲單元之另一端；以及 其中上述參考時脈信號或者上述相位差信號W係轉 接至上述第-輸入端以及上述第三輸入端，且上述回授時 0758-Α31477TWF1 (20100826) 17 1338455 修正日期：99.10.26 第96124280號之專利說明書修正本 脈信號或者上述相位差信號DN係轉接至上 以及第四輸入端。 、弟一輪入如 5,如申請專利朗第3項所述之鎖相迴路 上述相位監視器包括： 相位二ί。：延遲單元，用以對上述參考時脈信號或者上述 差L 5虎UP提供一延遲時間； 相位延遲單元，用以對上述回授時脈信號或者上述 差L 5虎DN提供上述延遲時間； 。…-弟-及閘’具有兩個輸入端’耦接至上述第一延 上：：夺脈信號或者上述相位差信號⑽，以及 '—用以輸出上述相位領先信號丨以及 罝一、第—及閘’具有兩個輸人端，補至上述第二延遲 一=及上述參考時脈信號或者上述相位差信號UP，以及 一輸出端，用以輸出上述相'位延遲信號。 6.如申請專利範圍第5項所述之鎖相迴路裝置 =述延遲時間係根據上述相頻偵測單元的空區時間而 '決 項所述之鎖相迴路裝置，其中 自上述相頻偵測單元的—鎖相 項所述之鎖相迴路裝置，其中 輪出信號的一安定時間後輪出 7. 如申請專利範圍第5 上述電流產生器係於接收來 信號時輸出上述補償電流。 8. 如申請專利範圍第5 上述電流產生器於經過上述 上述補償電流。 9’如申。月專利㈣3項所述之鎖相迴路裝置，其中 〇758-A31477TWF1(201〇〇826) 18 1338455 « 第96124280號之專到說明書修正本 修正日期：99.10.26 上述電流產生器包括： 一控制器，用以輸出一控制信號；以及 一電流數位類比轉換器，耦接至上述控制器，其中當 - 上述電流數位類比轉換器接收上述控制信號時，上述電流 . 數位類比轉換器係根據上述控制信號輸出上述補償電流。 10. 如申請專利範圍第9項所述之鎖相迴路裝置，其中 上述補償電流係根據所接收上述控制信號的次數而增加。 11. 如申請專利範圍第1項所述之鎖相迴路裝置，其中 上述迴路濾波器更包括： 一第一電容，具有兩個端子，其中一端係耦接至接地 點且另一端係耦接至上述電荷幫浦電路以及電壓控制振盪 32. · 為， 一電阻，具有一第一端以及一第二端，其中上述第一 端係耦接至上述電荷幫浦電路以及電壓控制振盪器；以及 一第二電容，具有兩個端子，其中一端係耦接至接地 點且另一端係耦接至上述電阻之第二端以及上述電流補償 電路。 12. 如申請專利範圍第11項所述之鎖相迴路裝置，其 中上述第一電容的電容值大於上述第二電容的電容值。 13. —種電流補償方法，適用於一鎖相迴路裝置，包括 下列步驟： 提供上述鎖相迴路裝置，具有一參考時脈信號以及一 回授時脈信號； 提供一電流補償單元； 0758-A31477TWF1 (20100826) !9 第96124280號之專利說明書修正本 第96124280號之專利說明書修正本 修正日期：99.丨0.26 -二來自上述鎖相迴路裝置的 是否:先上述回授時判斷上述參考時嶋 當上述參考時脈信號領先 電流補償單元係輸出一補償電产至上時，上述 ，參考時脈錢未領先:述二=置’以 電流補償單元輸出固㈣上述補償電流。上述 包括M•如申請專利範圍第13項所述之電流補償方法，更 上、述電流補償單71判斷上述參考時脈㈣領先 上述=時脈信號時，將上述⑽=遺先 -裝置^有―電流補償電路，包括： 考時脈η卢以及1早Ρ用以量測上述鎖相迴路裝置的一參 而於Φ 授時腺信號之間的相位差以及頻率差 而輸出一相位差信號UP與DN; 頻革是 一電荷幫浦電路，用以接收 並且將上述相位差信號仰與⑽:^立一^迎與· 換為-以接收上述電流並且將上述電流轉 —電壓控制振盪哭，w ,、，k ^ 出信號；j振孟。。帛以接收上述電屋並且輸出-輸 —回授除頻器，具有一夫查 號並且根據上述參數:生丄::授上=出信 回授_信號之頻率是上述輪上述 0758-A3 l477TWFl(201〇〇826) 20 1338455 修正曰期：99.10.26 第96124280號之專利說明書修正本 一相位監視器，用以接收上述參考時脈信號與上述回 授時脈信號或上述相位差信號UP與DN，並輸出一相位領 先信號或是一相位延遲信號；以及 一電流產生器，耦接至上述相位監視器，具有一安定 時間參數，其中於每一次上述安定時間上述電流產生器會 偵測上述相位領先信號，且當上述電流產生器接收上述相 位領先信號時，上述電流產生器輸出一補償電流，以及當 上述電流產生器未接收上述相位領先信號時，上述電流產 生器以一固定位準輸出上述補償電流。 16. 如申請專利範圍第15項所述之鎖相迴路裝置，其 中上述相位監視器係接收上述相位差信號DN與UP，以決 定上述相位監視器的輸出信號，其中當上述相位差信號UP 領先上述相位差信號DN時，上述相位監視器輸出上述相 位領先信號，且當上述相位差信號DN領先上述相位差信 號UP時，上述相位監視器輸出上述相位延遲信號。 17. 如申請專利範圍第15項所述之鎖相迴路裝置，其 中上述相位監視器係接收上述參考時脈信號以及上述回授 時脈信號，以決定上述相位監視器的輸出信號，其中當上 述參考時脈信號領先上述回授時脈信號時，上述相位監視 器輸出上述相位領先信號，且當上述回授時脈信號領先上 述參考時脈信號時，上述相位監視器輸出上述相位延遲信 號。 18. 如申請專利範圍第15項所述之鎖相迴路裝置，其 中上述相位監視器包括： 0758-A3 1477TWF1 (20100826) 1338455 修正日期：99,10.26 第％ 124280號之專利說明書修正本 一第一D型正反器’具有—第—一— 端以及一第一輸出端，上述第 而、一弟一輪入 位領先信號； 上这弟-輸出端係用以輸出上述相 第 D』正反态，具有第三輸入端 端以及一第二輸出端，上述黛一趴7〜而、一第四輸入 而上达乐一輪出端係用以輸出上述相 位延遲信號； 勒】K上江相 %間延遲單元，具有兩個姓+ .,..n x c 、頁雨個鸲子，其中一端耦接至上 述弟一 D型正反器以及上述第二D型正反器； -反或閘’具有兩個輸入端，耦接至 號以及上述相位延遲㈣，m “ 心_ 虎Λ及—輸出端，減至上述時 間L 早兀之另一端；以及 f二亡述*考時脈信號或者上述相位差信號UP係耦 輸人端以及上述第三輸人端，且上述回授時 脈丨5號或者上述相位差作软 DN係耗接至上述第二輸入端 以及弟四輸入端。 .如申明專利範圍第15項所述之鎖相迴路，立 中上述相位監視器包括： 、 /' 一第-延遲單元，用以對上述參考時脈信號或者上述 目位差k號UP提供一延遲時間，· 、一第二延遲單元，用以對上述园授時脈信號或者上述 目位差4號DN提供上述延遲時間； _第一及閘，具有兩個輸入端，耦接至上述第一延遲 °。'乂及上述回彳x時脈信號或者上述相位差信號DN，以及 輪出端，用以輸出上述相位領先信號；以及 0758-A3M77TWF1(20100i 826) 22 1#8455 修正日期：99.10.26 第96丨24280號之專利說明書修正本 第—及閘，具有兩個輸入端，轉接至上 _ 單元以及上述參考時脈信號或者上述相位差二p二延遲 一輪出端，用以輪出上述相位延遲信號。UUP，以及 20.如申請專利範圍第】9項所述之鎖相迴路 1 一。述延遲時間係根據上述相頻制單_空區時間而決 置，其 中上專利範圍第15項所述之鎖相迴路裝 T上述电流產生器包括： 控制态，用以輸出一控制信號；以及 一電流數位類比轉換器，轉接 :述電流數位類比轉換器接收上述控制=:。上= •以專利_第21項所述之鎖相迴路裝置，立 加。述補償電流係根據所接收上述控制信號的次數而增 23.如中請專利範圍第丨5項所述之鎖相迴路裝置，立 中上述迴路濾波器更包括： ” 點且容’具有兩個端子，其中一端係輕接至接地 ’哭； 糸耦接至上述電荷幫浦電路以及電壓控制振盪 irU ^且、具有一第一端以及一第二端，其中上述第一 而’丁、^至上述電荷幫浦電路以及電壓控制振逢器；以及 點且另一:二=具有兩個端子’其中一端係捕至接地 , ^耗接至上述電阻之第二端以及上述電流補償 〇758-A3l477TWFl(2〇|〇〇826) 23 1338455 第96124280號之專利說明書修正本 修正日期：99.10.26 電路。 24.如申請專利範圍第23項所述之鎖相迴路裝置，其 中上述第一電容的電容值大於上述第二電容的電容值。 24 0758-A31477TWFl(20100826) 1338455 修正日期：99.10.26 第96124280號之專利說明書修正本 七、指定代表圖： (一） 本案指定代表圖為：第3圖。 (二） 本代表圖之元件符號簡單說明: 31〜PFD單元； 32〜電荷幫浦； 33〜迴路濾波器； 34〜電壓控制振盪器； 3 5〜回授除頻器； 36〜電流補償電路； C] 1、C32〜電容， R ]〜電阻； 工31、〗32〜電流， N1〜節點； SI、S2〜參考信號； S3〜鎖相信號； UP、DN〜相位差信?虎； 1 Vc〇N〜電壓； REF_CLK〜參考時脈信號； FBK—CLK〜回授時脈信號。 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式 0758-A3l477TWF1(20100826)
TW096124280A 2006-07-10 2007-07-04 Pll device and current compensation method TWI338455B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/456,324 US7742554B2 (en) 2006-07-10 2006-07-10 PLL device with leakage current compensation unit

Publications (2)

Publication Number Publication Date
TW200805894A TW200805894A (en) 2008-01-16
TWI338455B true TWI338455B (en) 2011-03-01

Family

ID=38919126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096124280A TWI338455B (en) 2006-07-10 2007-07-04 Pll device and current compensation method

Country Status (3)

Country Link
US (1) US7742554B2 (zh)
CN (1) CN101106375B (zh)
TW (1) TWI338455B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8009785B2 (en) * 2007-09-10 2011-08-30 Broadcom Corporation Method and system for implementing a PLL using high-voltage switches and regulators
US7956696B2 (en) * 2008-09-19 2011-06-07 Altera Corporation Techniques for generating fractional clock signals
CN101674078B (zh) * 2009-06-09 2012-06-27 中国人民解放军国防科学技术大学 一种提高电荷泵抗辐射能力的低通滤波器
US8368480B2 (en) * 2009-06-24 2013-02-05 Mediatek Inc. Phase locked loop circuits and gain calibration methods thereof
TWI509960B (zh) * 2009-12-14 2015-11-21 Realtek Semiconductor Corp 電荷泵裝置及其控制方法
KR101264729B1 (ko) * 2009-12-31 2013-05-15 엘지디스플레이 주식회사 위상 동기 루프의 지터 검출 방법 및 장치
US8390614B2 (en) * 2010-03-08 2013-03-05 Himax Technologies Limited Timing controller and clock signal detection circuit thereof
KR101623125B1 (ko) * 2010-03-18 2016-05-31 삼성전자주식회사 위상 동기 루프 회로 및 이를 포함한 시스템
CN101783677B (zh) * 2010-03-26 2012-04-11 海能达通信股份有限公司 一种锁相环的锁定方法及锁定电路
CN102904567A (zh) * 2011-07-26 2013-01-30 联咏科技股份有限公司 锁相回路装置以及其调整电压提供电路
US9166607B2 (en) * 2012-03-01 2015-10-20 Qualcomm Incorporated Capacitor leakage compensation for PLL loop filter capacitor
CN102571082B (zh) * 2012-03-22 2014-09-03 秉亮科技（苏州）有限公司 动态补偿压控振荡器中v2i管栅极漏电的锁相环
CN103856213B (zh) * 2012-12-07 2017-04-12 奇景光电股份有限公司 具有电流补偿机制的锁相回路及其方法
CN103929174B (zh) * 2013-01-15 2017-09-29 中芯国际集成电路制造(上海)有限公司 一种锁相环电路
WO2017192565A1 (en) 2016-05-02 2017-11-09 Clearside Biomedical, Inc. Systems and methods for ocular drug delivery
US9954542B1 (en) * 2017-02-01 2018-04-24 Apple Inc. Digital linearization technique for charge pump based fractional phased-locked loop
US10727838B2 (en) * 2018-07-13 2020-07-28 Qualcomm Incorporated Systems and methods for power conservation in a phase locked loop (PLL)
CN112087228B (zh) * 2019-06-13 2024-05-03 无锡有容微电子有限公司 一种锁相环电路
CN112311389B (zh) * 2019-10-09 2023-08-18 成都华微电子科技股份有限公司 电荷泵电流失配补偿电路、电荷泵及锁相环
CN112965441B (zh) * 2021-02-01 2022-03-15 新代科技(苏州)有限公司 一种控制器通讯延迟补偿方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892380A (en) * 1997-08-04 1999-04-06 Motorola, Inc. Method for shaping a pulse width and circuit therefor
US6570947B1 (en) * 1999-09-24 2003-05-27 Motorola, Inc. Phase lock loop having a robust bandwidth and a calibration method thereof
US6963232B2 (en) * 2003-08-11 2005-11-08 Rambus, Inc. Compensator for leakage through loop filter capacitors in phase-locked loops

Also Published As

Publication number Publication date
US20080008284A1 (en) 2008-01-10
CN101106375A (zh) 2008-01-16
CN101106375B (zh) 2011-08-31
TW200805894A (en) 2008-01-16
US7742554B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
TWI338455B (en) Pll device and current compensation method
TW496039B (en) Self calibrating VCO correction circuit and method of operation
US8085101B2 (en) Spread spectrum clock generation device
US7719329B1 (en) Phase-locked loop fast lock circuit and method
TWI352508B (en) Transistor-based voltage-controlled oscillator and
TWI295125B (en) Low-jitter charge-pump phase-locked loop
US8890626B2 (en) Divider-less phase locked loop (PLL)
TW201041314A (en) Phase locked loops
US8283984B2 (en) Method and apparatus of phase locking for reducing clock jitter due to charge leakage
CN110138381A (zh) 用于锁相环的电荷泵电路
CN101867370A (zh) Pll电路
TW201240353A (en) Device and method for a feedback control of switch capacitive regulator
US8629728B2 (en) VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL
US10389368B1 (en) Dual path phase-locked loop circuit
TW200407695A (en) Phase-lock loop having programmable bandwidth
TW200427231A (en) Wide lock range phase locked loop type frequency synthesizer capable of enhancing precision of phase/frequency comparator without increasing lockup time and its method for selecting oscillation frequency
TW201249110A (en) Phase lock loop circuit
US8344812B2 (en) Loop filter and voltage controlled oscillator for a phase-locked loop
US8686799B2 (en) Low noise wide range voltage-controlled oscillator with transistor feedback
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
JP2011205577A (ja) Ｐｌｌ回路
CN108988853A (zh) 数字辅助锁定电路
CN107689774A (zh) 一种高频低温漂rc振荡器
WO2021174420A1 (zh) 一种锁相环电路
US20030214330A1 (en) Phase-locked loop circuit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees