CN101674078B - 一种提高电荷泵抗辐射能力的低通滤波器 - Google Patents

一种提高电荷泵抗辐射能力的低通滤波器 Download PDF

Info

Publication number
CN101674078B
CN101674078B CN2009100436448A CN200910043644A CN101674078B CN 101674078 B CN101674078 B CN 101674078B CN 2009100436448 A CN2009100436448 A CN 2009100436448A CN 200910043644 A CN200910043644 A CN 200910043644A CN 101674078 B CN101674078 B CN 101674078B
Authority
CN
China
Prior art keywords
charge pump
compensation
filter
pipe
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100436448A
Other languages
English (en)
Other versions
CN101674078A (zh
Inventor
赵振宇
李俊丰
陈吉华
马卓
陈怒兴
李少青
张民选
郭阳
方粮
蒋仁杰
郭斌
肖海鹏
石大勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN2009100436448A priority Critical patent/CN101674078B/zh
Publication of CN101674078A publication Critical patent/CN101674078A/zh
Application granted granted Critical
Publication of CN101674078B publication Critical patent/CN101674078B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种针对电荷泵(CP)辐射加固的滤波器,其包括基本的滤波器、对VC进行动态补偿的电路。其中基本的滤波器可以是任何电荷泵型锁相环中的滤波器。其中对VC进行动态补偿的电路中包括运放OP1、OP2,补偿管P1、N1,感应电阻RS。RS用于将单粒子瞬变(SET)电流转化为运放的输入电压,运放OP1用于检测NMOS管中的单粒子瞬变(SET),并控制补偿管P1开启来进行补偿。运放OP2用于检测PMOS管中的单粒子瞬变(SET),并控制补偿管N1开启来进行补偿。本发明是一种代价小、适用范围广、可以有效缓解锁相环中电荷泵的辐射影响、减小辐射后环路恢复锁定需要的时间,而且对原有的锁相环(PLL)环路参数与性能影响小。

Description

一种提高电荷泵抗辐射能力的低通滤波器
技术领域
本发明主要涉及到锁相环设计领域,特指一种提高电荷泵抗辐射能力的低通滤波器。 
背景技术
锁相环被广泛运用于不同的领域,典型应用为时钟产生、同步、倍频、减小抖动和偏斜、频率综合等。作为系统的核心部分,一旦锁相环发生混乱,将导致整个系统无法工作。单粒子瞬变(Single Event Transient,SET)现象是一种典型的辐射效应,由银河宇宙射线、太阳粒子事件、超铀材料自然衰变或外大气层核武器爆炸产生的高能粒子轰击电路敏感结点引发,轰击后粒子能量沉积导致碰撞电离,电离出的电荷在晶体管电场和浓度梯度的作用下被传输和收集,使结点电压或电流产生暂时性波动。由于工艺进步导致电源电压降低、结点电容减小、传输延迟减小、工作频率提高,使得单粒子瞬变(SET)对电路的影响更为严重。传统的锁相环(phase-locked loop,PLL)中存在多个敏感结点,受单粒子瞬变(SET)影响作用下可能导致异常。其中电荷泵(charge pump,CP)敏感性可能比其它部件大数个量级,电荷泵(CP)中的单粒子瞬变(SET)引起的错误脉冲数也比其它部件大数个量级。所以在抗辐射的PLL中必须对电荷泵(CP)进行加固。 
发明内容
本发明要解决的问题是:如何根据现有的锁相环技术,提供一种代价小,对环路参数、结构影响小,能有效缓解电荷泵(CP)中单粒子瞬变(SET)的影响的低通滤波器(low-passfilter,LPF)。 
当电荷泵中的敏感结点出现单粒子瞬变(SET)后,直接导致大量的电荷在滤波器中堆积,在压控振荡器(voltage controlled oscillater,VCO)的控制信号上产生幅度大、持续时间短的单粒子瞬变(SET)电流,导致控制电压(VC)偏离锁定值。根据以上规律,本发明提出的解决方案为:一种对控制电压进行动态补偿的滤波器。其特征在于:它由基本的滤波器和动态补偿电路组成。动态补偿电路包括:运放OP1、OP2,补偿管N1、P1,感应电阻RS。OP1、OP2的输入端存在固定的失调电压,其中正相输入端连接到电荷泵(CP)的输出端,反相输入端连接到压控振荡器(VCO)的控制电压VC上,输出端控制补偿管的栅极。补偿管 N1、P1的漏极连接到电荷泵(CP)的输出端,N1的源端连接到地,P1的源端连接到电源。 
本发明的优点就在于: 
1、对称结构可以分别针对NMOS管与PMOS管中的单粒子瞬变(SET)进行响应。 
2、采用互补结构,对加固电路引入的敏感点同样可以有效缓解。 
3、对锁相环原有的结构和参数影响很小。 
4、适用范围广,对环路参数无特别要求,从而适应不同应用。 
5、改进滤波器后增强了滤波器效果,抑制了输出时钟抖动。 
附图说明
图1是本发明的框架结构示意图; 
图2是常规锁相环结构和常规环路滤波器示意图; 
图3是重构锁相环环路的结构图; 
图4是补偿模式下滤波器的简化结构。 
具体实施方式
以下将结合附图和具体实施方式对本发明做进一步详细说明。 
图1为本发明涉及的辐射加固锁相环的结构框图。辐射加固锁相环包括正常模式与补偿模式两种工作模式。当锁相环正常工作时,滤波器中的运放OP1、OP2由于存在固定的输入失调电压,其输出使补偿管处于截止状态,所以补偿电路不响应正常的电荷泵充放电电流,环路工作在正常模式下。当电荷泵(CP)中发生单粒子瞬变(SET)时,由单粒子瞬变(SET)产生的高幅度的电流脉冲将在感应电阻RS上产生大幅度的压降,从而触发运放将补偿管打开对VC进行补偿,这时锁相环处于补偿模式。补偿VC变化的电路采用对称互补结构,有两点原因:对称的结构既可以补偿NMOS管的单粒子瞬变(SET),也可以补偿PMOS的单粒子瞬变(SET);对称结构还可以对补偿电路中的单粒子瞬变(SET)进行补偿,从而保证补偿电路中结点的单粒子瞬变(SET)敏感性不高于电荷泵的单粒子瞬变(SET)敏感性。 
工作原理: 
将锁相环(PLL)滤波器的输入端作为环路输入,输出端作为环路输出,重构锁相环(PLL)的环路如图3所示。推导其正常模式下的传输函数为: 
H ( s ) = 1 C 1 s ( R P C 1 s + 1 ) s 2 + 2 ω n ζs + ω n 2 - - - ( 1 )
其中 
ω n = I P K VCO 2 πC 1 - - - ( 2 )
ζ = R P 2 I P C 1 K VCO 2 π - - - ( 3 )
在补偿模式下,滤波器可简化为图4所示结构,其中RC为补偿管的等效电阻。该滤波器的传输函数为: 
F ( s ) = V C ( s ) i ( s ) = R C ( R P C 1 s + 1 ) ( R C + R S + R P ) C 1 s + 1 - - - ( 4 )
将滤波器的传输函数代入锁相环路后得到补偿模式下的环路传输函数为: 
H ( s ) = R C s ( R P C 1 s + 1 ) ( R C + R S + R P ) C 1 s 2 + ( 1 + R C R P I P 2 π C 1 K VCO ) s + R C I P K VCO 2 π - - - ( 5 )
比较公式1和公式5的传输函数可知,补偿模式下的高频增益为正常模式下高频增益的RC/(RC+RS+RP)倍,通常在补偿模式下RC非常小,而在不影响电荷泵正常工作的条件下RS可以非常大,所以补偿模式下的高频增益得到了大幅度的降低,对输入信号进行大幅度的衰减,从而降低了单粒子瞬变(SET)的影响。 

Claims (1)

1.一种应用于锁相环中针对电荷泵(CP)辐射加固的滤波器,其特征在于:基本的滤波器、对压控振荡器(VCO)的控制电压VC进行动态补偿的电路;基本的滤波器为任何电荷泵型锁相环(CPPLL)中的滤波器;对VC进行动态补偿的电路包括:运放OP1和OP2,补偿管N1和P1,感应电阻RS;感应电阻RS连接在CP的输出端与基本的滤波器之间,运放OP1和OP2的输入端存在固定的失调电压,其中两个运放的正相输入端连接到CP的输出端,反相输入端连接到VC上,输出端分别连接到补偿管N1和P1的栅极;补偿管N1和P1的漏极连接到CP的输出端,补偿管N1的源端连接到地,补偿管P1的源端连接到电源。
CN2009100436448A 2009-06-09 2009-06-09 一种提高电荷泵抗辐射能力的低通滤波器 Expired - Fee Related CN101674078B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100436448A CN101674078B (zh) 2009-06-09 2009-06-09 一种提高电荷泵抗辐射能力的低通滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100436448A CN101674078B (zh) 2009-06-09 2009-06-09 一种提高电荷泵抗辐射能力的低通滤波器

Publications (2)

Publication Number Publication Date
CN101674078A CN101674078A (zh) 2010-03-17
CN101674078B true CN101674078B (zh) 2012-06-27

Family

ID=42021109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100436448A Expired - Fee Related CN101674078B (zh) 2009-06-09 2009-06-09 一种提高电荷泵抗辐射能力的低通滤波器

Country Status (1)

Country Link
CN (1) CN101674078B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291128B (zh) * 2011-06-28 2013-04-03 电子科技大学 一种带抗单粒子辐射电路的电荷泵及低通滤波器组件
CN102983857B (zh) * 2012-11-15 2015-07-01 中国航天科技集团公司第九研究院第七七一研究所 一种抗单粒子瞬态的锁相环
CN103236840B (zh) * 2013-03-26 2016-01-13 深圳市国微电子有限公司 一种辐照加固的锁相环
CN104052473B (zh) * 2014-05-28 2018-03-02 张倩 一种抗单粒子辐射的频率产生单元
CN107017878B (zh) * 2017-05-23 2020-07-21 中国人民解放军国防科学技术大学 一种锁相环中抗单粒子瞬态的电荷泵输出电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510839A (zh) * 2002-12-24 2004-07-07 ��ʿͨ��ʽ���� 扩频时钟产生电路、抖动产生电路和半导体器件
CN101106375A (zh) * 2006-07-10 2008-01-16 联发科技股份有限公司 锁相回路装置以及电流补偿方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510839A (zh) * 2002-12-24 2004-07-07 ��ʿͨ��ʽ���� 扩频时钟产生电路、抖动产生电路和半导体器件
CN101106375A (zh) * 2006-07-10 2008-01-16 联发科技股份有限公司 锁相回路装置以及电流补偿方法

Also Published As

Publication number Publication date
CN101674078A (zh) 2010-03-17

Similar Documents

Publication Publication Date Title
CN101674078B (zh) 一种提高电荷泵抗辐射能力的低通滤波器
US7301380B2 (en) Delay locked loop having charge pump gain independent of operating frequency
CN101572547A (zh) 一种单粒子瞬变(set)加固的锁相环
CN110635801B (zh) 一种抑制参考杂散的注入锁定时钟倍频器
CN101572546A (zh) 用于单粒子瞬变(set)加固的差分压控振荡器(vco)电路结构
CN101577544B (zh) 具有崩溃保护机制的锁相环
US20070090881A1 (en) Circuit to reset a phase locked loop after a loss of lock
US7859313B2 (en) Edge-missing detector structure
Yoo et al. A low-jitter and low-reference-spur ring-VCO-based injection-locked clock multiplier using a triple-point background calibrator
CN101958713B (zh) 一种基于三模冗余技术的set加固差分压控振荡器
Adesina et al. Phase Noise and Jitter Measurements in SEU-Hardened CMOS Phase Locked Loop Design
CN105306048A (zh) 一种用于抑制杂散的锁相环电路及其杂散抑制方法
CN104600979A (zh) 一种抗单粒子瞬变的加固电荷泵结构
CN108988853B (zh) 数字辅助锁定电路
CN101207436A (zh) 一种反馈延时锁相装置及方法以及相位误差检测单元
Bertulessi et al. Novel feed-forward technique for digital bang-bang PLL to achieve fast lock and low phase noise
Geng et al. A quadrature sub-sampling phase detector for fast-relocked sub-sampling PLL under external interference
CN107947780A (zh) 应用于抗辐照电压转换芯片的双内锁自复位振荡器结构
Yang et al. A radiation-hardened DLL with fine resolution and DCC for DDR2 memory interface in 0.13 μm CMOS
US20040085140A1 (en) Clock signal generating circuit
Feng et al. A radiation-tolerant DLL with fine resolution and duty cycle corrector for memory interface
Vaithianathan et al. All-Digital Phase Locked Loop (ADPLL) with an up-down counter using Simulink
Nemmani Design techniques for radiation hardened-phase locked loops
Çobanoglu et al. A radiation tolerant 4.8 Gb/s serializer for the giga-bit transceiver
Cao System design and mathematical analysis of self-adjusting stable PLL

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120627

Termination date: 20150609

EXPY Termination of patent right or utility model