CN105306048A - 一种用于抑制杂散的锁相环电路及其杂散抑制方法 - Google Patents
一种用于抑制杂散的锁相环电路及其杂散抑制方法 Download PDFInfo
- Publication number
- CN105306048A CN105306048A CN201510763994.7A CN201510763994A CN105306048A CN 105306048 A CN105306048 A CN 105306048A CN 201510763994 A CN201510763994 A CN 201510763994A CN 105306048 A CN105306048 A CN 105306048A
- Authority
- CN
- China
- Prior art keywords
- phase
- circuit
- output
- charge pump
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种用于抑制杂散的锁相环电路及其杂散抑制方法,包括锁相环主环路和杂散抑制电路,锁相环主环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和N分频器,N分频器的输出与鉴频鉴相器的输入连接,杂散抑制电路包括相位测量电路和电荷泵失配电流回调电路,相位测量电路的输入与鉴频鉴相器的输出连接,相位测量电路的输出与电荷泵失配电流回调电路的输入连接,电荷泵失配电流回调电路的输入还与鉴频鉴相器的输出连接,电荷泵失配电流回调电路的输出与电荷泵连接。本发明在传统的锁相环电路中加入相位测量电路和电荷泵失配电流回调电路,精确检测电荷泵的失配电流并进行精确回充,大大降低了锁相环的输出杂散。
Description
技术领域
本发明涉及锁相环技术领域,特别是涉及一种用于抑制杂散的锁相环电路及其杂散抑制方法。
背景技术
在电子系统中,锁相环是很常用的电路之一,锁相环通过与参考信号的比较,将压控振荡器VCO的输出频率锁定在需要的频点上,灵活方便的为电子系统其它模块提供需要的高性能时钟,随着集成电路性能的不断提高,电子系统对锁相环产生的高频时钟的要求也越来越高。
传统的锁相环虽然能够产生精准的时钟信号,但是由于NMOS管和PMOS管的电参数不同,电荷泵的放大器跟随能力有限,电源纹波和参考时钟馈通等其它原因,都会导致一个周期时间段内电荷泵对压控振荡器频率控制线的充放电总和不为零,从而造成压控振荡器的控制电压出现周期性波动,产生鉴相杂散。
发明内容
本发明的目的在于克服现有技术的不足,提供一种用于抑制杂散的锁相环电路及其杂散抑制方法,大大降低了锁相环的输出杂散。
本发明的目的是通过以下技术方案来实现的:一种用于抑制杂散的锁相环电路,包括锁相环主环路和杂散抑制电路,锁相环主环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和N分频器,N分频器的输出与鉴频鉴相器的输入连接,杂散抑制电路包括相位测量电路和电荷泵失配电流回调电路,相位测量电路的输入与鉴频鉴相器的输出连接,相位测量电路的输出与电荷泵失配电流回调电路的输入连接,电荷泵失配电流回调电路的输入还与鉴频鉴相器的输出连接,电荷泵失配电流回调电路的输出与电荷泵连接。
所述相位测量电路包括锁定检测器和相位数字转换器,锁定检测器和相位数字转换器的输入均与鉴频鉴相器的输出连接,锁定检测器的输出与相位数字转换器的输入连接,相位数字转换器的输出与电荷泵失配电流回调电路的输入连接。
所述电荷泵失配电流回调电路包括编码器和电流充放模块,编码器的输入分别与鉴频鉴相器和相位测量电路的输出连接,编码器的输出与电流充放模块的输入连接,电流充放模块的输出与电荷泵连接。
一种用于抑制杂散的锁相环电路的杂散抑制方法,包括以下步骤:
S1.锁定检测器判定锁相环电路是否锁定,若锁相环电路未锁定,则重复步骤S1;
S2.相位数字转换器测量鉴频鉴相器的输出相位差;
S3.编码器将输出相位差转化为开关控制信号;
S4.充放电模块根据开关控制信号输出回调电流到电荷泵。
所述步骤S4中充放电模块输出回调电流的时间与电荷泵的充放电时间相同。
本发明的有益效果是:本发明在传统的锁相环电路中加入相位测量电路和电荷泵失配电流回调电路,精确检测电荷泵的失配电流并进行精确回充,大大降低了锁相环的输出杂散;此外,由于相位测量电路和电荷泵失配电流回调电路均为数字电路,具有很好的稳定性及可移植性。
附图说明
图1为本发明一种用于抑制杂散的锁相环电路的结构框图;
图2为本发明一种用于抑制杂散的锁相环电路的杂散抑制方法的流程图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。
如图1所示,一种用于抑制杂散的锁相环电路,包括锁相环主环路和杂散抑制电路,锁相环主环路包括依次连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF、压控振荡器VCO和N分频器N_diver,N分频器N_diver的输出与鉴频鉴相器PFD的输入连接,杂散抑制电路包括相位测量电路和电荷泵失配电流回调电路CPIP,相位测量电路的输入与鉴频鉴相器PFD的输出连接,相位测量电路的输出与电荷泵失配电流回调电路CPIP的输入连接,电荷泵失配电流回调电路CPIP的输入还与鉴频鉴相器PFD的输出连接,电荷泵失配电流回调电路CPIP的输出与电荷泵CP连接。
所述相位测量电路包括锁定检测器LD和相位数字转换器PDC,锁定检测器LD和相位数字转换器PDC的输入均与鉴频鉴相器PFD的输出连接,锁定检测器LD的输出与相位数字转换器PDC的输入连接,相位数字转换器PDC的输出与电荷泵失配电流回调电路的输入连接。
所述电荷泵失配电流回调电路CPIP包括编码器CPC和电流充放模块CPS,编码器CPC的输入分别与鉴频鉴相器PFD和相位测量电路的输出连接,编码器CPC的输出与电流充放模块CPS的输入连接,电流充放模块CPS的输出与电荷泵CP连接。
本发明的工作原理是:锁相环工作时,锁定检测器LD实时检测鉴频鉴相器PFD的输出相位,当鉴频鉴相器PFD的输出相位在一定周期内小于阈值则判定锁相环锁定,锁相环锁定后,相位数字转换器PDC测量鉴频鉴相器PFD的输出相位差,编码器CPC将测量得到的输出相位差转换为开关控制信号,该开关控制信号用于控制充放电模块CPS的电流大小,充放电模块CPS将开关控制信号转化为电流信号(即回调电流),并将该电流信号输入电荷泵CP,由于输出相位差的大小就是电荷泵CP失配的量化体现,通过测量鉴频鉴相器PFD的输出相位差,实现对充放电模块CPS的回调电流的精确控制。
充放电模块CPS输出回调电流的时间与电荷泵CP的充放电时间相同避免产生更大的杂散,鉴频鉴相器PFD输出的相位差信号同时通过编码器CPC控制充放电模块CPS的输出开关;为消除电荷泵CP死区时间的脉冲,在打开电荷泵CP的同时打开充放电模块CPS的输出开关,把电荷泵CP失配的等量电荷灌入或抽出电荷泵CP,从而抵消电荷泵CP的失配现象,消除压控振荡器VCO的控制电压的周期性波动,从而极大避免了杂散的产生。
如图2所示,一种用于抑制杂散的锁相环电路的杂散抑制方法,包括以下步骤:
S1.锁定检测器LD判定锁相环电路是否锁定,若锁相环电路未锁定,则重复步骤S1;当鉴频鉴相器PFD的输出相位在一定周期内小于阈值则判定锁相环锁定。
S2.相位数字转换器PDC测量鉴频鉴相器的输出相位差;
S3.编码器CPC将输出相位差转化为开关控制信号,并将该开关信号输送到充放电模块CPS,控制充放电模块CPS输出的回调电流的大小;
S4.充放电模块CPS根据开关控制信号输出回调电流到电荷泵CP。
所述步骤S4中充放电模块CPS输出回调电流的时间与电荷泵CP的充放电时间相同,避免产生更大的杂散。
以上所述仅是本发明的优选实施方式,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。
Claims (5)
1.一种用于抑制杂散的锁相环电路,包括锁相环主环路和杂散抑制电路,锁相环主环路包括依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和N分频器,N分频器的输出与鉴频鉴相器的输入连接,其特征在于:杂散抑制电路包括相位测量电路和电荷泵失配电流回调电路,相位测量电路的输入与鉴频鉴相器的输出连接,相位测量电路的输出与电荷泵失配电流回调电路的输入连接,电荷泵失配电流回调电路的输入还与鉴频鉴相器的输出连接,电荷泵失配电流回调电路的输出与电荷泵连接。
2.根据权利要求1所述的一种用于抑制杂散的锁相环电路,其特征在于:所述相位测量电路包括锁定检测器和相位数字转换器,锁定检测器和相位数字转换器的输入均与鉴频鉴相器的输出连接,锁定检测器的输出与相位数字转换器的输入连接,相位数字转换器的输出与电荷泵失配电流回调电路的输入连接。
3.根据权利要求1所述的一种用于抑制杂散的锁相环电路,其特征在于:所述电荷泵失配电流回调电路包括编码器和电流充放模块,编码器的输入分别与鉴频鉴相器和相位测量电路的输出连接,编码器的输出与电流充放模块的输入连接,电流充放模块的输出与电荷泵连接。
4.基于权利要求1所述的一种用于抑制杂散的锁相环电路的杂散抑制方法,其特征在于:包括以下步骤:
S1.锁定检测器判定锁相环电路是否锁定,若锁相环电路未锁定,则重复步骤S1;
S2.相位数字转换器测量鉴频鉴相器的输出相位差;
S3.编码器将输出相位差转化为开关控制信号;
S4.充放电模块根据开关控制信号输出回调电流到电荷泵。
5.根据权利要求4所述的一种用于抑制杂散的锁相环电路,其特征在于:所述步骤S4中充放电模块输出回调电流的时间与电荷泵的充放电时间相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510763994.7A CN105306048B (zh) | 2015-11-11 | 2015-11-11 | 一种用于抑制杂散的锁相环电路及其杂散抑制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510763994.7A CN105306048B (zh) | 2015-11-11 | 2015-11-11 | 一种用于抑制杂散的锁相环电路及其杂散抑制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105306048A true CN105306048A (zh) | 2016-02-03 |
CN105306048B CN105306048B (zh) | 2018-03-30 |
Family
ID=55202892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510763994.7A Active CN105306048B (zh) | 2015-11-11 | 2015-11-11 | 一种用于抑制杂散的锁相环电路及其杂散抑制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105306048B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107911112A (zh) * | 2017-11-15 | 2018-04-13 | 中国科学技术大学 | 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路 |
CN108768393A (zh) * | 2017-12-19 | 2018-11-06 | 北京时代民芯科技有限公司 | 一种用于pll频率综合器的周跳抑制电路 |
CN112994687A (zh) * | 2019-12-18 | 2021-06-18 | 澜至科技(上海)有限公司 | 一种参考时钟信号注入锁相环电路及消除失调方法 |
CN113452366A (zh) * | 2021-07-22 | 2021-09-28 | 海能达通信股份有限公司 | 一种pll电路及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6466069B1 (en) * | 2000-11-21 | 2002-10-15 | Conexant Systems, Inc. | Fast settling charge pump |
CN103297042A (zh) * | 2013-06-24 | 2013-09-11 | 中国科学院微电子研究所 | 一种可快速锁定的电荷泵锁相环电路 |
US20130271191A1 (en) * | 2012-04-16 | 2013-10-17 | Fujitsu Semiconductor Limited | Pll circuit |
CN103986464A (zh) * | 2014-05-22 | 2014-08-13 | 无锡中科微电子工业技术研究院有限责任公司 | 一种锁相环环路参数自校准装置及方法 |
-
2015
- 2015-11-11 CN CN201510763994.7A patent/CN105306048B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6466069B1 (en) * | 2000-11-21 | 2002-10-15 | Conexant Systems, Inc. | Fast settling charge pump |
US20130271191A1 (en) * | 2012-04-16 | 2013-10-17 | Fujitsu Semiconductor Limited | Pll circuit |
CN103297042A (zh) * | 2013-06-24 | 2013-09-11 | 中国科学院微电子研究所 | 一种可快速锁定的电荷泵锁相环电路 |
CN103986464A (zh) * | 2014-05-22 | 2014-08-13 | 无锡中科微电子工业技术研究院有限责任公司 | 一种锁相环环路参数自校准装置及方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107911112A (zh) * | 2017-11-15 | 2018-04-13 | 中国科学技术大学 | 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路 |
CN108768393A (zh) * | 2017-12-19 | 2018-11-06 | 北京时代民芯科技有限公司 | 一种用于pll频率综合器的周跳抑制电路 |
CN108768393B (zh) * | 2017-12-19 | 2021-11-09 | 北京时代民芯科技有限公司 | 一种用于pll频率综合器的周跳抑制电路 |
CN112994687A (zh) * | 2019-12-18 | 2021-06-18 | 澜至科技(上海)有限公司 | 一种参考时钟信号注入锁相环电路及消除失调方法 |
CN112994687B (zh) * | 2019-12-18 | 2021-12-17 | 澜至科技(上海)有限公司 | 一种参考时钟信号注入锁相环电路及消除失调方法 |
CN113452366A (zh) * | 2021-07-22 | 2021-09-28 | 海能达通信股份有限公司 | 一种pll电路及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN105306048B (zh) | 2018-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8664985B2 (en) | Phase frequency detector and charge pump for phase lock loop fast-locking | |
US8058942B2 (en) | Dual reference oscillator phase-lock loop | |
CN103297042A (zh) | 一种可快速锁定的电荷泵锁相环电路 | |
CN103138751B (zh) | 锁相环 | |
CN105306048A (zh) | 一种用于抑制杂散的锁相环电路及其杂散抑制方法 | |
CN101694998A (zh) | 一种锁定系统及方法 | |
CN103312317B (zh) | 快速锁定的延迟锁相环 | |
US20050099235A1 (en) | PLL clock signal generation circuit | |
WO2015113308A1 (en) | Charge pump calibration for dual-path phase-locked loop | |
WO2012172745A1 (en) | Cancellation system for phase jumps at loop gain changes in fractional-n frequency synthesizers | |
CN103684431A (zh) | 可快速锁定的锁相环及其锁定方法 | |
CN104753499A (zh) | 占空比校准电路 | |
CN105071799A (zh) | 一种采用新型错误锁定检测电路的延迟锁相环 | |
WO2014130174A1 (en) | A method for doubling the frequency of a reference clock | |
CN105024693A (zh) | 一种低杂散锁相环频率综合器电路 | |
US7859313B2 (en) | Edge-missing detector structure | |
CN110708061A (zh) | 一种全数字亚采样锁相环及其频率范围锁定方法 | |
TW201820790A (zh) | 頻率合成裝置及其方法 | |
US8391419B2 (en) | Circuit for recovering an output clock from a source clock | |
US6873670B1 (en) | Automatic pre-scaler control for a phase-locked loop | |
CN112290936A (zh) | 一种能够快速锁定的锁相环电路 | |
CN102055443B (zh) | 一种占空比检测电路 | |
CN103236840B (zh) | 一种辐照加固的锁相环 | |
CN115149906A (zh) | 基于模拟反馈的占空比矫正的倍频器 | |
CN203014778U (zh) | 锁相环系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |