CN103138751A - 锁相环 - Google Patents

Abstract

一种锁相环，包括：鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、分频器，还包括开关电容单元，开关电容单元包括开关和第一电容，所述开关具有第一端、第二端和控制端，开关的第一端与电荷泵的输出端相连，开关的第二端与低通滤波器相连，第一电容的一端连接开关的第一端，第一电容另一端接地，开关的控制端输入有开关控制信号，锁相环锁定后，开关在充电电流和放电电流给低通滤波器充电和放电时断开，充放电完成时闭合。本发明实施例的锁相环提高了锁相环的稳定性。

Description

锁相环

技术领域

本发明涉及锁相环电路设计技术，特别涉及一种锁相环。

背景技术

随着当代微电子技术的发展，微处理器和工作站系统主频和性能提高，对系统的时钟生成电路设计提出了越来越高的要求。而锁相环(PLL，PhaseLocked Loop)作为一种常用的设计技术，被广泛应用于系统级芯片(SOC，System on Chip)中，以构成时钟生成电路。

如图1所示，锁相环电路通常包括，鉴频鉴相器10、电荷泵20、低通滤波器30、压控振荡器40及分频器50。鉴频鉴相器10用于检测输入信号Fref和反馈信号Ffb的频差和相差，产生脉冲控制信号UP、DN。例如，在反馈信号Ffb的相位滞后于输入信号Fref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度；在反馈信号Ffb的相位超前于输入信号Fref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度。

电荷泵20，根据鉴频鉴相器10输出的脉冲控制信号UP和脉冲控制信号DN产生充电电流和放电电流。其中，在反馈信号Ffb的相位滞后于输入信号Fref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度，电荷泵20输出充电电流Ipup；在反馈信号Ffb的相位超前于输入信号Fref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度，电荷泵20输出放电电流Ipdn。

低通滤波器30与电荷泵20连接，输出控制电压Vctrl，低通滤波器30包括串联的低通滤波器电阻R和低通滤波器电容Cp，低通滤波器电阻R的一端与电荷泵20的输出端相连，另一端与低通滤波器电容Cp的一端相连，低通滤波器电容Cp的另一端接地，所述低通滤波器30还包括第二电容C2，所述第二电容C2的一端与电荷泵20的输出端相连接，另一端接地。

压控振荡器40根据低通滤波器30输出的控制电压Vctrl产生振荡电压，在振荡电压升高时加快输出信号的振荡频率，在振荡电压降低时减慢输出信号的振荡频率。

分频器50，将压控振荡器40的输出信号Fout进行分频，产生输入所述鉴频鉴相器10的反馈信号Ffb。

在锁相环电路中，鉴频鉴相器10、电荷泵20、低通滤波器30、压控振荡器40和分频器50形成一个反馈系统，该反馈系统直到参考时钟Fref和反馈信号Ffb相位一致时，或者相差一个固定的值，将锁相环锁定。因此通过锁相环电路，可产生频率和相位被锁定到固定频率和相位的输出信号Fout。

更多关于锁相环电路的介绍请参考公开号为US2009/0237131A1的美国专利。

锁相环锁定时，理想状态下，参考时钟Fref和反馈信号Ffb的频率和相位是一致的，但是在实际的应用中，锁相环锁定时，反馈信号Ffb和参考时钟Fref两者的频率相等，相位相差为一个很小的恒值，这一相位差恒值会引起控制电压Vctrl的波动，使得输出信号Fout产生不希望发生的杂散(spur)，影响锁相环的稳定性。

发明内容

本发明解决的问题是提供一种锁相环，提高锁相环的稳定性。

为解决上述问题，本发明提供了一种锁相环，包括：

鉴频鉴相器，检测输入信号和反馈信号的频差和相差，产生脉冲控制信号；

电荷泵，根据所述鉴频鉴相器输出的脉冲控制信号产生充电电流和放电电流；

低通滤波器，输出控制电压，在电荷泵输出充电电流时，所述低通滤波器升高控制电压；在电荷泵输出放电电流时，所述低通滤波器降低控制电压；

压控振荡器，根据低通滤波器输出的控制电压产生振荡电压，在振荡电压升高时加快输出信号的振荡频率，在振荡电压降低时减慢输出信号的振荡频率；

分频器，将压控振荡器的输出信号进行分频，产生输入所述鉴频鉴相器的反馈信号；

所述锁相环还包括开关电容单元，开关电容单元包括开关和第一电容，所述开关具有第一端、第二端和控制端，开关的第一端与电荷泵的输出端相连，开关的第二端与低通滤波器相连，第一电容的一端连接开关的第一端，第一电容另一端接地，开关的控制端输入有开关控制信号，锁相环锁定后，开关在充电电流和放电电流给低通滤波器充电和放电时断开，充放电完成时闭合。

可选的，所述锁相环还包括延时单元，所述延时单元包括输入端和输出端，输入端连接鉴频鉴相器的输入信号，输出端输出开关控制信号，输出端连接开关的控制端。

可选的，所述延时单元对输入信号的延时时间范围为1纳秒～(输入信号的脉冲宽度-1)纳秒。

可选的，所述低通滤波器包括串联的低通滤波器电阻和低通滤波器电容，低通滤波器电阻的一端与开关的第二端相连，另一端与低通滤波器电容的一端相连，低通滤波器电容的另一端接地。

可选的，所述低通滤波器还包括第二电容，所述第二电容的一端与开关的第二端连接，另一端接地。

可选的，所述第二电容的电容值为低通滤波器电容的电容值的1/10～1/20。

可选的，所述第一电容的电容值为第二电容的电容值的1/5～1/20。

与现有技术相比，本发明技术方案具有以下优点：

在锁相环中加入开关电容单元，锁相环锁定后，电荷泵产生充电电流和放电电流在充放电过程中，由于开关是断开的，充放电的对象是第一电容，充放电过程不会对低通滤波器输出的控制电压产生影响；充放电完成后，开关闭合，由于第一电容的电压在充放电过程前后保持不变，不会对控制电压产生影响，因此，低通滤波器输出的控制电压在锁相环锁定后始终保持不变，压控振荡器根据低通滤波器输出的控制电压产生振荡电压始终保持不变，输出信号的频率保持稳定，没有杂散(spur)信号的产生。

进一步，由于开关电容单元的第一电容相对于低通滤波器的低通滤波器电容和第二电容的电容值较小，并联电路中，其大小可忽略不计，本发明包括开关电容单元的锁相环，其传递函数与现有锁相环的传递函数保持一致，有益于保持环路稳定性。

附图说明

图1为现有锁相环的结构示意图；

图2为图1所示的锁相环电路在锁定状态下的脉冲信号示意图；

图3为本发明实施例锁相环的结构示意图；

图4为图3所示的锁相环在锁相后，各信号的波形图。

具体实施方式

锁相环锁定时，理想状态下，参考时钟Fref和反馈信号Ffb的频率和相位是一致的，但是在实际的应用中，由于锁相环环路中器件的本身的特性、电荷泵充放电电流不匹配以及漏电流等因素的影响，锁相环锁定时，反馈信号Ffb和参考时钟Fref两者的频率相等，相位相差一个很小的恒值，一般小于0.5纳秒，这一相位差恒值会引起控制电压Vctrl的波动，使得输出信号Fout产生不希望发生的杂散(spur)。

具体请参考图2，图2为图1所示的锁相环电路在锁定状态下的脉冲信号示意图，包括：高电平有效的输入信号Fref、反馈信号Ffb、脉冲控制信号UP、脉冲控制信号DN和低通滤波器30输出的控制电压Vctrl，所述输出信号Fout与反馈信号Ffb的频率相同，输出信号Fout的相位超前反馈信号Ffb的相位(输出信号Fout的相位也可滞后反馈信号Ffb的相位)，输出信号Fout的相位超前反馈信号Ffb相差一恒值T0，输出信号Fout与反馈信号Ffb经过鉴频鉴相器10上升沿鉴相输出脉冲控制信号UP和脉冲控制信号DN，脉冲控制信号UP的脉冲宽度为T2，脉冲控制信号DN的脉冲宽度为T3，电荷泵20根据脉冲控制信号UP和脉冲控制信号DN产生充电流Ipup和放电电流Ipdn对低通滤波器30充放电，在锁相环锁定时，脉冲控制信号UP产生的充电电流Ipup在T2时间内对低通滤波器30的充电电量与脉冲控制信号DN产生的放电电流Ipdn在T3时间内对低通滤波器30的充电电量相等，满足Ipup×T2＝Ipdn×T3，由于T2＞T3，低通滤波器30先充电后放电，低通滤波器30输出的控制电压Vctrl围绕稳定值有一个上升和下降的过程，充放电完成后保持在稳定值，在这个充放电过程中，控制电压Vctrl会产生一个波动，导致输出信号Fout中产生不希望发生的杂散(spur)，最终影响锁相环的稳定性。

本发明实施例通过在锁相环环路中建立开关电容单元，所述开关电容单元包括开关和第一电容，开关的第一端与电荷泵的输出端相连，开关的第二端与低通滤波器相连，第一电容的一端连接开关的第一端，第一电容另一端接地，开关的控制端输入有开关控制信号，在锁相环锁定后，电荷泵产生充电电流和放电电流对低通滤波器充放电时开关断开，充放电完成时开关闭合，因此加入开关后，电荷泵产生充电电流和放电电流充放电的对象为第一电容，充放电过程中，充电电流对第一电容的充电电量与放电电流对第一电容的充电电量相等，第一电容的电压围绕稳定值有一个波动的过程，充放电完成后，第一电容的电压保持在稳定值，充放电过程中，由于开关是断开的，冲放电过程不会对低通滤波器输出的控制电压有影响，充放电完成后，开闭闭合，第一电容的电压在充放电完成后保持不变，不会影响到低通滤波器输出的控制电压，因此，压控振荡器根据低通滤波器输出的控制电压产生振荡电压也没有变化，输出信号的频率保持稳定，没有杂散(spur)信号的产生。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

参考图3，图3为本发明实施例锁相环的结构示意图，包括，鉴频鉴相器301、电荷泵302、开关电容单元306和延时单元307、低通滤波器303、压控振荡器304、分频器305。

鉴频鉴相器301用于检测输入信号Fref和反馈信号Ffb的频差和相差，产生脉冲控制信号UP、DN。例如，在反馈信号Ffb的相位滞后于输入信号Fref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度；在反馈信号Ffb的相位超前于输入信号Fref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度。

电荷泵302，根据鉴频鉴相器301输出的脉冲控制信号UP和脉冲控制信号DN产生充电电流和放电电流。其中，在反馈信号Ffb的相位滞后于输入信号Fref时，脉冲控制信号UP的脉冲宽度大于脉冲控制信号DN的脉冲宽度，电荷泵302输出充电电流Ipup；在反馈信号Ffb的相位超前于输入信号Fref时，脉冲控制信号UP的脉冲宽度小于脉冲控制信号DN的脉冲宽度，电荷泵302输出放电电流Ipdn。

开关电容单元306，所述开关电容单元306包括开关SW和第一电容C1，开关SW的第一端a与电荷泵302的输出端相连，开关SW的第二端b与通滤波器303相连，第一电容C1的一端连接开关SW的第一端，另一端接地，所述开关SW还具有控制端c，所述控制端c用于连接开关控制信号Dout，开关控制信号Dout控制开关SW的断开和闭合，当开关控制信号Dout为低电平时，开关SW断开；当开关控制信号Dout为高电平时，开关SW闭合。

所述开关SW为NMOS晶体管、PMOS晶体管或者源漏对应连接的PMOS管和NMOS管，NMOS晶体管、PMOS晶体管的源漏极为开关SW的第一端a和第二端b，栅极为开关SW的控制端c。

延时单元307，用于输出开关控制信号Dout，延时单元307的输入端与输入信号Fref相连，输出端与开关SW的控制端c相连，延时单元输出的开关控制信号Dout为经过T4秒延时的输入信号Fref，延时时间T4的范围为1纳秒～(T1-1)纳秒，T1为输入信号Fref的脉冲宽度，锁相环锁定后，使得开关SW在充电电流Ipup和放电电流Ipdn给低通滤波器充电和放电时断开，充放电完成时闭合，并使得开关SW的开关频率跟随输入信号Fref的频率，在现有的锁相环电路中，输入信号Fref为时钟脉冲信号，输入信号Fref脉冲宽度T1大于1纳秒，输入信号Fref的频率一般为几十兆hz，周期为几十纳秒，所述延时单元307可采用现有的任何一种延时器，在此不在赘述。在具体的实施例中，当所述开关电容单元306的开关SW为NMOS晶体管时，开关控制信号Dout直接连接到NMOS晶体管的栅极；当所述开关SW为PMOS晶体管时，开关控制信号Dout经一反相器连接至PMOS晶体管的栅极；所述开关SW为源漏对应连接的PMOS管和NMOS管时，NMOS晶体管的栅极直接连接开关控制信号Dout，PMOS晶体管的栅极连接经过反相器反向的开关控制信号Dout，且所述PMOS管的宽长比是NMOS管的宽长比的2倍。

低通滤波器303与开关电容单元306的开关SW的第二端连接，输出控制电压Vctrl，低通滤波器303包括串联的低通滤波器电阻Rp和低通滤波器电容Cp，低通滤波器电阻Rp的一端与开关SW的第二端相连，另一端与低通滤波器电容Cp的一端相连，低通滤波器电容Cp的另一端接地，所述低通滤波器还包括第二电容C2，所述第二电容C2的一端与开关SW的第二端连接，另一端接地。所述第二电容C2的电容值为低通滤波器电容Cp的电容值的1/10～1/20，用于滤除环路中的高频噪音信号。

开关电容单元306的第一电容C1的电容值为第二电容C2的电容值的1/5～1/20，第一电容C1的电容值太大会影响锁相环的传递函数，影响锁相环的稳定性，第一电容C1的电容值太小，使得第一电容C1的电压太大，影响锁相环环路的稳定性。

压控振荡器304根据低通滤波器303输出的控制电压Vctrl产生振荡电压，在振荡电压升高时加快输出信号Fout的振荡频率，在振荡电压降低时减慢输出信号的振荡频率。

分频器305，将压控振荡器304的输出信号Fout进行分频，产生输入所述鉴频鉴相器301的反馈信号Ffb。

现有技术中锁相环电路的鉴频鉴相器10到低通滤波器30传递函数，满足式(1)：

$\mathrm{\ΔV}=\mathrm{\Δ\Φ}*\mathrm{Ip}*[\frac{1}{S*C2}//(R+\frac{1}{S*\mathrm{Cp}})]---\left(1\right)$

式(1)中，ΔV为低通滤波器30的输出电压变量；ΔΦ为反馈信号Ffb和参考时钟Fref的输入相位差，是输入变量，ΔΦ为微分量，在锁相环锁定后，这个值是当小信号来看的；Ip为电荷泵的充电或放电电流；S为s域的变量，用来描述连续时间系统的传输函数，(换成频域为s＝jw)；C2和Cp为低通滤波器电容和第二电容的电容值；R为低通滤波器电阻的电阻值。

本发明实施例锁相环加入开关电容单元306后，锁相环的鉴频鉴相器301到低通滤波器303的传递函数满足式(2)：

$\mathrm{\ΔV}=\mathrm{\Δ\Φ}*\mathrm{Ip}*[\frac{1}{S(C1+C2)}//(R+\frac{1}{S*\mathrm{Cp}})]---\left(2\right)$

式(2)中，ΔV为低通滤波器303的输出电压变量；ΔΦ为反馈信号Ffb和参考时钟Fref的输入相位差，是输入变量，ΔΦ为微分量，在锁相环锁定后，这个值是当小信号来看的；Ip为电荷泵的充电或放电电流；S为s域的变量，用来描述连续时间系统的传输函数，(换成频域为s＝jw)；C2和Cp分别为第二电容的电容值和低通滤波器电容，C1为开关电容单元306第一电容的电容值；R为低通滤波器电阻的电阻值。

由于第一电容的电容值C1相对于低通滤波器电容和第二电容的电容值Cp和C2较小，并联电路中，其大小可忽略不计，将式(2)变换为式(3)：

$\mathrm{\ΔV}\≈\mathrm{\Δ\Φ}*\mathrm{Ip}*[\frac{1}{S*C2}//(R+\frac{1}{S*\mathrm{Cp}})]---\left(3\right)$

通过式(3)与式(1)的比较，本发明实施例锁相环加入开关电容单元306后，其传递函数与现有锁相环的传递函数保持一致，有益于保持环路稳定性。

参考图4，图4为图3所示的锁相环在锁相后，各信号的波形图，具体包括：高电平有效的输入信号Fref、反馈信号Ffb、脉冲控制信号UP、脉冲控制信号DN、延时单元307的输入信号Din、延时单元的输出的开关控制信号Dout、低通滤波器30输出的控制电压Vctrl。

参考图3和图4，下面结合包括了上述开关电容单元306和延时单元307的锁相环电路的具体实施例对本发明的实施方式作进一步描述。

锁相环锁相后，输入信号Fref和反馈信号Ffb的频率相等，但由于锁相环环路中器件的本身的特性、电荷泵充放电电流不匹配以及漏电流等因素的影响，输入信号Fref和反馈信号Ffb的相位会相差一个很小的恒值，本实施中以输入信号Fref的相位超前反馈信号Ffb的相位为例，在本发明的其他实施例中输入信号Fref的相位滞后反馈信号Ffb的相位。

脉冲控制信号UP和脉冲控制信号DN为输入信号Fref和反馈信号Ffb经鉴频鉴相器301鉴相后输出的脉冲控制信号，本实施例中，以上升沿鉴相为例，在本发明的其他实施例中所述鉴相为下降沿鉴相，在具体的实施例中，所述脉冲控制信号UP相对于输入信号Fref滞后一段时间Δt1(图4中未示出)，滞后的时间Δt1为最大值为0.3纳秒；输入信号Fref的相位超前反馈信号Ffb的相位时，脉冲控制信号UP的脉冲宽度T2大于脉冲控制信号DN的脉冲宽度T3，当输入信号Fref的相位滞后反馈信号Ffb的相位，脉冲控制信号UP的脉冲宽度T2小于脉冲控制信号DN的脉冲宽度T3，在具体的实施例中所述脉冲控制信号UP的脉冲宽度T2或脉冲控制信号DN的脉冲宽度T3中的最大值为0.5纳秒，在本发明的实施例中，锁相环环路中加入开关电容单元306后，开关SW在脉冲控制信号UP和脉冲控制信号DN产生充放电电流时是断开的，脉冲控制信号UP经电荷泵产生的充电电流Ipup在T2时间段对第一电容C1充电，脉冲控制信号DN经电荷泵产生的放电电流Ipdn在T3时间段对第一电容C1放电，为了保证充放电过程已完成，开关SW的闭合在T2后延迟Δt2纳秒，Δt2为0.2纳秒。本发明实施例中，由于开关控制信号Dout为低电平时，开关SW断开；当开关控制信号Dout为高电平时，开关SW闭合，为了保持电路的稳定性，开关SW的控制端输入的开关控制信号Dout相对于输入信号Fref的延时时间T4至少为：Δt1+T2+Δt2＝0.3+0.5+0.2＝1纳秒，延时时间T4的最大值要小于输入信号Fref的脉冲宽度T1-1纳秒，使得开关SW跟随输入信号Fref周期性的断开和闭合。在锁相环锁定时，脉冲控制信号UP经电荷泵产生的充电电流Ipup在T2时间段对第一电容C1充电电量与脉冲控制信号DN经电荷泵产生的放电电流Ipdn在T3时间段对第一电容C1放电电量相等，满足Ipup×T2＝Ipdn×T3，第一电容C1的电压VC1在充放电过程前后保持不变(锁相环锁定时，第一电容C1的电压VC1与控制电压Vctrl相同)。

锁相环锁定后，充放电过程中，由于开关SW是断开的，充放电的对象是第一电容C1，充放电过程不会对低通滤波器303输出的控制电压Vctrl产生影响；充放电完成后，开关SW闭合，由于第一电容C1的电压VC1在充放电过程前后保持不变，不会对控制电压Vctrl产生影响，因此，低通滤波器303输出的控制电压Vctrl在锁定后始终保持不变，压控振荡器304根据低通滤波器303输出的控制电压Vctrl产生振荡电压保持不变，压控振荡器304输出信号Fout的频率不变，没有杂散(spur)信号的产生，提高锁相环的稳定性。

在锁相环未锁定时，锁相环路中传递的信号属于大信号，开关电容单元306的开关SW周期性的闭合和断开，不会影响锁相环正常的锁定。

综上，本发明实施例提供的锁相环，在锁相环中加入开关电容单元，锁相环锁定后，电荷泵产生充电电流和放电电流在充放电过程中，由于开关是断开的，充放电的对象是第一电容，充放电过程不会对低通滤波器输出的控制电压产生影响；充放电完成后，开关闭合，由于第一电容的电压在充放电过程前后保持不变，不会对控制电压产生影响，因此，低通滤波器输出的控制电压在锁相环锁定后始终保持不变，压控振荡器根据低通滤波器输出的控制电压产生振荡电压始终保持不变，输出信号的频率保持稳定，没有杂散(spur)信号的产生。

进一步，由于开关电容单元的第一电容相对于低通滤波器的低通滤波器电容和第二电容的电容值较小，并联电路中，其大小可忽略不计，本发明包括开关电容单元的锁相环，其传递函数与现有锁相环的传递函数保持一致，有益于保持环路稳定性。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (7)

1.一种锁相环，包括：

鉴频鉴相器，检测输入信号和反馈信号的频差和相差，产生脉冲控制信号；

电荷泵，根据所述鉴频鉴相器输出的脉冲控制信号产生充电电流和放电电流；

低通滤波器，输出控制电压，在电荷泵输出充电电流时，所述低通滤波器升高控制电压；在电荷泵输出放电电流时，所述低通滤波器降低控制电压；

压控振荡器，根据低通滤波器输出的控制电压产生振荡电压，在振荡电压升高时加快输出信号的振荡频率，在振荡电压降低时减慢输出信号的振荡频率；

分频器，将压控振荡器的输出信号进行分频，产生输入所述鉴频鉴相器的反馈信号；

其特征在于，所述锁相环还包括开关电容单元，开关电容单元包括开关和第一电容，所述开关具有第一端、第二端和控制端，开关的第一端与电荷泵的输出端相连，开关的第二端与低通滤波器相连，第一电容的一端连接开关的第一端，第一电容另一端接地，开关的控制端输入有开关控制信号，锁相环锁定后，开关在充电电流和放电电流给低通滤波器充电和放电时断开，充放电完成时闭合。

2.如权利要求1所述的锁相环，其特征在于，所述锁相环还包括延时单元，所述延时单元包括输入端和输出端，输入端连接鉴频鉴相器的输入信号，输出端输出开关控制信号，输出端连接开关的控制端。

3.如权利要求2所述的锁相环，其特征在于，所述延时单元对输入信号的延时时间范围为1纳秒～(输入信号的脉冲宽度-1)纳秒。

4.如权利要求1所述的锁相环，其特征在于，所述低通滤波器包括串联的低通滤波器电阻和低通滤波器电容，低通滤波器电阻的一端与开关的第二端相连，另一端与低通滤波器电容的一端相连，低通滤波器电容的另一端接地。

5.如权利要求4所述的锁相环，其特征在于，所述低通滤波器还包括第二电容，所述第二电容的一端与开关的第二端连接，另一端接地。

6.如权利要求5所述的锁相环，其特征在于，所述第二电容的电容值为低通滤波器电容的电容值的1/10～1/20。

7.如权利要求4所述的锁相环，其特征在于，所述第一电容的电容值为第二电容的电容值的1/5～1/20。

Images