CN111510132A - 一种电荷泵锁相环、锁相环和闭环控制电路 - Google Patents

Abstract

本申请公开了一种电荷泵锁相环，包括：第一PFD、第二PFD、PMOS管、NMOS管、第一开关电流源、第二开关电流源、低通滤波器；还包括：数字延时模块，用于分别对第一PFD和第二PFD的输出信号进行延时，得到第一延时信号和第二延时信号；第一可控开关，与PMOS管相连，用于根据第一延时信号对PMOS管的导通状态进行控制，以使PMOS管的输出电压在开启时刻前与低通滤波器的上极板电压相等；第二可控开关，与NMOS管相连，用于根据第二延时信号对NMOS管的导通状态进行控制，以使NMOS管的输出电压在开启时刻前与低通滤波器的上极板电压相等。显然，这样就能够显著降低电荷泵锁相环所需要的设计成本。

Description

一种电荷泵锁相环、锁相环和闭环控制电路

技术领域

本发明涉及集成电力电子技术领域，特别涉及一种电荷泵锁相环、锁相环和闭环控制电路。

背景技术

请参见图1，图1为现有技术中电荷泵锁相环的示意图，在该电荷泵锁相环中，当PMOS管和NMOS管都断开时，第一电流源I1和第二电流源I2会将NMOS管的电压放电至零，并将PMOS管的电压充电至Vdd，也即，将Y结点放电至零，并将X结点充电到Vdd，在下一个相位比较瞬间，由于PMOS管和NMOS管都导通，此时，Y结点的电压会上升、X结点的电压会下降，如果忽略在PMOS管和NMOS管上的电压降，Y结点和X结点的电压会最终与低通滤波器上极板Vcout处的电压相等。显然，在X结点和Y结点的电压变化过程中，X结点和Y结点的电压变化量是不一样的，其中，X结点和Y结点之间的电压差额会由低通滤波器Cp所存储的电荷量来提供，但是，这样会导致Vcout的电压出现跳动，并引发电荷泵锁相环出现抖动。

目前，通常是利用运算放大器来消除电荷泵锁相环所出现的抖动问题，请参见图2，图2为现有技术中在利用运算放大器消除电荷泵出现抖动时的示意图。也即，当S3和S4断开，S1和S2导通时，使用运算放大器将X结点和Y结点的电位保持在Vcout，这样在下一个相位比较瞬间，当S3和S4导通，S1和S2断开时，由于X结点和Y结点的电位均为Vcout，由此就可以避免电荷泵锁相环所出现的抖动。但是，当利用此种方式来消除电荷泵锁相环所出现的抖动情况时，由于需要使用造价成本较高的运算放大器，这样就会导致电荷泵锁相环需要较高的设计成本。现在针对这一技术问题，还没有较为有效的解决办法。

由此可见，如何在消除电荷泵锁相环出现抖动的同时，也能够降低电荷泵锁相环所需要的设计成本，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明的目的在于提供一种电荷泵锁相环、锁相环以及闭环控制电路，以降低电荷泵锁相环所需要的设计成本。其具体方案如下：

一种电荷泵锁相环，包括：第一PFD、第二PFD、PMOS管、NMOS管、通过所述PMOS管受控于所述第一PFD的第一开关电流源、通过所述NMOS管受控于所述第二PFD的第二开关电流源、以及连接在所述NMOS管和所述PMOS管后端的低通滤波器，并且，利用所述第一开关电流源、所述第二开关电流源和所述低通滤波器能够将所述第一PFD和所述第二PFD所输出的逻辑信号转化为对压控振荡器进行控制的电压信号；还包括：

数字延时模块，用于分别对所述第一PFD和所述第二PFD的输出信号进行延时，得到第一延时信号和第二延时信号；

第一可控开关，与所述PMOS管相连，用于根据所述第一延时信号对所述PMOS管的导通状态进行控制，以使所述PMOS管的输出电压在开启时刻前与所述低通滤波器的上极板电压相等；

第二可控开关，与所述NMOS管相连，用于根据所述第二延时信号对所述NMOS管的导通状态进行控制，以使所述NMOS管的输出电压在开启时刻前与所述低通滤波器的上极板电压相等。

优选的，所述第一可控开关具体为PMOS管。

优选的，所述第二可控开关具体为NMOS管。

优选的，所述数字延时模块具体为具有延时功能的数字逻辑电路。

优选的，所述数字延时模块具体为延时触发器。

相应的，本发明还公开了一种锁相环，包括如前述所公开的一种电荷泵锁相环。

相应的，本发明还公开了一种闭环控制电路，包括如前述所公开的一种锁相环。

可见，在本发明所提供的电荷泵锁相环中，由于可以利用数字延时模块将第一PFD和第二PFD的输出信号进行延时，并使用延时之后的第一延时信号和第二延时信号去分别触发第一可控开关和第二可控开关来对PMOS管和NMOS管的导通状态进行控制，这样就能够使得PMOS管的输出电压和NMOS管的输出电压在开启时刻前与低通滤波器的上极板电压相等，由此就能够消除电荷泵锁相环所出现的抖动情况。显然，由于数字延时模块和可控开关的造价成本远低于运算放大器所需要的造价成本，所以，通过这样的设置方式，就能够显著降低电荷泵锁相环所需要的设计成本。相应的，本发明所提供的一种锁相环和闭环控制电路，同样具有上述有益效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中电荷泵锁相环的示意图；

图2为现有技术中在利用运算放大器消除电荷泵出现抖动时的示意图；

图3为本发明实施例所提供的一种电荷泵锁相环的结构图；

图4为本发明实施例所提供的电荷泵锁相环在工作时的时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参见图3，图3为本发明实施例所提供的一种电荷泵锁相环的结构图，该电荷泵锁相环包括：第一PFD、第二PFD、PMOS管、NMOS管、通过PMOS管受控于第一PFD的第一开关电流源I1、通过NMOS管受控于第二PFD的第二开关电流源I2、以及连接在NMOS管和PMOS管后端的低通滤波器Cp，并且，利用第一开关电流源I1、第二开关电流源I2和低通滤波器Cp能够将第一PFD和第二PFD所输出的逻辑信号转化为对压控振荡器VCO进行控制的电压信号；还包括：

数字延时模块，用于分别对第一PFD和第二PFD的输出信号进行延时，得到第一延时信号UP_L和第二延时信号DN_L；

第一可控开关K1，与PMOS管相连，用于根据第一延时信号UP_L对PMOS管的导通状态进行控制，以使PMOS管的输出电压在开启时刻前与低通滤波器的上极板电压相等；

第二可控开关K2，与NMOS管相连，用于根据第二延时信号DN_L对NMOS管的导通状态进行控制，以使NMOS管的输出电压在开启时刻前与低通滤波器的上极板电压相等。

在本实施例中，是提供了一种新型的电荷泵锁相环，通过该电荷泵锁相环可以在消除电荷泵锁相环所出现抖动的同时，也能够降低电荷泵锁相环所需要的设计成本。本实施例所提供的电荷泵锁相环相比于现有技术而言，新增加了数字延时模块、第一可控开关K1和第二可控开关K2，具体可参见图3。

因为数字延时模块的输入信号分别为第一PFD和第二PFD的输出信号UP和DN，所以，数字延时模块就会对第一PFD和第二PFD所输出的输出信号UP和DN进行延时，得到第一延时信号UP_L和第二延时信号DN_L。当数字延时模块输出第一延时信号UP_L和第二延时信号DN_L时，会分别利用第一延时信号UP_L和第二延时信号DN_L去控制第一可控开关K1和第二可控开关K2，以使得PMOS管的输出电压和NMOS管的输出电压在开启时刻前与低通滤波器的上极板电压相等，也即，使得X结点和Y结点的电压值在PMOS管和NMOS管开启时刻前与低通滤波器的上极板电压Vcout相等。

具体的，当第一PFD的输出信号UP变为低电平UP_L时，数字延时模块会对UP_L进行延时，从而使得PMOS管的输出电压在开启时刻前与低通滤波器的上极板电压Vcout相等；同理，当第二PFD的输出信号DN变为低电平DN_L时，数字延时模块会对DN_L进行延时，从而使得NMOS管的输出电压在开启时刻前与低通滤波器的上极板电压Vcout相等。显然，通过这样的设置方式，就可以使得低通滤波器Cp中的电荷量基本不发生变化，由此就可以消除电荷泵锁相环所出现的抖动情况。

请参见图4，图4为本发明实施例所提供的电荷泵锁相环在工作时的时序图。在图4当中，UP为第一PFD的输出信号，UP_L为利用数字延时模块对UP进行延时所得的信号，在NT个周期前，UP_L一直为高电平，在此情况下，只有PMOS管有toggle动作，第一可控开关K1一直处于关闭状态，到完成NT个周期后，电荷泵锁相环完成锁定，但是，在此过程中，电荷泵锁相环中的低通滤波器Cp会向PMOS管或NMOS管输出电荷，以使得PMOS管和NMOS管的输出电压相等，也即，使得X结点和Y结点处的电压相等，这样就会导致电荷泵锁相环出现抖动现象。在(N+1)T个周期，UP变为低电平，PMOS管开启，数字延时模块所输出的UP_L持续一段时间后才会开启第一可控开关K1，如果第一开关电流源I1和第二开关电流源I2完全匹配，那么，在此时间内，低通滤波器Cp中所存储的电荷量就不会发生变化，由此就可以保证低通滤波器上极板Vcout电压在UP切换时仍能保持稳定状态，并避免电荷泵锁相环所出现的抖动。

显然，由于数字延时模块和可控开关的造价成本要远低于运算放大器的造价成本，因此，相比于现有技术而言，通过本申请所提供的设置方式就可以显著降低电荷泵锁相环所需要的设计成本。

可见，在本发明所提供的电荷泵锁相环中，由于可以利用数字延时模块将第一PFD和第二PFD的输出信号进行延时，并使用延时之后的第一延时信号和第二延时信号去分别触发第一可控开关和第二可控开关来对PMOS管和NMOS管的导通状态进行控制，这样就能够使得PMOS管的输出电压和NMOS管的输出电压在开启时刻前与低通滤波器的上极板电压相等，由此就能够消除电荷泵锁相环所出现的抖动情况。显然，由于数字延时模块和可控开关的造价成本远低于运算放大器所需要的造价成本，所以，通过这样的设置方式，就能够显著降低电荷泵锁相环所需要的设计成本。

基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，第一可控开关K1具体为PMOS管。

具体的，在本实施例中，是将第一可控开关K1设置为PMOS管，因为当将第一开关电流源I1后端所设置的PMOS和第一可控开关K1设置为相同结构的可控开关时，就可以相对保证电荷泵锁相环在第一PFD高低电平转换过程中的稳定性。

基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，第二可控开关K2具体为NMOS管。

在实际应用中，是将第二可控开关K2设置为NMOS管，因为NMOS管的造价成本低廉，并且，当将第二可控开关K2和第二开关电流源I2后端设置的NMOS管均设置为NMOS管时，还可以使得电荷泵锁相环的结构更加整齐，由此就可以相对提高电荷泵锁相环在工作过程中的整体可靠性。

基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，数字延时模块具体为具有延时功能的数字逻辑电路。

在本实施例中，是将数字延时模块设置为具有延时功能的数字逻辑电路，也即，利用基本的数字逻辑电路非门、或门、与门等来搭建数字延时模块。能够想到的是，因为数字逻辑电路的造价成本较为低廉，所以，当利用数字逻辑电路来搭建数字延时模块时，就可以进一步降低数字延时模块所需要的设计成本。

基于上述实施例，本实施例对技术方案作进一步的说明与优化，作为一种优选的实施方式，数字延时模块具体为延时触发器。

在实际应用中，还可以将数字延时模块设置为延时触发器，因为延时触发器不仅具有稳定、可靠的工作性能，而且，延时触发器在实际生活中也较为常见，所以，当将数字延时模块设置为延时触发器时，还可以相对提高电荷泵锁相环在实际应用中的普适性。

相应的，本发明实施例还提供了一种锁相环，包括如前述所公开的一种电荷泵锁相环。

本发明实施例所提供的一种锁相环，具有前述所公开的一种电荷泵锁相环所具有的有益效果。

相应的，本发明实施例还提供了一种闭环控制电路，包括如前述公开的一种锁相环。

本发明实施例所提供的一种闭环控制电路，具有前述所公开的一种锁相环所具有的有益效果。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种电荷泵锁相环、锁相环和闭环控制电路进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种电荷泵锁相环，包括：第一PFD、第二PFD、PMOS管、NMOS管、通过所述PMOS管受控于所述第一PFD的第一开关电流源、通过所述NMOS管受控于所述第二PFD的第二开关电流源、以及连接在所述NMOS管和所述PMOS管后端的低通滤波器，并且，利用所述第一开关电流源、所述第二开关电流源和所述低通滤波器能够将所述第一PFD和所述第二PFD所输出的逻辑信号转化为对压控振荡器进行控制的电压信号；其特征在于，还包括：

数字延时模块，用于分别对所述第一PFD和所述第二PFD的输出信号进行延时，得到第一延时信号和第二延时信号；

第一可控开关，与所述PMOS管相连，用于根据所述第一延时信号对所述PMOS管的导通状态进行控制，以使所述PMOS管的输出电压在开启时刻前与所述低通滤波器的上极板电压相等；

第二可控开关，与所述NMOS管相连，用于根据所述第二延时信号对所述NMOS管的导通状态进行控制，以使所述NMOS管的输出电压在开启时刻前与所述低通滤波器的上极板电压相等。

2.根据权利要求1所述的电荷泵锁相环，其特征在于，所述第一可控开关具体为PMOS管。

3.根据权利要求1所述的电荷泵锁相环，其特征在于，所述第二可控开关具体为NMOS管。

4.根据权利要求1至3任一项所述的电荷泵锁相环，其特征在于，所述数字延时模块具体为具有延时功能的数字逻辑电路。

5.根据权利要求1至3任一项所述的电荷泵锁相环，其特征在于，所述数字延时模块具体为延时触发器。

6.一种锁相环，其特征在于，包括如权利要求1至5任一项所述的一种电荷泵锁相环。

7.一种闭环控制电路，其特征在于，包括如权利要求6所述的一种锁相环。

Images