CN107271879A - 半导体芯片老化测试装置及方法 - Google Patents
半导体芯片老化测试装置及方法 Download PDFInfo
- Publication number
- CN107271879A CN107271879A CN201710400323.3A CN201710400323A CN107271879A CN 107271879 A CN107271879 A CN 107271879A CN 201710400323 A CN201710400323 A CN 201710400323A CN 107271879 A CN107271879 A CN 107271879A
- Authority
- CN
- China
- Prior art keywords
- signal
- test
- multiplexer
- burn
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种半导体芯片老化测试装置及方法，包括测试老化板和具有多路复用器和多个高频晶体振荡器的控制电路，当多路复用器的信号输入端连接有高频晶体振荡器时，并且多路复用器的信号控制端选通连接该信号输入端时，多路复用器的信号输出端输出测试信号并加载到芯片插座，以对半导体芯片进行老化测试。本发明能够克服现有技术中高频信号传输失真以及实现多组不同频率的信号选择性输入，并且提高测试准确性和提高测试效率。
Description
技术领域
本发明涉及半导体芯片测试领域，特别涉及一种半导体芯片老化测试装置及方法。
背景技术
现有技术中的半导体芯片的可靠性测试(HTOL，Endurance)等耐久性老化测试采用的是基础型功能测试(Gross Function test)，即芯片的工作频率会降低到10Mhz以下，原因在于测试用的老化板在传输高频信号源的高频信号时，由于高频信号源的阻抗不匹配，会产生传输线失真，导致实际到达芯片的高频信号会异常。图1是现有技术的半导体芯片的老化测试装置的测试老化板结构示意图，其中测试老化板10包括印刷电路板板体11、芯片插座12、信号传输线13、金手指14。其中金手指14用于连接信号源和测试老化板10，信号传输线13用于传输驱动信号，芯片插座12用于固定和连接半导体芯片，印刷电路板板体11为各部件的载体。图2是现有技术的半导体芯片的老化测试装置的测试老化板10的测试信号示意图；结合图1和图2可知，高频信号源的高频信号通过测试老化板10的金手指14加载到芯片插座的半导体芯片时，由于高频信号源通过信号传输线13输入到安装到芯片插座的半导体芯片，而高频信号源在输入频率信号时，由于测试老化板的阻抗是固定的，因此，当高频信号源加载不同的频率信号时，会出现频率失真的情况，如图2所示，加载的高频信号(靠近金手指方向的频率信号)为方波信号，而输入到芯片插座的高频信号的高低电平出现了尖峰失真(信号传输线13上的频率信号)，从而影响了半导体芯片的老化测试的准确性。
发明内容
本发明所要解决的技术问题是，提供一种克服了现有技术中高频信号传输失真以及实现多组不同频率的信号选择性输入，并且提高测试准确性和提高测试效率的半导体芯片老化测试装置及方法。
为了解决上述技术问题，本发明提供一种半导体芯片老化测试装置，包括安装有待老化测试的半导体芯片的测试老化板，所述的测试老化板包括印刷电路板板体，所述的印刷电路板板体包括通过信号传输线电路连接的金手指和芯片插座，所述的芯片插座用于安装待老化测试的半导体芯片，还包括与所述的芯片插座电连接的控制电路，所述的控制电路包括多路复用器和多个高频晶体振荡器，每个高频晶体振荡器输出的频率信号不相同，所述的多路复用器具有多个信号输入端、一个信号控制端和一个信号输出端，所述的信号控制端用于选通连接其中一个信号输入端，使多路复用器的信号输出端输出该选通的信号输入端的信号，每个所述的信号输入端至多连接有一个高频晶体振荡器，当所述的多路复用器的信号输入端连接有高频晶体振荡器时，并且所述的信号控制端选通连接具有该高频晶体振荡器的信号输入端时，所述的多路复用器的信号输出端输出一定高频频率的测试信号并将该测试信号加载到所述的芯片插座，以对安装于所述的测试老化板的待老化测试的半导体芯片进行老化测试。
进一步的，本发明提供的半导体芯片老化测试装置，所述半导体芯片老化测试装置在退出半导体芯片的老化测试时，断开所述的测试老化板与测试信号的连接。
进一步的，本发明提供的半导体芯片老化测试装置，所述半导体芯片为闪存，该闪存的老化测试包括写入模式、读取模式和擦除模式的老化测试；当所述的半导体老化测试装置包括任意二种模式的老化测试时；所述的多路复用器为至少具有两个信号输入端的多路复用器，所述的多路复用器的两个信号输入端连接有不同频率的高频晶体振荡器；当所述的半导体老化测试装置包括三种模式的老化测试时；所述的多路复用器为至少具有三个信号输入端的多路复用器，所述的多路复用器的三个信号输入端连接有不同频率的高频晶体振荡器。
进一步的，本发明提供的半导体芯片老化测试装置，所述的芯片插座为一个或多个。
为了解决上述技术问题，本发明还提供一种半导体芯片老化测试方法，采用上述的半导体芯片老化测试装置，通过由多路复用器和多个高频晶体振荡器构成的控制电路对芯片插座内安装的待老化测试的半导体芯片施加频率信号，当所述的多路复用器的信号输入端连接有高频晶体振荡器时，并且所述的信号控制端选通连接具有该高频晶体振荡器的信号输入端时，所述的多路复用器的信号输出端输出一定高频频率的测试信号并将该测试信号加载到所述的芯片插座，以对安装于所述的测试老化板的待老化测试的半导体芯片进行老化测试。
进一步的，本发明提供一种半导体芯片老化测试方法，所述的半导体芯片为闪存，所述闪存的老化测试为耐久性老化测试，包括写入模式、读取模式和擦除模式，当所述闪存进行耐久性老化测试时，包括以下步骤：
步骤S1，将待老化测试的闪存安装到测试老化板的芯片插座内；
步骤S2，当进行闪存的写入模式的老化测试时，所述的多路复用器的信号控制端选通连接所述多路复用器中的某一个信号输入端，使所述的信号输入端连接有一个提供有第一种频率测试信号的高频晶体振荡器，所述多路复用器的信号输出端输出该第一种频率测试信号；
步骤S3，当进行闪存的读取模式的老化测试时，所述的多路复用器的信号控制端选通连接所述多路复用器中的某一个信号输入端，使所述的信号输入端连接有一个提供有第二种频率测试信号的高频晶体振荡器，所述多路复用器的信号输出端输出该第二种频率测试信号；
步骤S4，当进行闪存的擦除模式的老化测试时，所述的多路复用器的信号控制端选通连接所述多路复用器中的某一个信号输入端，使所述的信号输入端连接有一个提供有第三种频率测试信号的高频晶体振荡器，所述多路复用器的信号输出端输出该第三种频率测试信号；
步骤S5，执行循环测试的步骤：
当闪存进行写入模式、读取模式和擦除模式三种模式中的任意二种模式的老化测试时，循环上述步骤S2至S4中对应的二种模式；
当闪存进行写入模式、读取模式和擦除模式三种模式中的全部模式的老化测试时，循环上述步骤S2至S4；
步骤S6，当步骤S5中的累计循环次数达到设计要求标准时，使闪存退出老化测试。
进一步的，本发明提供的半导体芯片老化测试方法，还包括根据设计要求标准调整写入模式、读取模式和擦除模式的老化测试的执行顺序的步骤。
进一步的，本发明提供的半导体芯片老化测试方法，当闪存为任意二种模式的老化测试时；当所述的多路复用器的信号控制端的控制信号为0时，所述的多路复用器的信号输出端输出与提供有第一种频率测试信号的高频晶体振荡器对应的信号输入端的第一种频率测试信号；当所述的多路复用器的信号控制端的控制信号为1时，所述的多路复用器的信号输出端输出与提供有第二种频率测试信号的高频晶体振荡器对应的信号输入端的第二种频率测试信号。
进一步的，本发明提供的半导体芯片老化测试方法，当闪存为全部模式的老化测试时；当所述的多路复用器的信号控制端的控制信号为00时，所述的多路复用器的信号输出端输出与提供有第一种频率测试信号的高频晶体振荡器对应的信号输入端的第一种频率测试信号；当所述的多路复用器的信号控制端的控制信号为10时，所述的多路复用器的信号输出端输出与提供有第二种频率测试信号的高频晶体振荡器对应的信号输入端的第二种频率测试信号；当所述的多路复用器的信号控制端的控制信号为01时，所述的多路复用器的信号输出端输出与提供有第三种频率测试信号的高频晶体振荡器对应的信号输入端的第三种频率测试信号。
进一步的，本发明提供的半导体芯片老化测试方法，当所述的多路复用器的信号控制端的控制信号为11时，所述的多路复用器的信号输出端输出与提供有电平信号的信号输入端的电平信号，以使闪存退出老化测试。
与现有技术相比，本发明提供的半导体芯片老化测试装置及方法，增加了由多路复用器和多个高频晶体振荡器组成的控制电路，通过多路复用器的信号控制端的控制信号选通连接有具有某一固定频率的高频晶体振荡器的信号输入端，从而使多路复用器的信号输出端将高频晶体振荡器的固定频率加载到芯片插座内安装的待老化测试半导体芯片，以克服了现有技术中高频信号源对测试老化板的半导体芯片阻抗不匹配以及信号传输线影响频率失真的问题，从而保证了半导体芯片老化测试的输入频率信号的稳定性，进而保证了半导体芯片的老化测试的准确性。另外，本发明在进行半导体芯片在进行写入、读取和擦除模式等多种类型的老化测试时，通过多路复用器选通其中一个对应的高频晶体振荡器输出的固定高频频率，从而对半导体芯片进行老化测试时，而无需调整输入信号源的频率信号，从而实现了多种高频频率信号输入的快速选择，从而提高了半导体芯片老化测试的测试效率。
附图说明
图1是现有技术的半导体芯片的老化测试装置的测试老化板结构示意图；
图2是现有技术的半导体芯片的老化测试装置的测试老化板的测试信号示意图；
图3是本发明的半导体芯片的老化测试装置的测试老化板结构示意图；
图4是本发明的半导体芯片的老化测试装置的一实施例的结构示意图；
图5是本发明的半导体芯片的老化测试装置的另一实施例的结构示意图。
现有技术图示：10、测试老化板，11、印刷电路板板体，12、芯片插座，13、信号传输线，14、金手指；
本发明图示：100、测试老化板，101、印刷电路板板体，102、芯片插座，103、信号传输线，104、金手指；200、控制电路，MUX、多路复用器，X、晶体振荡器，IN、信号输入端，OUT、信号输出端，T、信号控制端。
具体实施方式
下面结合附图对本发明作详细描述：
本实施方式提供一种半导体芯片老化测试装置，包括安装有待老化测试的半导体芯片的测试老化板100和控制电路200。
其中，所述的测试老化板100包括印刷电路板板体101，所述的印刷电路板板体101包括通过信号传输线103电路连接的金手指104和芯片插座102，所述的芯片插座102用于安装待老化测试的半导体芯片。
其中，所述的控制电路200与芯片插座102电连接，其包括多路复用器MUX和多个高频晶体振荡器X，为便于区分，将多个高频晶体振荡器在其符号X后面使用数字表示，例如X1，X2，X3等。其中高频晶体振荡器X为产生高频频率信号的元器件，可以为有源晶体振荡器，也可以是无源晶体振荡器。当为有源晶体振荡器时，晶体振荡器的电源可以采用锂电池供电或者通过测试老化板100的金手指104或者信号传输线103提供，当为无源晶体振荡器时，可以通过测试老化板100的金手指104或者信号传输线103提供。多路复用器MUX为控制输入通路的元器件。每个高频晶体振荡器X输出的频率信号不相同，所述的多路复用器MUX具有多个信号输入端IN、一个信号控制端T和一个信号输出端OUT，为了便于区分，每个信号输入端在其符号IN后也加入数字表示，例如IN1，IN2，IN3，IN4……等。所述的信号控制端T用于选通连接其中一个信号输入端IN，使多路复用器MUX的信号输出端OUT输出该选通的信号输入端IN的信号，每个所述的信号输入端IN至多连接有一个高频晶体振荡器X，当所述的多路复用器MUX的信号输入端IN连接有高频晶体振荡器X时，并且所述的信号控制端T选通连接具有该高频晶体振荡器X的信号输入端IN时，所述的多路复用器MUX的信号输出端OUT输出一定高频频率的测试信号并将该测试信号加载到所述的芯片插座102，以对安装于所述的测试老化板100的待老化测试的半导体芯片进行老化测试。
实施例一
图3是本发明的半导体芯片的老化测试装置的测试老化板结构示意图；图4是本发明的半导体芯片的老化测试装置的一实施例的结构示意图；如图3-4所示，本实施例一中提供的半导体芯片老化测试装置，所述的半导体芯片为闪存。当然也可以是其它类型的半导体存储器芯片或者其它类型的半导体芯片，不限于闪存或存储器。本实施方式中选择使用具有两个信号输入端IN的多路复用器MUX，即二选一的多路复用器MUX。仅用于对半导体闪存芯片老化测试装置的写入模式、读取模式和擦除模式三种模式中的任意二种模式进行老化测试；其中，多路复用器MUX的两个信号输入端IN连接不同频率的高频晶体振荡器X。
实施例二
图3是本发明的半导体芯片的老化测试装置的测试老化板结构示意图；图5是本发明的半导体芯片的老化测试装置的另一实施例的结构示意图；如图3、图5所示，本实施例二提供的半导体芯片老化测试装置，所述的半导体芯片为闪存。选择使用具有四个信号输入端IN的多路复用器MUX，即四选一的多路复用器MUX。其中所述的多路复用器MUX的三个信号输入端IN连接有不同频率的高频晶体振荡器X，以用于对写入模式、读取模式和擦除模式三种模式的半导体闪存芯片进行全部模式的老化测试。本实施方式中的多路复用器MUX，是指具有多个信号输入端IN多路复用器MUX。其中多个信号输入端IN是指二个及二个以上的多个信号输入端IN。
上述实施例一、二中的二选一和四选一的多路复用器MUX，仅为实现本发明的示例，其不限于二选一的多路复用器MUX和四选一的多路复用器MUX，还可以是三选一、六选一、八选一、十六选一等多选一的多路复用器MUX或者也可以是八选二等具有两个信号输出端OUT且其中一个信号输出端OUT不连接或空位的多选二多路复用器MUX。即具有多个信号输入端IN和多个信号输出端OUT的多选多的多路复用器MUX同样适用。
为了提高的半导体芯片老化测试装置的测试稳定性，本实施例中所述的芯片插座102为一个，从而使半导体芯片的测试不受干扰。
为了提高半导体芯片老化测试装置的测试效率，本实施例中所述的芯片插座102可以为多个。
本发明提供的半导体芯片老化测试装置，增加了由多路复用器MUX和多个高频晶体振荡器X组成的控制电路200，通过多路复用器MUX的信号控制端T选通连接有具有某一固定频率的高频晶体振荡器X的信号输入端IN，从而使多路复用器MUX的信号输出端OUT将高频晶体振荡器X的固定频率加载到待老化测试半导体芯片，以克服了采用高频信号源对装载于芯片插座102内的半导体芯片阻抗不匹配以及信号传输线103频率失真的现象，从而保证了半导体芯片老化测试的输入频率信号的稳定性，从而保证了半导体芯片的老化测试的准确性。由于每个高频振荡器的连接方式固定，因此，消除了高频信号源对芯片插座102输入高频信号的频率失真现象。值得说明的是，本发明的半导体芯片老化测试装置中的芯片插座102对应安装的半导体芯片的阻抗匹配等外围电路只需满足最小系统即可，且其外围电路及其阻抗匹配也属于现有技术，这里不做说明，具体可根据待测试芯片的典型电路进行设置，因此，该部分的技术也不能作为本发明公开不充分的理由。另外，本发明的半导体芯片老化测试装置在进行半导体芯片的写入、读取和擦除模式的老化测试时，通过多路复用器MUX选通其中一个高频晶体振荡器X从而对半导体芯片进行老化测试，而无需多次反复调整输入高频信号源的频率信号，从而实现了多种输入频率信号的快速选择，从而提高了半导体芯片老化测试的测试效率。
本实施方式的半导体芯片老化测试装置，根据半导体芯片的老化测试的内容选择高频晶体振荡器X的个数，即根据测试模式选择高频晶体振荡器X的数量。
实施例三
本实施例三是基于上述实施例一或实施例二提供一种半导体芯片老化测试方法，采用如上述实施例一或实施例二的半导体芯片老化测试装置其方案如下：通过由多路复用器MUX和多个高频晶体振荡器X构成的控制电路200对测试老化板100的芯片插座102施加频率信号，当所述的多路复用器MUX的信号输入端IN连接有高频晶体振荡器X时，并且所述的信号控制端IN选通连接具有该高频晶体振荡器X的信号输入端IN时，所述的多路复用器MUX的信号输出端OUT输出一定高频频率的测试信号并将该测试信号加载到所述的测试老化板100的芯片插座102，以对安装于所述的测试老化板100的待老化测试的半导体芯片进行老化测试。
实施例四
本实施例四是基于实施例三为基础而形成的。测试的半导体芯片为闪存。闪存的老化测试为耐久性老化测试，包括写入模式、读取模式和擦除模式，其中写入模式为往闪存内写入数据，需要一种频率信号；读取模式为将闪存内的数据读出，需要另一种频率信号；擦除模式为将闪存内数据擦除，需要又一种频率信号。即三种模式需要三种不同的频率信号。
当所述闪存进行耐久性老化测试时，包括以下步骤：
步骤S1，将待老化测试的闪存安装到测试老化板100的芯片插座102内；
步骤S2，当进行闪存的写入模式的老化测试时，所述的多路复用器MUX的信号控制端T选通连接所述多路复用器MUX中的某一个信号输入端IN，使所述的信号输入端IN连接有一个提供有第一种频率测试信号的高频晶体振荡器X，所述多路复用器MUX的信号输出端OUT输出该第一种频率测试信号；
步骤S3，当进行闪存的读取模式的老化测试时，所述的多路复用器MUX的信号控制端T选通连接所述多路复用器MUX中的某一个信号输入端IN，使所述的信号输入端IN连接有一个提供有第二种频率测试信号的高频晶体振荡器X，所述多路复用器MUX的信号输出端OUT输出该第二种频率测试信号；
步骤S4，当进行闪存的擦除模式的老化测试时，所述的多路复用器MUX的信号控制端T选通连接所述多路复用器MUX中的某一个信号输入端IN，使所述的信号输入端IN连接有一个提供有第三种频率测试信号的高频晶体振荡器X，所述多路复用器MUX的信号输出端OUT输出该第三种频率测试信号；
步骤S5，执行循环测试的步骤：
当闪存进行写入模式、读取模式和擦除模式三种模式中的任意二种模式的老化测试时，循环上述步骤S2至S4中对应的二种模式；
当进行写入模式、读取模式和擦除模式三种模式的全部模式的老化测试时，循环上述步骤S2至S4；
步骤S6，当步骤S5中的累计循环次数达到设计要求标准时，使闪存退出老化测试。例如，循环次数设计要求标准为10万次。
作为较佳的实施方式，本实施方式提供的半导体芯片老化测试方法，还包括根据设计要求标准调整写入模式、读取模式和擦除模式的老化测试的执行顺序的步骤。即写入模式、读取模式和擦除模式的测试顺序不受限制。
作为较佳的实施方式，本实施方式提供的半导体芯片老化测试方法，当半导体芯片老化测试方法为写入模式、读取模式和擦除模式三种模式中的任意二种模式的老化测试时；当所述的多路复用器MUX的信号控制端T的控制信号为0时，所述的多路复用器MUX的信号输出端OUT输出与提供有第一种频率测试信号的高频晶体振荡器X对应的信号输入端IN的第一种频率测试信号；当所述的多路复用器MUX的信号控制端T的控制信号为1时，所述的多路复用器MUX的信号输出端OUT输出与提供有第二种频率测试信号的高频晶体振荡器X对应的信号输入端IN的第二种频率测试信号。此种方式退出测试时，可以选择断开芯片插座102的供电方式，或者选择断开芯片插座102与信号传输线103的电连接方式，还可以选择断开芯片插座102与多路复用MUX的电连接。
作为较佳的实施方式，本发明提供的半导体芯片老化测试方法，当半导体芯片老化测试方法为写入模式、读取模式和擦除模式三种模式中的全部模式的老化测试时；当所述的多路复用器MUX的信号控制端T的控制信号为00时，所述的多路复用器MUX的信号输出端OUT输出与提供有第一种频率测试信号的高频晶体振荡器X对应的信号输入端IN的第一种频率测试信号；当所述的多路复用器MUX的信号控制端T的控制信号为10时，所述的多路复用器MUX的信号输出端OUT输出与提供有第二种频率测试信号的高频晶体振荡器X对应的信号输入端IN的第二种频率测试信号；当所述的多路复用器MUX的信号控制端T的控制信号为01时，所述的多路复用器MUX的信号输出端OUT输出与提供有第三种频率测试信号的高频晶体振荡器X对应的信号输入端IN的第三种频率测试信号。本实施方式中，信号控制端T的控制信号为11进，对应的多路复用器MUX的信号输入端IN接电平信号，本实施例采用的电平信号为地，当然也可以是其它例如正电源或者负电源的电平信号，以用于退出测试时的选通连接。
需要说明的是，本实施例中的控制信号00、01、10等与频率为第一种、第二种、第三种等频率种类的对应关系仅为一种示例方式，并不固定，可以根据电路设计需要任意选择或调整。第一种频率测试信号、第二种频率测试信号和第三种频率测试信号的大小关系也未做限定，具体可根据实际进行老化测试的模式对应的频率大小要求选择合适的频率信号。
本实施方式提供的半导体芯片老化测试装置及方法，在所述半导体芯片老化测试装置在退出半导体芯片的老化测试时，。
本实施方式提供了三种退出方式。第一种方式为使多路复用器MUX的信号输入端IN为空位，即不连接任何高频晶体振荡器X或其它电子元器件。第二种方式为将多路复用器MUX中选通连接的信号输入端IN和信号输出端OUT断开；第三种方式为将多路复用器MUX的其中一个信号输入端IN连接有电平信号，并且通过多路复用器MUX的信号控制端T选通连接该电平信号；其中电平信号可以为高电平或低电平，本实施例二中选择接地的低电平信号。通过多路复用器MUX的信号控制端T选通接地的信号输入端IN时，半导体老化测试装置退出测试。
本发明不限于上述具体实施方式，凡在本发明的权利要求书的精神和范围内所作出的各种变化，均在本发明的保护范围之内。
Claims (10)
1.一种半导体芯片老化测试装置，包括安装有待老化测试的半导体芯片的测试老化板，所述的测试老化板包括印刷电路板板体，所述的印刷电路板板体包括通过信号传输线电路连接的金手指和芯片插座，所述的芯片插座用于安装待老化测试的半导体芯片，其特征在于，还包括与所述的芯片插座电连接的控制电路，所述的控制电路包括多路复用器和多个高频晶体振荡器，每个高频晶体振荡器输出的频率信号不相同，所述的多路复用器具有多个信号输入端、一个信号控制端和一个信号输出端，所述的信号控制端用于选通连接其中一个信号输入端，使多路复用器的信号输出端输出该选通的信号输入端的信号，每个所述的信号输入端至多连接有一个高频晶体振荡器，当所述的多路复用器的信号输入端连接有高频晶体振荡器时，并且所述的信号控制端选通连接具有该高频晶体振荡器的信号输入端时，所述的多路复用器的信号输出端输出一定高频频率的测试信号并将该测试信号加载到所述的芯片插座，以对安装于所述的测试老化板的待老化测试的半导体芯片进行老化测试。
2.如权利要求1所述的半导体芯片老化测试装置，其特征在于，所述半导体芯片老化测试装置在退出半导体芯片的老化测试时，断开所述的测试老化板与测试信号的连接。
3.如权利要求1所述的半导体芯片老化测试装置，其特征在于，所述半导体芯片为闪存，该闪存的老化测试包括写入模式、读取模式和擦除模式的老化测试；
当所述的半导体老化测试装置包括任意二种模式的老化测试时；所述的多路复用器为至少具有两个信号输入端的多路复用器，所述的多路复用器的两个信号输入端连接有不同频率的高频晶体振荡器；
当所述的半导体老化测试装置包括三种模式的老化测试时；所述的多路复用器为至少具有三个信号输入端的多路复用器，所述的多路复用器的三个信号输入端连接有不同频率的高频晶体振荡器。
4.如权利要求1所述的半导体芯片老化测试装置，其特征在于，所述的芯片插座为一个或多个。
5.一种半导体芯片老化测试方法，其特征在于，采用如权利要求1-4任一项所述的半导体芯片老化测试装置，通过由多路复用器和多个高频晶体振荡器构成的控制电路对芯片插座内安装的待老化测试的半导体芯片施加频率信号，当所述的多路复用器的信号输入端连接有高频晶体振荡器时，并且所述的信号控制端选通连接具有该高频晶体振荡器的信号输入端时，所述的多路复用器的信号输出端输出一定高频频率的测试信号并将该测试信号加载到所述的芯片插座，以对安装于所述的测试老化板的待老化测试的半导体芯片进行老化测试。
6.如权利要求5所述的半导体芯片老化测试方法，其特征在于，所述的半导体芯片为闪存，所述闪存的老化测试为耐久性老化测试，包括写入模式、读取模式和擦除模式，当所述闪存进行耐久性老化测试时，包括以下步骤：
步骤S1，将待老化测试的闪存安装到测试老化板的芯片插座内；
步骤S2，当进行闪存的写入模式的老化测试时，所述的多路复用器的信号控制端选通连接所述多路复用器中的某一个信号输入端，使所述的信号输入端连接有一个提供有第一种频率测试信号的高频晶体振荡器，所述多路复用器的信号输出端输出该第一种频率测试信号；
步骤S3，当进行闪存的读取模式的老化测试时，所述的多路复用器的信号控制端选通连接所述多路复用器中的某一个信号输入端，使所述的信号输入端连接有一个提供有第二种频率测试信号的高频晶体振荡器，所述多路复用器的信号输出端输出该第二种频率测试信号；
步骤S4，当进行闪存的擦除模式的老化测试时，所述的多路复用器的信号控制端选通连接所述多路复用器中的某一个信号输入端，使所述的信号输入端连接有一个提供有第三种频率测试信号的高频晶体振荡器，所述多路复用器的信号输出端输出该第三种频率测试信号；
步骤S5，执行循环测试的步骤：
当闪存进行写入模式、读取模式和擦除模式三种模式中的任意二种模式的老化测试时，循环上述步骤S2至S4中对应的二种模式；
当闪存进行写入模式、读取模式和擦除模式三种模式中的全部模式的老化测试时，循环上述步骤S2至S4；
步骤S6，当步骤S5中的累计循环次数达到设计要求标准时，使闪存退出老化测试。
7.如权利要求6所述的半导体芯片老化测试方法，其特征在于，还包括根据设计要求标准调整写入模式、读取模式和擦除模式的老化测试的执行顺序的步骤。
8.如权利要求6所述的半导体芯片老化测试方法，其特征在于，当闪存为任意二种模式的老化测试时；当所述的多路复用器的信号控制端的控制信号为0时，所述的多路复用器的信号输出端输出与提供有第一种频率测试信号的高频晶体振荡器对应的信号输入端的第一种频率测试信号；当所述的多路复用器的信号控制端的控制信号为1时，所述的多路复用器的信号输出端输出与提供有第二种频率测试信号的高频晶体振荡器对应的信号输入端的第二种频率测试信号。
9.如权利要求6所述的半导体芯片老化测试方法，其特征在于，当闪存全部模式的老化测试时；当所述的多路复用器的信号控制端的控制信号为00时，所述的多路复用器的信号输出端输出与提供有第一种频率测试信号的高频晶体振荡器对应的信号输入端的第一种频率测试信号；当所述的多路复用器的信号控制端的控制信号为10时，所述的多路复用器的信号输出端输出与提供有第二种频率测试信号的高频晶体振荡器对应的信号输入端的第二种频率测试信号；当所述的多路复用器的信号控制端的控制信号为01时，所述的多路复用器的信号输出端输出与提供有第三种频率测试信号的高频晶体振荡器对应的信号输入端的第三种频率测试信号。
10.如权利要求9所述的半导体芯片老化测试方法，其特征在于，当所述的多路复用器的信号控制端的控制信号为11时，所述的多路复用器的信号输出端输出与提供有电平信号的信号输入端的电平信号，以使闪存退出老化测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710400323.3A CN107271879B (zh) | 2017-05-31 | 2017-05-31 | 半导体芯片老化测试装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710400323.3A CN107271879B (zh) | 2017-05-31 | 2017-05-31 | 半导体芯片老化测试装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107271879A true CN107271879A (zh) | 2017-10-20 |
| CN107271879B CN107271879B (zh) | 2020-07-31 |
Family
ID=60065075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710400323.3A Active CN107271879B (zh) | 2017-05-31 | 2017-05-31 | 半导体芯片老化测试装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107271879B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112540282A (zh) * | 2019-09-20 | 2021-03-23 | 中华精测科技股份有限公司 | 测试装置 |
| CN112798825A (zh) * | 2020-12-29 | 2021-05-14 | 北京无线电计量测试研究所 | 一种用于超高基频晶体振荡器的老化性能测试夹具 |
| CN112816850A (zh) * | 2020-12-29 | 2021-05-18 | 珠海极海半导体有限公司 | 一种便于实时监测的老化测试系统、方法和集成电路芯片 |
| CN112882422A (zh) * | 2021-01-26 | 2021-06-01 | 广州巨晟微电子股份有限公司 | Mcu模式控制电路、控制方法及mcu |
| CN113219314A (zh) * | 2021-04-23 | 2021-08-06 | 深圳市时代速信科技有限公司 | 一种半导体批量测试系统 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1493988A (zh) * | 2002-08-30 | 2004-05-05 | 松下电器产业株式会社 | 半导体集成电路和存储器测试方法 |
| WO2004095692A2 (en) * | 2003-04-23 | 2004-11-04 | The Regents Of The University Of Michigan | Linearizing apparatus and method |
| CN101196546A (zh) * | 2006-12-04 | 2008-06-11 | 上海华虹Nec电子有限公司 | 可供不同ip产品进行老化测试的方法及其所用测试板 |
| CN204119203U (zh) * | 2014-09-10 | 2015-01-21 | 工业和信息化部电子第五研究所 | 老化信号源 |
| CN104969468A (zh) * | 2013-02-11 | 2015-10-07 | 高通股份有限公司 | 使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证 |
| CN105021972A (zh) * | 2014-04-18 | 2015-11-04 | 创意电子股份有限公司 | 老化侦测电路及其方法 |
| CN105182227A (zh) * | 2015-08-31 | 2015-12-23 | 中国电子科技集团公司第四十研究所 | 继电器老炼仪 |
| CN105680852A (zh) * | 2016-01-11 | 2016-06-15 | 福州瑞芯微电子股份有限公司 | 一种芯片内部时钟产生和差异性检测方法及电路 |
| CN105823978A (zh) * | 2016-03-11 | 2016-08-03 | 福州瑞芯微电子股份有限公司 | 一种通用的芯片测试时钟电路及其测试方法 |
-
2017
- 2017-05-31 CN CN201710400323.3A patent/CN107271879B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1493988A (zh) * | 2002-08-30 | 2004-05-05 | 松下电器产业株式会社 | 半导体集成电路和存储器测试方法 |
| WO2004095692A2 (en) * | 2003-04-23 | 2004-11-04 | The Regents Of The University Of Michigan | Linearizing apparatus and method |
| CN101196546A (zh) * | 2006-12-04 | 2008-06-11 | 上海华虹Nec电子有限公司 | 可供不同ip产品进行老化测试的方法及其所用测试板 |
| CN104969468A (zh) * | 2013-02-11 | 2015-10-07 | 高通股份有限公司 | 使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证 |
| CN105021972A (zh) * | 2014-04-18 | 2015-11-04 | 创意电子股份有限公司 | 老化侦测电路及其方法 |
| CN204119203U (zh) * | 2014-09-10 | 2015-01-21 | 工业和信息化部电子第五研究所 | 老化信号源 |
| CN105182227A (zh) * | 2015-08-31 | 2015-12-23 | 中国电子科技集团公司第四十研究所 | 继电器老炼仪 |
| CN105680852A (zh) * | 2016-01-11 | 2016-06-15 | 福州瑞芯微电子股份有限公司 | 一种芯片内部时钟产生和差异性检测方法及电路 |
| CN105823978A (zh) * | 2016-03-11 | 2016-08-03 | 福州瑞芯微电子股份有限公司 | 一种通用的芯片测试时钟电路及其测试方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112540282A (zh) * | 2019-09-20 | 2021-03-23 | 中华精测科技股份有限公司 | 测试装置 |
| CN112798825A (zh) * | 2020-12-29 | 2021-05-14 | 北京无线电计量测试研究所 | 一种用于超高基频晶体振荡器的老化性能测试夹具 |
| CN112816850A (zh) * | 2020-12-29 | 2021-05-18 | 珠海极海半导体有限公司 | 一种便于实时监测的老化测试系统、方法和集成电路芯片 |
| CN112816850B (zh) * | 2020-12-29 | 2022-06-17 | 珠海极海半导体有限公司 | 一种便于实时监测的老化测试系统、方法和集成电路芯片 |
| CN114839505A (zh) * | 2020-12-29 | 2022-08-02 | 珠海极海半导体有限公司 | Mcu芯片、集成电路芯片的老化测试装置 |
| CN114839505B (zh) * | 2020-12-29 | 2023-09-19 | 珠海极海半导体有限公司 | Mcu芯片、集成电路芯片的老化测试装置 |
| CN112882422A (zh) * | 2021-01-26 | 2021-06-01 | 广州巨晟微电子股份有限公司 | Mcu模式控制电路、控制方法及mcu |
| CN112882422B (zh) * | 2021-01-26 | 2024-05-28 | 广州巨晟微电子股份有限公司 | Mcu模式控制电路、控制方法及mcu |
| CN113219314A (zh) * | 2021-04-23 | 2021-08-06 | 深圳市时代速信科技有限公司 | 一种半导体批量测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107271879B (zh) | 2020-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107271879A (zh) | 半导体芯片老化测试装置及方法 | |
| US7036062B2 (en) | Single board DFT integrated circuit tester | |
| DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
| US7362089B2 (en) | Carrier module for adapting non-standard instrument cards to test systems | |
| US6766486B2 (en) | Joint test action group (JTAG) tester, such as to test integrated circuits in parallel | |
| EP2053515B1 (en) | A boundary scan method, system and device | |
| US8872534B2 (en) | Method and apparatus for testing devices using serially controlled intelligent switches | |
| US11467210B2 (en) | TSV testing using test circuits and grounding means | |
| CN101484819B (zh) | 自动测试装置及与其配套使用的校准设备和校准方法 | |
| CN1849520A (zh) | 用于执行互连测试的方法和设备 | |
| US20140125371A1 (en) | Stand alone multi-cell probe card for at-speed functional testing | |
| EP0469238A2 (en) | Reduced delay circuits for shift register latch scan strings | |
| TWI418824B (zh) | 判斷通訊頻道中的抖動之方法和系統 | |
| CN106575960A (zh) | 单触发电路 | |
| CN109477868A (zh) | 用于电子电路的内建自测试的系统和方法 | |
| TWI420825B (zh) | 校準電路 | |
| US6260163B1 (en) | Testing high I/O integrated circuits on a low I/O tester | |
| CN109765480A (zh) | 一种测试装置和测试设备 | |
| US6822498B1 (en) | Clock distribution system for automatic test equipment | |
| US20030149913A1 (en) | Method and apparatus for efficient burn-in of electronic circuits | |
| EP0685074B1 (en) | Device for testing the connection between an output of a means which outputs a fixed logic value and the input of a circuit | |
| Marchetti et al. | Programming flash memory with boundary scan using general purpose digital instrumentation | |
| Pizzocolo | Combining JTAG Boundary Scan with Functional Testing | |
| Vink | LHCb Scintillating Fiber detector Front end electronics Design & Test | |
| Parker et al. | Advanced Boundary-Scan Topics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |