CN104969468A - 使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证 - Google Patents

使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证 Download PDF

Info

Publication number
CN104969468A
CN104969468A CN201480007659.8A CN201480007659A CN104969468A CN 104969468 A CN104969468 A CN 104969468A CN 201480007659 A CN201480007659 A CN 201480007659A CN 104969468 A CN104969468 A CN 104969468A
Authority
CN
China
Prior art keywords
ring oscillator
circuit
puf
assembly
implementing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480007659.8A
Other languages
English (en)
Other versions
CN104969468B (zh
Inventor
郭旭
布莱恩·M·罗森贝格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104969468A publication Critical patent/CN104969468A/zh
Application granted granted Critical
Publication of CN104969468B publication Critical patent/CN104969468B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一个特征涉及一种集成电路“IC”，其包含：经配置以部分地实施物理不可克隆函数“PUF”的第一多个环式振荡器(318)。所述IC进一步包含经配置以部分地实施老化传感器电路的第二多个环式振荡器(320)，且也包含耦接到所述第一多个环式振荡器(318)及所述第二多个环式振荡器(320)的环式振荡器选择电路(312)。所述环式振荡器选择电路(312)经调适以选择来自所述第一多个环式振荡器(318)及/或所述第二多个环式振荡器(320)中的至少一者的至少两个环式振荡器输出(322n)。特别地，所述环式振荡器选择电路(312)通常由所述PUF及所述老化传感器电路共享。又，所述IC可进一步包含经调适以接收并比较所述两个环式振荡器输出且产生输出信号(326)的输出功能电路(314)。

Description

使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证
技术领域
各种特征涉及集成电路，且更具体来说，涉及使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路(IC)识别(ID)及IC可靠度验证。
背景技术
在计算遍布的时代中，存在与软件版权保护、防伪IC(亦即，芯片)及系统可靠性有关的大量安全性问题。软件保护是用以防止软件的未经授权复制到一系列计算机安全技术。换言之，软件必须能够确定用户是否经适当许可以使用软件，且仅在被许可的情况下执行软件。与软件保护有关的另一问题为如何识别芯片或平台(软件在其上执行)是否为防伪芯片。防伪芯片已在产业中激增且成为电子装置供应链的风险。因此，识别并限制防伪芯片在电子装置供应链中的使用至关重要。
芯片上物理不可克隆函数(Physical Unclonable Function，PUF)是利用IC内部的制造工艺变化的芯片唯一质询响应机制。质询与对应响应之间的关系是通过IC中的逻辑及互连件中的复杂统计变化来确定。可在先前技术中发现IC中的不同PUF实施。举例来说，基于环式振荡器的PUF利用IC的制造工艺变化，所述变化造成相同布局的环式振荡器的频率的随机但静态的变化。
图1说明在先前技术中发现的基于环式振荡器的PUF电路102的一个实例的示意框图。多个环式振荡器(RO)104可被同时启用，且将所述多个RO的输出发送至两个或两个以上开关(复用器)106、108。质询充当至开关106、108的输入，所述质询使每一开关106、108接着自所述多个RO 104中选择单一RO。发送至开关106、108的质询经设计以使得每一开关106、108选择不同RO。归因于半导体层级的轻微制造变化，选中RO各自具有与之相关联的稍微不同谐振频率，即使每一RO已试图使RO相同来制造。PUF输出响应是通过如计数器110及112所测量/存储的这些选中环式振荡器的频率的成对比较114产生。举例来说，如果第一计数器110检测高于第二计数器112的频率，则可产生逻辑“1”，否则可产生逻辑“0”。以此方式，做出的所述比较表示质询/响应机制，其中所选RO对为质询且RO频率比较结果为响应。
理想地，选为质询的每一RO对将产生唯一响应。所产生的响应不应能够基于质询输入提前确定。此外，输入至PUF中的相同质询每次均应产生相同响应输出。然而，随时间过去及使用这些性质中的一或多者尤其可能未必适用。举例来说，随时间过去，一个RO的频率可由于过度使用而慢下来，且相同质询输入可产生不同响应输出(例如，逻辑“1”可转换为“0”)。
类似上述的电路的基于RO的PUF电路可用以产生芯片识别符号码。然而，仅依靠仅以此方式产生的芯片识别符号码的芯片识别安全系统受固有限制。
由于CMOS工艺技术继续沿着积极扩张路图前进，故设计可靠电路对于每一技术里程碑来说已变得愈加具有质询性。可靠性问题(例如偏压温度不稳定性(bias temperatureinstability，BTI)、热载子注入(hot carrier injection，HCI)及时间相依介电质击穿(time-dependent dielectric breakdown，TDDB))已变得更普遍，因为电场在奈米级CMOS装置中继续增加。这些质询中的最紧迫质询是由PMOS晶体管的Si-SiO界面中的阱产生造成的负偏压温度不稳定性(negative bias temperature instability，NBTI)。因此，数字电路降级的精确测量为设计老化容许电路的关键方面。
图2说明在先前技术中发现的IC老化传感器电路200的示意框图。两个RO 202、204的输出端耦接到确定RO 202与RO 204之间的频率差fdiff的相位比较器206。第一RO 202(例如，ROSTR)为“受应力”的，因为第一RO几乎始终以供电电压位准VDD_STR通电(亦即，第一RO在连续操作)，所述供电电压位准大于芯片的标称供电电压VDD。与之对比，第二RO 204(例如，ROREF)通常断电(亦即，第二RO不操作)。因而，在需要测量的时间期间，使两个RO在标称供电电压VDD下操作(亦即，打开)，且通过相位比较器206来测量RO 202与RO 204之间的频率差。随时间过去，受应力RO 202的操作频率将相对于不受应力RO 204的操作频率减小(亦即，fdiff将增加)。接着可通过分析fdiff随时间增加的量来确定IC老化传感器电路200的老化，且因此又确定较大电路(传感器电路200驻留于其上)的老化。
上述电路中的每一者占用IC的作用表面上的宝贵芯片面积。因此，可提取由PUF安全电路及IC老化检测器电路提供的益处的具有减小的实施所需芯片面积的经改良电路设计为有价值的。此外，始终需要系统的识别防伪芯片且执行芯片健康监视(亦即，检测芯片老化)的增加的能力。
发明内容
一个特征提供一种集成电路，其包括：经配置以部分地实施物理不可克隆函数(PUF)的第一多个环式振荡器；经配置以部分地实施老化传感器电路的第二多个环式振荡器；及耦接到所述第一多个环式振荡器及所述第二多个环式振荡器的环式振荡器选择电路，其中所述环式振荡器选择电路经调适以选择来自所述第一多个环式振荡器及/或所述第二多个环式振荡器中的至少一者的至少两个环式振荡器输出，且其中所述环式振荡器选择电路通常由所述PUF及所述老化传感器电路共享。根据一个方面，所述集成电路进一步包括经调适以接收并比较所述两个环式振荡器输出且产生输出信号的输出函数电路。根据另一方面，所述第一多个环式振荡器及所述第二多个环式振荡器包含至少一通常共享环式振荡器。根据又一方面，所述选择电路包含接收来自所述多个第一环式振荡器及所述多个第二环式振荡器的输出的两个或两个以上选择开关，所述选择开关选择所述至少两个环式振荡器输出。
根据一个方面，所述选择电路响应于由处理电路接收的质询而选择所述至少两个环式振荡器输出。根据另一方面，所述选择电路响应于所述质询而将所述至少两个环式振荡器输出提供至所述处理电路。根据又一方面，所述第一多个环式振荡器通过以下操作来实施所述物理不可克隆函数：选择性地启用所述第一多个环式振荡器中的至少两个环式振荡器，其中由所述第一多个环式振荡器间的制造变化引起的频率变化产生唯一识别符。根据另一方面，选择性地启用的所述两个环式振荡器相互离开至少10μm而定位。
根据一个方面，所述第二多个环式振荡器通过以下操作来实施所述老化传感器电路：使所述第二多个环式振荡器中的第一环式振荡器连续地运行；使所述第二多个环式振荡器中的第二环式振荡器维持闲置，除非老化检测经确定；及通过执行所述第一环式振荡器与所述第二环式振荡器之间的差分频率测量来确定电路老化信息。根据另一方面，所述第二多个环式振荡器的所述第一环式振荡器及所述第二环式振荡器彼此间的距离不超过10μm。根据又一方面，所述第二多个环式振荡器的连续运行的环式振荡器及闲置环式振荡器的数个对是跨所述集成电路的各种部分而分散，以产生连续运行的环式振荡器及闲置环式振荡器的所述对所定位于的所述集成电路的所述部分的局部电路可靠性信息。
另一特征提供一种制造集成电路的方法，所述方法包括：提供经配置以部分地实施物理不可克隆函数(PUF)的第一多个环式振荡器；提供经配置以部分地实施老化传感器电路的第二多个环式振荡器；提供环式振荡器选择电路；将所述环式振荡器选择电路耦接到所述第一多个环式振荡器及所述第二多个环式振荡器，其中所述环式振荡器选择电路经调适以选择来自所述第一多个环式振荡器及/或所述第二多个环式振荡器中的至少一者的至少两个环式振荡器输出，且在所述PUF与所述老化传感器电路之间共享所述环式振荡器选择电路。根据一个方面，所述方法进一步包括：提供经调适以接收并比较所述两个环式振荡器输出且产生输出信号的输出函数电路。根据另一方面，所述方法进一步包括：在所述第一多个环式振荡器与所述第二多个环式振荡器之间共享至少一环式振荡器。根据又一方面，所述选择电路包含经调适以接收来自所述多个第一环式振荡器及所述多个第二环式振荡器的输出的两个或两个以上选择开关，所述选择开关选择所述至少两个环式振荡器输出。根据另一方面，所述选择电路经调适以响应于由处理电路接收的质询而选择所述至少两个环式振荡器输出。
根据一个方面，所述选择电路经调适以响应于所述质询而将所述至少两个环式振荡器输出提供至所述处理电路。根据另一方面，所述第一多个环式振荡器经调适以通过以下操作来实施所述物理不可克隆函数：选择性地启用所述第一多个环式振荡器中的至少两个环式振荡器，其中由所述第一多个环式振荡器间的制造变化引起的频率变化产生唯一识别符。根据又一方面，所述第二多个环式振荡器经调适以通过以下操作来实施所述老化传感器电路：使所述第二多个环式振荡器中的第一环式振荡器连续地运行；使所述第二多个环式振荡器中的第二环式振荡器维持闲置，除非老化检测经确定；及通过执行所述第一环式振荡器与所述第二环式振荡器之间的差分频率测量来确定电路老化信息。根据又一方面，所述方法进一步包括：跨所述集成电路的各种部分分散所述第二多个环式振荡器的连续运行的环式振荡器及闲置环式振荡器的数个对，以产生连续运行的环式振荡器及闲置环式振荡器的所述对所定位于的所述集成电路的所述部分的局部电路可靠性信息。
另一特征提供一种集成电路，其包括：用于实施物理不可克隆函数(PUF)的装置；用于实施老化传感器电路的装置；及耦接到用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置的用于选择信号的装置，其中用于选择的所述装置经调适以选择从用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置中的至少一者输出的至少两个信号，其中用于选择的所述装置通常由用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置共享。根据一个方面，所述集成电路进一步包括用于比较信号的装置，用于比较的所述装置经调适以接收并比较从用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置中的至少一者输出的所述两个信号，用于比较的所述装置产生输出信号。根据另一方面，用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置包含至少一通常共享环式振荡器。根据又一方面，用于实施所述PUF的所述装置是通过以下操作来执行：选择性地启用用于实施所述PUF的所述装置中的至少两个环式振荡器，其中由所述第一多个环式振荡器间的制造变化引起的频率变化产生唯一识别符。
根据一个方面，用于实施所述老化传感器电路的所述装置是通过以下操作来执行：使用于实施所述老化传感器电路的所述装置的第一环式振荡器连续地运行；使用于实施所述老化传感器电路的所述装置的第二环式振荡器维持闲置，除非老化检测经确定；及通过执行所述第一环式振荡器与所述第二环式振荡器之间的差分频率测量来确定电路老化信息。根据另一方面，用于实施所述老化传感器电路的所述装置的连续运行的环式振荡器及闲置环式振荡器的数个对是跨所述集成电路的各种部分而分散，以产生连续运行的环式振荡器及闲置环式振荡器的所述对所定位于的所述集成电路的所述部分的局部电路可靠性信息。
另一特征提供一种计算机可读存储媒体，所述计算机可读存储媒体上存储有在由至少一处理器执行时使所述处理器进行以下操作的一或多个指令：用第一多个环式振荡器来实施物理不可克隆函数(PUF)；用第二多个环式振荡器来实施老化传感器电路；及使用耦接到所述第一多个环式振荡器及所述第二多个环式振荡器的环式振荡器选择电路而选择来自所述第一多个环式振荡器及/或所述第二多个环式振荡器中的至少一者的至少两个环式振荡器输出，其中所述环式振荡器选择电路通常由所述PUF及所述老化传感器电路共享。
另一特征提供一种电子装置，所述电子装置包括：耦接总线的多个组件，每一组件具有经配置以实施以下各者的环式振荡器的阵列：(a)用以辅助产生唯一识别符或密钥的物理不可克隆函数(PUF)，及(b)提供对应组件的电路老化信息的老化传感器电路；及耦接到所述总线的处理电路，所述处理电路经调适以执行以下操作中的至少一者：获得所述一或多个组件的老化信息；获得用于所述组件中的至少一者的所述唯一识别符或密钥；及/或通过组合从来自不同组件的环式振荡器的两个或两个以上阵列获得的信息而产生第二唯一识别符或密钥。根据一个方面，环式振荡器的每一阵列包含用以实施所述PUF的第一多个环式振荡器及用以实施所述老化传感器电路的第二多个环式振荡器。根据另一方面，每一组件进一步包括响应于由所述处理电路接收的质询而选择至少两个环式振荡器输出的选择电路。根据又一方面，每一组件进一步包括：输出函数电路，其经调适以接收比较所述两个环式振荡器输出，基于所述比较产生输出信号，且将所述输出信号提供至所述处理电路。根据另一方面，所述选择电路将所述两个环式振荡器输出提供至所述处理电路。
另一特征提供一种制造电子装置的方法，所述方法包括：提供总线；提供处理电路；提供多个组件，每一组件具有经配置以实施以下各者的环式振荡器的阵列：(a)用以辅助产生唯一识别符或密钥的物理不可克隆函数(PUF)，及(b)提供对应组件的电路老化信息的老化传感器电路；将所述多个组件耦接到所述总线；及将所述处理电路耦接到所述总线，所述处理电路经调适以执行以下操作中的至少一者：获得所述一或多个组件的老化信息；获得用于所述组件中的至少一者的所述唯一识别符或密钥；及/或通过组合从来自不同组件的环式振荡器的两个或两个以上阵列获得的信息而产生第二唯一识别符或密钥。
另一特征提供一种电子装置，所述电子装置包括：耦接到用于通信的装置的多个组件，每一组件具有用于实施用以辅助产生唯一识别符或密钥的物理不可克隆函数(PUF)的装置，及用于提供对应组件的电路老化信息的装置；及至用于通信的所述装置的用于处理的装置，用于处理的所述装置经调适以执行以下操作中的至少一者：获得所述一或多个组件的老化信息；获得用于所述组件中的至少一者的所述唯一识别符或密钥；及/或通过组合从来自不同组件的两个或两个以上的用于实施所述PUF的装置及用于提供电路老化信息的装置获得的信息而产生第二唯一识别符或密钥。
另一特征提供一种计算机可读存储媒体，所述计算机可读存储媒体上存储有在由至少一处理器执行时使所述处理器进行以下操作的一或多个指令：使耦接到总线且各自具有环式振荡器的阵列的多个组件实施以下各者：(a)用以辅助产生唯一识别符或密钥的物理不可克隆函数(PUF)，及(b)提供对应组件的电路老化信息的老化传感器电路；及使耦接到所述总线的处理电路获得所述一或多个组件的老化信息、获得用于所述组件中的至少一者的所述唯一识别符或密钥及/或通过组合从来自不同组件的环式振荡器的两个或两个以上阵列获得的信息而产生第二唯一识别符或密钥。
附图说明
图1说明在先前技术中发现的基于环式振荡器的PUF电路的一个实例的示意框图。
图2说明在先前技术中发现的IC老化传感器电路的示意框图。
图3说明例示性芯片识别及芯片健康监视装置的高级示意图。
图4说明环式振荡器的示意框图。
图5说明PUF及老化传感器电路的示意框图。
图6说明芯片识别及芯片健康监视装置的示意框图。
图7说明电子装置的示意框图。
图8说明制造集成电路的方法。
图9说明制造电子装置的方法。
具体实施方式
在以下描述中，给出特定细节以提供对本发明的各种方面的透彻理解。然而，所属领域的一般技术人员将理解，可在无这些特定细节的情况下实践所述方面。举例来说，可以框图来展示电路以避免在非必要细节上使所述方面不分明。在其它例子中，可能未详细展示熟知电路、结构及技术以不使本发明的所述方面不分明。
词“例示性”在本文中用以意谓“充当实例、例子或说明”。在本文中被描述为“例示性”的任何实施或方面未必解释为较本发明的其它方面较佳或有利。同样地，术语“方面”并不需要本发明的所有方面包含所论述的特征、优点或操作模式。如本文中所使用，术语“芯片健康监视”或“健康监视”仅指检测IC及/或IC内的模块的由IC及/或IC内的模块的老化及/或使用引起的可靠性及/或可靠度问题。
概述
一个实施提供基于环式振荡器(RO)的电路，所述电路提供芯片老化检测及PUF能力(例如，用于产生唯一识别符/密钥)两者。亦即，通过共享一或多个环式振荡器链及/或选择器电路而可用同一环式振荡器电路来实施老化检测传感器及PUF。将这些安全及芯片健康监视功能两者整合于共同或共享电路中减小裸片中所需的面积。
另一方面提供在主机系统内的多个组件中实施此两用环式振荡器电路。所述主机系统因此能够监视个别组件以确定所述系统的总体健康，且也可通过组合来自不同组件的两个或两个以上这些环式振荡器电路的输出来建置安全组件(例如，密钥、识别符等)。
例示性机构
图3说明根据本发明的一方面的例示性芯片识别及芯片健康监视装置300的高级示意图。装置300可包含PUF及老化传感器电路302、处理电路304及/或存储器电路306。
PUF及老化传感器电路302包含RO阵列310、RO选择器电路312(例如，用于选择信号的装置)及输出函数电路314(例如，用于比较信号的装置)。RO阵列310包含多个RO 316。RO 316的第一分组可与PUF模块318相关联，而RO 316的第二分组可与芯片老化传感器模块320相关联。值得注意地，RO 316中的一或多者是与PUF模块318及芯片老化传感器模块320两者相关联(如均涵盖相同三个RO的模块318、320的重叠虚线所指示)。RO阵列310中所展示且与每一模块318、320相关联的RO 316的数目仅为例示性的。
RO阵列310的所述多个RO 316各自具有表示RO的频率的输出322a、322b、322c、……、322n。这些频率输出被输入至RO选择器电路312中。RO选择器电路312选择多个RO频率输出322a、322b、322c、……、322n中的两个(或两个以上)RO频率324a、324b。举例来说，选择器电路312可包含选择RO频率324a、324b的一或多个开关(例如，复用器)。RO频率324a、324b接着被输入至输出函数电路314中，所述输出函数电路分析所述两个(或两个以上)频率324a、324b且产生输出响应326。在一个方面中，输出函数电路314可为简单比较器电路，所述比较器电路视所述两个(或两个以上)输入频率324a、324b中的哪个较大而改变其输出信号(例如，逻辑“1”或“0”)。在其它方面中，输出函数电路314可愈加复杂，以使得所述电路对所述两个(或两个以上)输入频率324a、324b执行其它分析以产生输出串326。
处理电路304尤其产生充当至PUF及老化传感器电路302的输入的质询328。具体来说，质询328含有指示RO选择器电路312选择所述两个(或两个以上)RO频率输出322a、322b、322c、……、322n中的哪些作为输出324a、324b的数据。质询328也可含有启用或停用(例如，通电或断电)RO阵列310中的选定RO 316的数据。在一个实例中，质询328可为请求PUF及老化传感器电路302利用其PUF能力产生识别符值的请求。根据另一实例，质询328可为请求PUF及老化传感器电路302利用其电路老化感测能力来提供芯片健康监视信息的请求。在任一情况下，处理电路304接收来自PUF及老化传感器电路302的对其质询328的响应326。
根据一个实例，存储器电路306可为(例如)存储芯片识别符330及/或芯片老化值332的只读存储器(ROM)。存储器芯片306可以通信方式耦接334至处理电路304。举例来说，处理电路304可将芯片识别质询328发出至PUF及老化传感器电路302。使用电路的PUF能力，PUF及老化传感器电路302可产生芯片识别符值以作为对上面驻留有PUF及老化传感器电路302的IC或IC子模块来说唯一的响应326。处理电路304可接着比较芯片识别符值响应326与存储于存储器306中的芯片识别符330。如果所述两者匹配，则IC及/或正在处理电路304上执行的其它软件可继续正常操作，否则，可产生错误消息，且IC及/或处理电路304的可操作性可暂时中止。作为另一实例，处理电路304可将健康监视质询328发出至PUF及老化传感器电路302。使用电路的健康监视能力，PUF及老化传感器电路302可将电路老化信息响应326提供至处理电路304。处理电路304可接着比较电路老化信息响应326与存储于存储器306中的到期寿命332。如果电路老化信息响应326值不超过到期寿命332，则IC及/或正在处理电路304上执行的其它软件可继续正常操作，否则，可产生错误消息，且IC及/或处理电路304的可操作性可暂时中止。
图4说明根据一个方面的环式振荡器400的示意框图。RO 400包含与(AND)门402及奇数数目个反相器404a、404b、……、404n。AND门402具有至少两个输入端子406、408及输出端子410。AND门的输出端子410可输入至第一反相器404a中。反相器404a、404b、……接着如所示地串联连接。RO 400的输出412接着经耦接到AND门的输入端子406中的一者。另一输入端子408耦接到可(例如)由类似于图3所示的处理电路304的处理电路控制的启用(Enable)信号。参看图4，如果RO 400具有足够电力且启用信号为高(例如，逻辑值“1”)，则RO输出412将在逻辑值之间往复地双态触发(亦即，在“1”与“0”之间往复地双态触发)。
图5说明根据一个方面的PUF及老化传感器电路302的示意框图。电路302包含多个RO 502、504、506、508、510，第一开关512，第二开关514，第一计数器516，第二计数器518及比较器520。参看图3及5，所述多个RO 502、504、506、508、510可为(例如)RO阵列310。开关512、514可为(例如)RO选择器312。类似地，计数器516、518及比较器520可为(例如)输出函数电路314。RO 502、504、506、508、510可为(例如)图4所示的RO 400。
在所说明实例中，RO 502、504、506、508、510可视其功能而分类/分组成三个类型。第一群组由主要用于电路302的PUF能力的第一多个RO 502、504、506(例如，用于实施PUF的装置)组成。可存在N个这些RO 502、504、506，其中N为大于或等于二的正整数。仅作为一个实例，N可为512、1024或2048。值得注意地，可使用图5所示的一或多个启用信号(亦即，启用PUF_1、启用PUF_2、启用PUF_3)来选择性地启用PUF RO502、504、506(亦即，有时接通且有时断开)。
第二群组由主要用于健康监视的至少一RO 508组成。此RO 508在大多数时间中被启用，且因此经标记为“受应力RO”。在一个方面中，受应力RO 508可利用大于其它电路(例如PUF RO 502、504、506)所用的标称供电电压VDD的供电电压VDD_STR。在另一方面中，受应力RO 508可利用其它PUF RO 502、504、506所用的相同标称供电电压VDD。第三群组由主要用于健康监视的至少一RO 510组成。此RO 510在大多数时间中被停用，且因此经标记为“闲置参考RO”。受应力RO 508及闲置参考RO 510可被视为第二多个RO，且为用于实施老化传感器电路的装置。
在一个操作模式下，电路302可利用其PUF能力来产生密钥或识别符。举例来说，电路302可接收来自处理电路(例如图3所示的处理电路304)的芯片识别符或密钥产生质询522。参看图5，质询522可通过接通适当启用信号(例如，启用PUF_1、启用PUF_2、……、启用PUF_N中的两者)而使多个PUF RO 502、504、506中的两个PUF RO被选择性地启动/启用。质询522也将使两个开关512、514被选择且通过选择性地启动/启用的所述多个输出524、526、528中的两个不同RO输出。因此，每一开关512、514将一个PUF RO信号530、532提供至计数器516、518。RO输出530、532的频率用来使其各别计数器316、318的值增加。归因于选中的PUF RO之间的小差异，RO输出530、532将具有稍微不同的频率。因而，计数器516、518将以不同速率改变且在预定义时间段之后具有不同计数器值。接着通过比较器电路520比较计数器516、518，且基于所述比较而产生输出信号534。举例来说，如果第一计数器516的值大于第二计数器518的值率，则可产生逻辑“1”，否则可产生逻辑“0”。此进程可执行多次(每次可能选择用于比较的不同PUF RO 502、504、506)，直至产生具足够长度的识别符或密钥(例如，位串)。
在另一操作模式下，电路302可利用其健康监视能力来提供上面驻留有电路302的IC或IC子模块的电路老化信息。举例来说，电路302可接收来自处理电路(例如图3所示的处理电路304)的芯片老化请求质询522。参看图5，质询522可使受应力RO 508及闲置参考RO 510进入测量状态。在测量状态期间，受应力RO 508可继续被启用(亦即，仍在操作)，然而，所述受应力RO可在其通常使用应力供电电压VDD_STR的情况下利用标称供电电压VDD(否则，所述受应力RO的供电电压保持在VDD)。此外，闲置参考RO510是经由启用AS_Ref启用(亦即，所述闲置参考RO使用标称供电电压VDD来通电)，使得所述闲置参考RO变为操作的。质询522也将使两个开关512、514选择受应力RO 508及闲置参考RO 510的输出且使所述输出通过。归因于受应力RO 508在大部分时间中保持操作的事实，受应力RO的振荡频率随时间减小，而闲置参考RO 510的振荡频率保持相对相同，因为闲置参考RO通常断电。因此，受应力RO 508与闲置参考RO 510之间的输出频率差经过一定时间增加。接着将这些两个RO 508、510的输出530、532提供至计数器516、518及比较器520，使得可产生输出响应信号534。举例来说，在此情况下，可输出534计数器值516、518之间的实际差以提供两个RO 508、510之间的频率差的估计。可比较值的差与根据经验获得(例如，存储于图3的存储器电路306中)的数据以整体确定IC或IC子模块的电路老化信息。
即使PUF RO 502、504、506仅可选择性地启用以节约电力(例如，不同于几乎始终通电的受应力RO 508)，所述PUF RO的振荡频率也可由于使用而随时间减小。因此，两个PUF RO的输出频率之间的差可随时间相对于彼此改变。此差可足够极端，以使得先前具有相比于另一PUF RO较低的振荡频率的一个PUF RO稍后可具有相比于同一PUF RO稍微较高的振荡频率。因此，导致这些两个PUF RO之间的比较的质询522可导致输出响应534的变化(例如，输出534处的位转换)。因此，电路302的健康监视能力可用以检测哪些PUF RO已经受其原始振荡频率的过大变化，以使得所述PUF RO不再可靠(亦即，与其它PUF RO相比时，所述PUF RO倾向于造成输出534的位转换)。
因此，根据另一操作模式，电路302可利用其健康监视能力来提供选择PUF RO 502、504、506路径的可靠性信息。举例来说，电路302可接收来自处理电路(例如图3所示的处理电路304)的路径可靠性请求质询522。参看图5，质询522可使将经由启用PUF_2启用的所要PUF RO(例如，PUF RO 504)及闲置参考RO 510进入测量状态(亦即，RO 510经由启用AS_Ref而通电)。质询522也将使两个开关512、514选择RO 504及闲置参考RO 510的输出且使所述输出通过。归因于PUF RO 504的振荡频率随时间减小(由于使用)且闲置参考RO 510的振荡频率保持实质上相同的事实，PUF RO 504与闲置参考RO510之间的频率差随时间过度增长。接着将这些两个RO 504、510的输出530、532提供至计数器516、518及比较器520，使得可产生输出响应信号534。举例来说，在此情况下，可输出534计数器值516、518之间的实际差以提供两个RO 504、510之间的频率差的估计。可比较值的差与两个RO 504、510的最初获得且存储的频率差值，且可针对预计PUF RO 504的路径可靠性问题来评估任何显著变化。
图5说明单一受应力RO 508及单一参考RO 510。然而，PUF及老化传感器电路302可包括多个受应力RO及多个参考RO。举例来说，多个受应力RO及/或参考RO可跨IC的各种物理部分而分散。由于IC的不同部分可经受不同应力，故IC的某些部分可体验较明显的老化效应。举例来说，IC的不同区域可体验不同的裸片工艺变化、不同的温度波动及/或不同的供电电压波动。这些效应可对位于IC的特定区域内的某些电路组件造成额外应力。因此，将受应力RO及参考RO(类似RO 508、510)置放于IC的不同部分/区域中可帮助量化局部于置放区域的老化效应，且可帮助检测已经受严重老化且不再可靠的PUF RO的有缺陷密钥或识别符产生。根据一个方面，一对受应力RO及参考RO可彼此非常接近地置放(例如，分开小于10μm)以将初始频率差减至最小。根据另一方面，可置放及/或选择所述对受应力RO及参考RO，使得所述RO远隔(例如，分开大于10μm)。
此外，多个PUF RO 502、504、506可置放于IC的各种部分处。当选择两个不同PUF RO用于比较以产生如上所述的密钥/识别符位时，所选的PUF RO可来自IC的不同部分。亦即，质询522可特定选择物理上彼此分开至少一特定阈值距离的两个不同PUFRO，而非物理上恰彼此紧接地布局的两个PUF RO。如前述段落中所描述，IC的不同区域可体验不同的裸片工艺变化、不同的温度波动及/或不同的供电电压波动。因此，物理上彼此分开较远的两个PUF RO可具有比物理上彼此接近(例如，恰彼此紧接)的两个PUFRO大的操作频率之间的差，因为前一对可体验较大制造变化。因此，可针对密钥/识别符产生而自IC的不同部分选择两个PUF RO，以增加所述PUF RO的操作频率可更好区别的机率。举例来说，所选的两个PUF RO可在IC上分开至少10μm、50μm、100μm、200μm、500μm或1000μm。
图6说明根据另一方面的芯片识别及芯片健康监视装置600的示意框图。与图3所示的装置300相同，图6中所说明的装置600也包含PUF及老化传感器电路602、处理电路604及存储器电路606，且执行的操作与图3的装置300相同。除了图6的PUF及老化传感器电路602缺少可包含计数器及比较器的输出函数电路314(参见图3及图5)之外，图6所示的PUF及老化传感器电路602相同于图3中的PUF及老化传感器电路302。PUF及老化传感器电路602包含RO阵列610及RO选择器电路612。RO选择器电路612将两个(或两个以上)RO输出624a、624b作为响应输出至处理电路604，处理电路可为与PUF及老化传感器电路602分离的电路。对于图6的PUF及老化传感器电路600，处理电路302可执行由输出函数电路314进行的相同功能。
图7说明根据一个方面的电子装置700的示意框图。电子装置700可为具有IC的任何数字电子装置，例如移动电话及计算机。电子装置700包含多个电路模块702、704、706、708、处理电路720、存储器电路722、其它处理器724，及互连前述电路的一或多个总线710。电路模块702、704、706、708(本文中亦称为“组件”)可为执行电子装置700的不同功能的单独IC。举例来说，电路A 702可为多媒体子系统电路，电路B 704可为加密处理电路，电路C 706可为调制解调器电路，且电路N 708可为低功率音频电路。当然，电子装置700可具有更多电路模块。
在所说明实例中，每一电路模块702、704、706、708包含其自身的PUF及老化传感器电路(PUF/ASC)712、714、716、718。PUF/ASC 712、714、716、718可为图3所示的PUF及老化传感器电路302抑或图6所示的PUF及老化传感器电路602。由于每一电路模块702、704、706、708包含其自身的PUF/ASC 712、714、716、718，故每一电路模块702、704、706、708可产生密钥/识别符及/或健康监视信息且将所述密钥/识别符及/或健康监视信息提供至电子装置的处理电路720(双箭头虚线指示模块702、704、706、708与处理电路720之间的通信)。处理电路720可对比存储于存储器电路722中的数据来验证所述响应。
根据一个实例，PUF/ASC 712、714、716、718相同于图3所示的PUF及老化传感器电路302。在此情况下，处理电路720可将质询发送至每一PUF/ASC 712、714、716、718，且PUF/ASC 712、714、716、718自身将执行必要RO频率比较且将响应发送回至处理电路720。举例来说，PUF/ASC 712、714、716、718可响应于芯片识别符或密钥产生质询而产生密钥或识别符串。作为另一实例，PUF/ASC 712、714、716、718可响应于芯片老化/健康请求质询而提供电路老化信息。举例来说，如果模块702、704、706、708的数目大(例如，五个或五个以上)，则可使用此局部产生的输出响应处理方案，以便将模块702、704、706、708与处理电路720之间的经由总线710的通信减至最少。
根据另一实例，PUF/ASC 712、714、716、718相同于图6所示的PUF及老化传感器电路602。在此情况下，处理电路720可将质询发送至每一PUF/ASC 712、714、716、718，且作为响应，处理电路720将接收来自PUF/ASC 712、714、716、718的两个(或两个以上)RO输出。接着，处理电路720将执行必要RO频率比较。举例来说，PUF/ASC712、714、716、718可响应于芯片识别符或密钥产生质询而将两个RO输出提供至处理电路720。处理电路720将接着基于其接收的这些RO输出而自身产生密钥或识别符串。举例来说，如果模块702、704、706、708的数目小(例如，四个或四个以下)，则可使用此中心定位的输出响应处理方案，此是因为自时序及/或电力消耗观点来看，将来自模块702、704、706、708的RO输出传达至处理电路720并不麻烦。
PUF/ASC 712、714、716、718在每一芯片上的此分散式系统允许处理电路720确定电路模块702、704、706、708中的任一者是否由于老化而可能不可靠。所述分散式系统也允许处理电路720基于来自若干不同PUF/ASC 712、714、716、718(而非仅一个PUF/ASC)的响应而产生密钥或识别符(例如，第二唯一识别符或密钥)。此允许较大熵及较安全的密钥或识别符产生。
图8说明根据本发明的一个方面的制造集成电路的方法800。首先，提供经配置以部分地实施物理不可克隆函数(PUF)的第一多个环式振荡器(802)。接下来，提供经配置以部分地实施老化传感器电路的第二多个环式振荡器(804)。接下来，提供环式振荡器选择电路(806)。接下来，将所述环式振荡器选择电路耦接到所述第一多个环式振荡器及所述第二多个环式振荡器，其中所述环式振荡器选择电路经调适以选择来自所述第一多个环式振荡器及/或所述第二多个环式振荡器中的至少一者的至少两个环式振荡器输出(808)。最后，在所述PUF与所述老化传感器电路之间共享所述环式振荡器选择电路(810)。
图9说明根据本发明的一个方面的制造电子装置的方法900。首先，提供总线及处理电路(902)。接下来，提供多个组件，其中每一组件具有经配置以实施以下各者的环式振荡器的阵列：(a)用以辅助产生唯一识别符或密钥的物理不可克隆函数(PUF)，及(b)提供对应组件的电路老化信息的老化传感器电路(904)。接下来，将所述多个组件耦接到所述总线(906)。接下来，也将所述处理电路耦接到所述总线，其中所述处理电路经调适以执行以下操作中的至少一者：获得所述一或多个组件的老化信息；获得用于所述组件中的至少一者的所述唯一识别符或密钥；及/或通过组合从来自不同组件的环式振荡器的两个或两个以上阵列获得的信息而产生第二唯一识别符或密钥(908)。
图3到9中所说明的所述组件、步骤、特征及/功能中的一或多者可重新配置及/或组合成单一组件、步骤、特征或功能或以若干组件、步骤或功能来具体化。在不脱离本发明的情况下，也可添加额外元件、组件、步骤及/或功能。图3到7中所说明的装置、装置及/或组件可经配置以执行图8及9中所描述的方法、特征或步骤中的一或多者。本文中所描述的算法也可以软件有效地实施及/或嵌入于硬件中。
此外，在本发明的一个方面中，图3及6中所说明的处理电路304、604可为经特殊设计及/或经硬接线以执行图8中所描述的算法、方法及/或步骤的特殊化处理器(例如，特殊应用集成电路(例如，ASIC))。因此，此特殊化处理器(例如，ASIC)可为用于执行图8中所描述的算法、方法及/或步骤的装置的一个实例。此外，在本发明的另一方面中，图7中所说明的处理器724可为经特殊设计及/或经硬接线以执行图9中所描述的算法、方法及/或步骤的特殊化处理器(例如，特殊应用集成电路(例如，ASIC))。因此，此特殊化处理器(例如，ASIC)可为用于执行图9中所描述的算法、方法及/或步骤的一装置的一个实例。
又，请注意，本发明的方面可描述为描绘为流程图、流图、结构图或框图的进程。尽管流程图可将操作描述为顺序进程，但所述操作中的多者可并行或同时地执行。另外，所述操作的次序可重新配置。进程是在其操作完成时终止。进程可对应于方法、函式、程序(prodecure)、子例程、子程序(subprogram)等。当进程对应于函式时，所述进程的终止对应于所述函式返回调用函式或主函式。
此外，存储媒体可表示用于存储数据的一或多个装置，包含用于存储信息的只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光学存储媒体、快闪存储器装置及/或其它机器可读媒体，及处理器可读媒体及/或计算机可读媒体。术语“机器可读媒体”、“计算机可读媒体”及/或“处理器可读媒体”可包含(但不限于)非暂时性媒体，诸如便携式或固定存储装置、光学存储装置及能够存储、含有或载运指令及/或数据的各种其它媒体。因此，本文中所描述的各种方法可通过可存储于“机器可读媒体”、“计算机可读媒体”及/或“处理器可读媒体”中且由一或多个处理器、机器及/或装置执行的指令及/或数据来完全或部分地实施。
此外，本发明的方面可通过硬件、软件、固件、中间软件、微码或其任何组合来实施。当以软件、固件、中间软件或微码实施时，用以执行必要任务的程序代码或代码段可存储于诸如存储媒体或其它存储器的机器可读媒体中。处理器可执行必要任务。代码段可表示程序、函式、子程序、程序、例程、次例程、模块、套装软件、类，或指令、数据结构或程序叙述的任何组合。可通过传递及/或接收信息、数据、引数、参数或存储器内容而将代码段耦接到另一代码段或硬件电路。可经由包含存储器共享、消息传递、符记传递、网络传输等的任何合适手段来传递、转发或传输信息、引数、参数、数据等。
结合本文中所揭示的实例所描述的各种说明性逻辑区块、模块、电路、元件及/或组件可通过以下各者来实施或执行：通用处理器、数字信号处理器(DSP)、特殊应用集成电路(ASIC)、场可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文中所描述的功能的任何组合。通用处理器可为微处理器，但在替代例中，处理器可为任何习知处理器、控制器、微控制器或状态机。处理器也可实施为计算组件的组合，例如，DSP与微处理器的组合、数个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置。
结合本文中所揭示的实例所描述的方法或算法可以硬件、以可由处理器执行的软件模块或以两者的组合直接具体化为处理单元、编程指令或其它指引的形式，且可含于单一装置中或跨多个装置而分散。软件模块可驻留于RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、暂存器、硬盘、抽取式盘片、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。存储媒体可耦接到处理器，以使得处理器可自存储媒体读取信息且将信息写入至存储媒体。在替代例中，存储媒体可与处理器成一体。
所属领域的技术人员应进一步了解，结合本文中所揭示的方面所描述的各种说明性逻辑区块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此互换性，已在上文中就功能性对各种说明性组件、区块、模块、电路及步骤加以大体描述。此功能性实施为硬件抑或软件取决于特定应用及强加于整个系统的设计约束。
在不脱离本发明的情况下，可在不同系统中实施本文中所描述的本发明的各种特征。应注意，本发明的前述方面仅为实例且不应解释为限制本发明。本发明的方面的描述意欲为说明性的，且不欲限制权利要求书的范畴。因而，本发明教示可容易应用于其它类型的装置，且许多替代、修改及变化将对于所述领域的技术员人员为显而易见的。

Claims (44)

1.一种集成电路，其包括：
经配置以部分地实施物理不可克隆函数PUF的第一多个环式振荡器；
经配置以部分地实施老化传感器电路的第二多个环式振荡器；及
耦接到所述第一多个环式振荡器及所述第二多个环式振荡器的环式振荡器选择电路，所述环式振荡器选择电路经调适以选择来自所述第一多个环式振荡器及/或所述第二多个环式振荡器中的至少一者的至少两个环式振荡器输出，其中所述环式振荡器选择电路通常由所述PUF及所述老化传感器电路共享。
2.根据权利要求1所述的集成电路，其进一步包括：
经调适以接收并比较所述两个环式振荡器输出且产生输出信号的输出函数电路。
3.根据权利要求1所述的集成电路，其中所述第一多个环式振荡器及所述第二多个环式振荡器包含至少一通常共享环式振荡器。
4.根据权利要求1所述的集成电路，其中所述选择电路包含接收来自所述多个第一环式振荡器及所述多个第二环式振荡器的输出的两个或两个以上选择开关，所述选择开关选择所述至少两个环式振荡器输出。
5.根据权利要求1所述的集成电路，其中所述选择电路响应于由处理电路接收的质询而选择所述至少两个环式振荡器输出。
6.根据权利要求5所述的集成电路，其中所述选择电路响应于所述质询而将所述至少两个环式振荡器输出提供至所述处理电路。
7.根据权利要求1所述的集成电路，其中所述第一多个环式振荡器通过以下操作来实施所述物理不可克隆函数：
选择性地启用所述第一多个环式振荡器中的至少两个环式振荡器，其中由所述第一多个环式振荡器间的制造变化引起的频率变化产生唯一识别符。
8.根据权利要求7所述的集成电路，其中选择性地启用的所述两个环式振荡器彼此分开至少十(10)μm而定位。
9.根据权利要求1所述的集成电路，其中所述第二多个环式振荡器通过以下操作来实施所述老化传感器电路：
使所述第二多个环式振荡器中的第一环式振荡器连续地运行；
使所述第二多个环式振荡器中的第二环式振荡器维持闲置，除非老化检测经确定；及
通过执行所述第一环式振荡器与所述第二环式振荡器之间的差分频率测量来确定电路老化信息。
10.根据权利要求9所述的集成电路，其中所述第二多个环式振荡器的所述第一环式振荡器及所述第二环式振荡器彼此间的距离不超过十(10)μm。
11.根据权利要求9所述的集成电路，其中所述第二多个环式振荡器的连续运行的环式振荡器及闲置环式振荡器的数个对是跨所述集成电路的各种部分而分散，以产生连续运行的环式振荡器及闲置环式振荡器的所述对所定位于的所述集成电路的所述部分的局部电路可靠性信息。
12.一种制造集成电路的方法，所述方法包括：
提供经配置以部分地实施物理不可克隆函数PUF的第一多个环式振荡器；
提供经配置以部分地实施老化传感器电路的第二多个环式振荡器；
提供环式振荡器选择电路；
将所述环式振荡器选择电路耦接到所述第一多个环式振荡器及所述第二多个环式振荡器，所述环式振荡器选择电路经调适以选择来自所述第一多个环式振荡器及/或所述第二多个环式振荡器中的至少一者的至少两个环式振荡器输出；及
在所述PUF与所述老化传感器电路之间共享所述环式振荡器选择电路。
13.根据权利要求12所述的方法，其进一步包括：
提供经调适以接收并比较所述两个环式振荡器输出且产生输出信号的输出函数电路。
14.根据权利要求12所述的方法，其进一步包括：
在所述第一多个环式振荡器与所述第二多个环式振荡器之间共享至少一环式振荡器。
15.根据权利要求12所述的方法，其中所述选择电路包含经调适以接收来自所述多个第一环式振荡器及所述多个第二环式振荡器的输出的两个或两个以上选择开关，所述选择开关选择所述至少两个环式振荡器输出。
16.根据权利要求12所述的方法，其中所述选择电路经调适以响应于由处理电路接收的质询而选择所述至少两个环式振荡器输出。
17.根据权利要求16所述的方法，其中所述选择电路经调适以响应于所述质询而将所述至少两个环式振荡器输出提供至所述处理电路。
18.根据权利要求12所述的方法，其中所述第一多个环式振荡器经调适以通过以下操作来实施所述物理不可克隆函数：
选择性地启用所述第一多个环式振荡器中的至少两个环式振荡器，其中由所述第一多个环式振荡器间的制造变化引起的频率变化产生唯一识别符。
19.根据权利要求18所述的方法，其中经调适以选择性地启用的所述两个环式振荡器彼此分开至少十(10)μm而定位。
20.根据权利要求12所述的方法，其中所述第二多个环式振荡器经调适以通过以下操作来实施所述老化传感器电路：
使所述第二多个环式振荡器中的第一环式振荡器连续地运行；
使所述第二多个环式振荡器中的第二环式振荡器维持闲置，除非老化检测经确定；及
通过执行所述第一环式振荡器与所述第二环式振荡器之间的差分频率测量来确定电路老化信息。
21.根据权利要求20所述的方法，其中所述第二多个环式振荡器的所述第一环式振荡器及所述第二环式振荡器彼此间的距离不超过十(10)μm。
22.根据权利要求20所述的方法，其进一步包括：
跨所述集成电路的各种部分分散所述第二多个环式振荡器的连续运行的环式振荡器及闲置环式振荡器的数个对，以产生连续运行的环式振荡器及闲置环式振荡器的所述对所定位于的所述集成电路的所述部分的局部电路可靠性信息。
23.一种集成电路，其包括：
用于实施物理不可克隆函数PUF的装置；
用于实施老化传感器电路的装置；及
耦接到用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置的用于选择信号的装置，用于选择的所述装置经调适以选择从用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置中的至少一者输出的至少两个信号，其中用于选择的所述装置通常由用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置共享。
24.根据权利要求23所述的集成电路，其进一步包括：
用于比较信号的装置，用于比较的所述装置经调适以接收并比较从用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置中的至少一者输出的所述两个信号，用于比较的所述装置产生输出信号。
25.根据权利要求23所述的集成电路，其中用于实施所述PUF的所述装置及用于实施所述老化传感器电路的所述装置包含至少一通常共享环式振荡器。
26.根据权利要求23所述的集成电路，其中用于实施所述PUF的所述装置是通过以下操作来执行：
选择性地启用用于实施所述PUF的所述装置中的至少两个环式振荡器，其中由所述第一多个环式振荡器间的制造变化引起的频率变化产生唯一识别符。
27.根据权利要求23所述的集成电路，其中用于实施所述老化传感器电路的所述装置是通过以下操作来执行：
使用于实施所述老化传感器电路的所述装置的第一环式振荡器连续地运行；
使用于实施所述老化传感器电路的所述装置的第二环式振荡器维持闲置，除非老化检测经确定；及
通过执行所述第一环式振荡器与所述第二环式振荡器之间的差分频率测量来确定电路老化信息。
28.根据权利要求27所述的集成电路，其中用于实施所述老化传感器电路的所述装置的连续运行的环式振荡器及闲置环式振荡器的数个对是跨所述集成电路的各种部分而分散，以产生连续运行的环式振荡器及闲置环式振荡器的所述对所定位于的所述集成电路的所述部分的局部电路可靠性信息。
29.一种计算机可读存储媒体，其上存储有在由至少一处理器执行时使所述处理器进行以下操作的一或多个指令：
用第一多个环式振荡器来实施物理不可克隆函数PUF；
用第二多个环式振荡器来实施老化传感器电路；及
使用耦接到所述第一多个环式振荡器及所述第二多个环式振荡器的环式振荡器选择电路而选择来自所述第一多个环式振荡器及/或所述第二多个环式振荡器中的至少一者的至少两个环式振荡器输出，其中所述环式振荡器选择电路通常由所述PUF及所述老化传感器电路共享。
30.根据权利要求29所述的计算机可读存储媒体，其中所述第一多个环式振荡器及所述第二多个环式振荡器包含至少一通常共享环式振荡器。
31.一种电子装置，其包括：
耦接到总线的多个组件，每一组件具有经配置以实施以下各者的环式振荡器的阵列：(a)用以辅助产生唯一识别符或密钥的物理不可克隆函数PUF，及(b)提供所述对应组件的电路老化信息的老化传感器电路；及
耦接到所述总线的处理电路，所述处理电路经调适以执行以下操作中的至少一者：
获得所述一或多个组件的老化信息，
获得用于所述组件中的至少一者的所述唯一识别符或密钥，及/或
通过组合从来自不同组件的环式振荡器的两个或两个以上阵列获得的信息而产生第二唯一识别符或密钥。
32.根据权利要求31所述的电子装置，其中环式振荡器的每一阵列包含用以实施所述PUF的第一多个环式振荡器及用以实施所述老化传感器电路的第二多个环式振荡器。
33.根据权利要求32所述的电子装置，其中所述第一多个环式振荡器及所述第二多个环式振荡器包含至少一通常共享环式振荡器。
34.根据权利要求32所述的集成电路，其中每一组件进一步包括响应于由所述处理电路接收的质询而选择至少两个环式振荡器输出的选择电路。
35.根据权利要求34所述的电子装置，其中每一组件进一步包括：
输出函数电路，其经调适以接收
比较所述两个环式振荡器输出，
基于所述比较产生输出信号，且
将所述输出信号提供至所述处理电路。
36.根据权利要求34所述的电子装置，其中所述选择电路将所述两个环式振荡器输出提供至所述处理电路。
37.一种制造电子装置的方法，所述方法包括：
提供总线；
提供处理电路；
提供多个组件，每一组件具有经配置以实施以下各者的环式振荡器的阵列：(a)用以辅助产生唯一识别符或密钥的物理不可克隆函数PUF，及(b)提供所述对应组件的电路老化信息的老化传感器电路；
将所述多个组件耦接到所述总线；及
将所述处理电路耦接到所述总线，所述处理电路经调适以执行以下操作中的至少一者：
获得所述一或多个组件的老化信息，
获得用于所述组件中的至少一者的所述唯一识别符或密钥，及/或
通过组合从来自不同组件的环式振荡器的两个或两个以上阵列获得的信息而产生第二唯一识别符或密钥。
38.根据权利要求37所述的方法，其中环式振荡器的每一阵列包含用以实施所述PUF的第一多个环式振荡器及用以实施所述老化传感器电路的第二多个环式振荡器。
39.根据权利要求38所述的方法，其中所述第一多个环式振荡器及所述第二多个环式振荡器包含至少一通常共享环式振荡器。
40.根据权利要求38所述的方法，其中每一组件进一步包括响应于由所述处理电路接收的质询而选择至少两个环式振荡器输出的选择电路。
41.根据权利要求40的方法，其中每一组件进一步包括：
输出函数电路，其经调适以
比较所述两个环式振荡器输出，
基于所述比较产生输出信号，且
将所述输出信号提供至所述处理电路。
42.根据权利要求40所述的方法，其中所述选择电路将所述两个环式振荡器输出提供至所述处理电路。
43.一种电子装置，其包括：
耦接到用于通信的装置的多个组件，每一组件具有用于实施用以辅助产生唯一识别符或密钥的物理不可克隆函数PUF的装置，及用于提供所述对应组件的电路老化信息的装置；及
到用于通信的所述装置的用于处理的装置，用于处理的所述装置经调适以执行以下操作中的至少一者：
获得所述一或多个组件的老化信息，
获得用于所述组件中的至少一者的所述唯一识别符或密钥，及/或
通过组合从来自不同组件的两个或两个以上的用于实施所述PUF的装置及用于提供电路老化信息的装置获得的信息而产生第二唯一识别符或密钥。
44.一种计算机可读存储媒体，其上存储有在由至少一处理器执行时使所述处理器进行以下操作的一或多个指令：
使耦接到总线且各自具有环式振荡器的阵列的多个组件实施以下各者：(a)用以辅助产生唯一识别符或密钥的物理不可克隆函数PUF，及(b)提供所述对应组件的电路老化信息的老化传感器电路；及
使耦接到所述总线的处理电路
获得所述一或多个组件的老化信息，
获得用于所述组件中的至少一者的所述唯一识别符或密钥，及/或
通过组合从来自不同组件的环式振荡器的两个或两个以上阵列获得的信息而产生第二唯一识别符或密钥。
CN201480007659.8A 2013-02-11 2014-02-05 使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证 Expired - Fee Related CN104969468B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/764,507 2013-02-11
US13/764,507 US9083323B2 (en) 2013-02-11 2013-02-11 Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry
PCT/US2014/014896 WO2014124023A1 (en) 2013-02-11 2014-02-05 Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry

Publications (2)

Publication Number Publication Date
CN104969468A true CN104969468A (zh) 2015-10-07
CN104969468B CN104969468B (zh) 2018-10-16

Family

ID=50156929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480007659.8A Expired - Fee Related CN104969468B (zh) 2013-02-11 2014-02-05 使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证

Country Status (7)

Country Link
US (1) US9083323B2 (zh)
EP (1) EP2954615B1 (zh)
JP (2) JP6359035B2 (zh)
KR (1) KR101681219B1 (zh)
CN (1) CN104969468B (zh)
TW (1) TWI545900B (zh)
WO (1) WO2014124023A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106020170A (zh) * 2016-07-07 2016-10-12 工业和信息化部电子第五研究所 SoC健康监测的方法、装置及系统
CN106874799A (zh) * 2017-02-27 2017-06-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种基于时钟分布网络的物理不可克隆函数生成方法
CN106908710A (zh) * 2015-12-22 2017-06-30 英特尔公司 通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测
CN107271879A (zh) * 2017-05-31 2017-10-20 上海华力微电子有限公司 半导体芯片老化测试装置及方法
CN108474812A (zh) * 2015-10-29 2018-08-31 加利福尼亚大学董事会 老化传感器及假冒集成电路检测
CN109765476A (zh) * 2016-10-27 2019-05-17 电子科技大学 集成电路芯片防伪检测方法
CN109784099A (zh) * 2018-12-18 2019-05-21 上海华虹集成电路有限责任公司 一种基于查找表的新型强物理不可克隆函数
CN110135000A (zh) * 2019-04-15 2019-08-16 深圳市纽创信安科技开发有限公司 芯片年龄判断方法、装置、ip模块及芯片
CN111130536A (zh) * 2019-12-09 2020-05-08 宁波大学 一种同时具有老化检测和puf功能的电路
CN111800129A (zh) * 2020-06-22 2020-10-20 华中科技大学 一种支持环境感知的puf单元、puf和混合puf
CN112019129A (zh) * 2019-05-31 2020-12-01 蜂巢电驱动科技河北有限公司 驱动保护方法、桥式驱动系统及电机控制器
CN114967827A (zh) * 2021-02-24 2022-08-30 辉达公司 通过老化提高位生成单元的稳定性

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9279856B2 (en) * 2012-10-22 2016-03-08 Infineon Technologies Ag Die, chip, method for driving a die or a chip and method for manufacturing a die or a chip
DE102013203415B4 (de) * 2013-02-28 2016-02-11 Siemens Aktiengesellschaft Erstellen eines abgeleiteten Schlüssels aus einem kryptographischen Schlüssel mittels einer physikalisch nicht klonbaren Funktion
US9082514B1 (en) * 2013-04-22 2015-07-14 Xilinx, Inc. Method and apparatus for physically unclonable function burn-in
US9444618B1 (en) * 2013-04-22 2016-09-13 Xilinx, Inc. Defense against attacks on ring oscillator-based physically unclonable functions
US8981810B1 (en) 2013-04-22 2015-03-17 Xilinx, Inc. Method and apparatus for preventing accelerated aging of a physically unclonable function
KR102186475B1 (ko) 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법
US9224030B2 (en) * 2014-01-10 2015-12-29 Qualcomm Incorporated Sensor identification
JP6354172B2 (ja) * 2014-01-20 2018-07-11 富士通株式会社 半導体集積回路及び認証システム
US10432409B2 (en) 2014-05-05 2019-10-01 Analog Devices, Inc. Authentication system and device including physical unclonable function and threshold cryptography
JP2016046719A (ja) * 2014-08-25 2016-04-04 株式会社東芝 データ生成装置、通信装置、移動体、データ生成方法およびプログラム
DE102014218218A1 (de) * 2014-09-11 2016-03-17 Robert Bosch Gmbh Verfahren zum Erzeugen eines kryptographischen Schlüssels in einem System-on-a-Chip
US10036773B1 (en) 2014-12-11 2018-07-31 University Of South Florida Aging-sensitive recycling sensors for chip authentication
US9501664B1 (en) * 2014-12-15 2016-11-22 Sandia Corporation Method, apparatus and system to compensate for drift by physically unclonable function circuitry
EP3265943B1 (en) * 2015-03-05 2021-04-28 Analog Devices, Inc. Authentication system and device including physical unclonable function and threshold cryptography
US10002810B2 (en) 2015-06-25 2018-06-19 International Business Machines Corporation On-chip combined hot carrier injection and bias temperature instability monitor
TWI557414B (zh) * 2015-08-04 2016-11-11 財團法人工業技術研究院 電子電路監測系統及電子電路監測方法
US10142335B2 (en) 2015-12-18 2018-11-27 International Business Machines Corporation Dynamic intrinsic chip identification
US10032521B2 (en) 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
US9762241B1 (en) * 2016-06-30 2017-09-12 Intel Corporation Physically unclonable function circuit including memory elements
US11797994B2 (en) * 2016-07-15 2023-10-24 Maxim Integrated Products, Inc. Systems and methods for a secure payment terminal without batteries
US10911229B2 (en) 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US10404478B2 (en) 2016-08-04 2019-09-03 Macronix International Co., Ltd. Physical unclonable function using divided threshold distributions in non-volatile memory
US10680809B2 (en) 2016-08-04 2020-06-09 Macronix International Co., Ltd. Physical unclonable function for security key
US10855477B2 (en) 2016-08-04 2020-12-01 Macronix International Co., Ltd. Non-volatile memory with physical unclonable function and random number generator
US11258599B2 (en) 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
CN106372539B (zh) * 2016-08-31 2019-12-03 电子科技大学 变频环形振荡器puf电路及其控制方法
US9806719B1 (en) * 2016-09-29 2017-10-31 Intel Corporation Physically unclonable circuit having a programmable input for improved dark bit mask accuracy
EP3340214B1 (en) * 2016-12-21 2021-01-20 Secure-IC SAS Synthetic physically unclonable function
US9811689B1 (en) 2016-12-27 2017-11-07 Macronix International Co., Ltd. Chip ID generation using physical unclonable function
US10564213B2 (en) 2017-02-27 2020-02-18 International Business Machines Corporation Dielectric breakdown monitor
US10425235B2 (en) 2017-06-02 2019-09-24 Analog Devices, Inc. Device and system with global tamper resistance
US10958452B2 (en) 2017-06-06 2021-03-23 Analog Devices, Inc. System and device including reconfigurable physical unclonable functions and threshold cryptography
US10938580B2 (en) 2017-06-06 2021-03-02 Analog Devices, Inc. System and device employing physical unclonable functions for tamper penalties
CN107483180B (zh) * 2017-08-21 2020-05-01 湖南大学 一种高稳定性物理不可克隆函数电路
US11159167B2 (en) * 2017-09-25 2021-10-26 Intel Corporation Techniques for reducing uneven aging in integrated circuits
EP3483772A1 (en) * 2017-11-14 2019-05-15 Nagravision S.A. Integrated circuit personalisation with data encrypted with the output of a physically unclonable function
US10841107B2 (en) 2017-11-20 2020-11-17 Analog Devices, Inc. Efficient delay-based PUF implementation using optimal racing strategy
CN108199845B (zh) * 2017-12-08 2021-07-09 中国电子科技集团公司第三十研究所 一种基于puf的轻量级认证设备及认证方法
JP6585215B2 (ja) * 2018-03-16 2019-10-02 株式会社東芝 データ生成装置、通信装置、移動体、データ生成方法およびプログラム
US10554209B2 (en) 2018-03-22 2020-02-04 Intel Corporation Adaptive aging tolerant apparatus
CN108540109A (zh) * 2018-04-11 2018-09-14 中国电子科技集团公司第五十八研究所 基于环形振荡器的物理指纹生成电路及方法
US10778451B2 (en) * 2018-07-30 2020-09-15 United States Of America As Represented By The Secretary Of The Navy Device and method for hardware timestamping with inherent security
US11258596B2 (en) * 2018-08-13 2022-02-22 Taiwan Semiconductor Manufacturing Company Ltd. System to generate a signature key and method of operating the same
US10320387B1 (en) * 2018-09-28 2019-06-11 Nxp Usa, Inc. Static state control of a digital logic circuit within an integrated circuit during low power mode
KR102600349B1 (ko) * 2018-11-16 2023-11-09 한국전자통신연구원 링 발진기 구조 기반의 비밀 정보 생성 장치 및 방법
KR20200082982A (ko) 2018-12-31 2020-07-08 삼성전자주식회사 물리적 복제방지 기능의 보안을 위한 집적 회로 및 이를 포함하는 장치
US11196575B2 (en) * 2019-04-24 2021-12-07 International Business Machines Corporation On-chipset certification to prevent spy chip
KR102212513B1 (ko) * 2019-09-16 2021-02-04 성균관대학교산학협력단 PUF(physically unclonable function) 회로 및 PUF 셀을 이용한 사용자 인증 용 개인 키 생성 방법
CN111966329B (zh) * 2020-08-18 2023-03-21 合肥工业大学 一种基于物理不可克隆函数puf的真随机数发生器
US11380379B2 (en) 2020-11-02 2022-07-05 Macronix International Co., Ltd. PUF applications in memories
TWI768532B (zh) * 2020-11-04 2022-06-21 國立彰化師範大學 電路老化監測系統及其方法
CN114614987B (zh) * 2020-12-03 2023-07-07 北京京东方技术开发有限公司 一种集成电路及其数字指纹生成电路、方法
TWI750021B (zh) * 2021-02-01 2021-12-11 瑞昱半導體股份有限公司 可靠度偵測裝置與可靠度偵測方法
KR102650331B1 (ko) * 2021-08-09 2024-03-21 포항공과대학교 산학협력단 물리적 복제 방지 기능을 구현하는 반도체 장치
US20220029838A1 (en) * 2021-09-22 2022-01-27 Intel Corporation Method, System and Apparatus for Protection of Multi-Die Structures
CN115277029A (zh) * 2022-09-28 2022-11-01 南方电网数字电网研究院有限公司 基于物理不可克隆函数的芯片信息的加密认证方法及系统
CN115865353B (zh) * 2023-02-23 2023-05-30 湖北工业大学 基于瞬态效应环形振荡器的强puf电路及响应生成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101379407A (zh) * 2006-01-31 2009-03-04 联发科技股份有限公司 集成电路封装以及用于制造具有两个带有为测试该封装而可直接访问的该晶片的集成电路的输入、输出端子的晶片的集成电路封装的方法
US20100031065A1 (en) * 2006-11-06 2010-02-04 Yuichi Futa Information security apparatus
US20120161885A1 (en) * 2009-09-07 2012-06-28 Nec Corporation Aging diagnostic device, aging diagnostic method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126365B2 (en) * 2002-04-16 2006-10-24 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US7212022B2 (en) * 2002-04-16 2007-05-01 Transmeta Corporation System and method for measuring time dependent dielectric breakdown with a ring oscillator
US7205854B2 (en) 2003-12-23 2007-04-17 Intel Corporation On-chip transistor degradation monitoring
JP2009016586A (ja) * 2007-07-05 2009-01-22 Nec Electronics Corp 半導体装置およびその製造方法
US20090276232A1 (en) * 2008-05-02 2009-11-05 Goodnow Kenneth J Warranty monitoring and enforcement for integrated circuit
US8468186B2 (en) 2009-08-05 2013-06-18 Verayo, Inc. Combination of values from a pseudo-random source
US8549363B2 (en) 2010-01-08 2013-10-01 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101379407A (zh) * 2006-01-31 2009-03-04 联发科技股份有限公司 集成电路封装以及用于制造具有两个带有为测试该封装而可直接访问的该晶片的集成电路的输入、输出端子的晶片的集成电路封装的方法
US20100031065A1 (en) * 2006-11-06 2010-02-04 Yuichi Futa Information security apparatus
US20120161885A1 (en) * 2009-09-07 2012-06-28 Nec Corporation Aging diagnostic device, aging diagnostic method

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108474812A (zh) * 2015-10-29 2018-08-31 加利福尼亚大学董事会 老化传感器及假冒集成电路检测
CN106908710A (zh) * 2015-12-22 2017-06-30 英特尔公司 通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测
CN106908710B (zh) * 2015-12-22 2020-11-24 英特尔公司 通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测
CN106020170A (zh) * 2016-07-07 2016-10-12 工业和信息化部电子第五研究所 SoC健康监测的方法、装置及系统
US11231702B2 (en) 2016-07-07 2022-01-25 Fifth Electronics Research Institute Of Ministry Of Industry And Information Technology Method, device and system for health monitoring of system-on-chip
CN109765476A (zh) * 2016-10-27 2019-05-17 电子科技大学 集成电路芯片防伪检测方法
CN106874799B (zh) * 2017-02-27 2020-02-18 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种基于时钟分布网络的物理不可克隆函数生成方法
CN106874799A (zh) * 2017-02-27 2017-06-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种基于时钟分布网络的物理不可克隆函数生成方法
CN107271879A (zh) * 2017-05-31 2017-10-20 上海华力微电子有限公司 半导体芯片老化测试装置及方法
CN109784099B (zh) * 2018-12-18 2023-01-10 上海华虹集成电路有限责任公司 一种基于查找表的新型强物理不可克隆函数的构建方法
CN109784099A (zh) * 2018-12-18 2019-05-21 上海华虹集成电路有限责任公司 一种基于查找表的新型强物理不可克隆函数
CN110135000A (zh) * 2019-04-15 2019-08-16 深圳市纽创信安科技开发有限公司 芯片年龄判断方法、装置、ip模块及芯片
CN110135000B (zh) * 2019-04-15 2023-06-30 深圳市纽创信安科技开发有限公司 芯片年龄判断方法、装置、ip模块及芯片
CN112019129A (zh) * 2019-05-31 2020-12-01 蜂巢电驱动科技河北有限公司 驱动保护方法、桥式驱动系统及电机控制器
CN112019129B (zh) * 2019-05-31 2022-04-01 蜂巢传动系统(江苏)有限公司保定研发分公司 驱动保护方法、桥式驱动系统及电机控制器
CN111130536A (zh) * 2019-12-09 2020-05-08 宁波大学 一种同时具有老化检测和puf功能的电路
CN111130536B (zh) * 2019-12-09 2023-04-28 宁波大学 一种同时具有老化检测和puf功能的电路
CN111800129A (zh) * 2020-06-22 2020-10-20 华中科技大学 一种支持环境感知的puf单元、puf和混合puf
CN111800129B (zh) * 2020-06-22 2022-11-11 华中科技大学 一种支持环境感知的puf单元、puf和混合puf
CN114967827A (zh) * 2021-02-24 2022-08-30 辉达公司 通过老化提高位生成单元的稳定性
CN114967827B (zh) * 2021-02-24 2024-03-19 辉达公司 通过老化提高位生成单元的稳定性的方法，以及电路

Also Published As

Publication number Publication date
JP6359035B2 (ja) 2018-07-18
KR101681219B1 (ko) 2016-12-01
TW201444289A (zh) 2014-11-16
EP2954615B1 (en) 2018-08-08
TWI545900B (zh) 2016-08-11
KR20150117284A (ko) 2015-10-19
CN104969468B (zh) 2018-10-16
US9083323B2 (en) 2015-07-14
JP6377865B2 (ja) 2018-08-22
US20140225639A1 (en) 2014-08-14
EP2954615A1 (en) 2015-12-16
WO2014124023A1 (en) 2014-08-14
JP2016508003A (ja) 2016-03-10
JP2018082483A (ja) 2018-05-24

Similar Documents

Publication Publication Date Title
CN104969468A (zh) 使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证
TWI813615B (zh) 積體電路工作負荷、溫度及/或次臨界洩漏感測器
US9088278B2 (en) Physical unclonable function generation and management
US20170269151A1 (en) Aging control of a system on chip
US9970986B2 (en) Integrated circuit authentication
US20190154751A1 (en) Systems and methods for determining whether a circuit is operating properly
EP2052319A1 (en) Device and method for generating a random bit string
KR20170087048A (ko) 식별키 생성 장치 및 그 관리 방법
US7668682B2 (en) Method and circuit for detecting and compensating for a degradation of a semiconductor device
JP6899778B2 (ja) 電子回路に固有の値を生成する方法、この値を生成する電子回路、及びこのような値を用いる方法
TW202401027A (zh) 感知竄改的老化感測器
US9506983B2 (en) Chip authentication using scan chains
Wang et al. The generalized likelihood ratio chart for monitoring a proportion with autocorrelation
US11860207B2 (en) Determining electric field distributions
CN103218473B (zh) 电压超调对介电失效/击穿的影响的分析实验估计器
CN106612278A (zh) 一种数据合法性验证方法及系统
US11977664B2 (en) Supply voltage proportionality monitoring in a system-on-chip (SOC)
Pop et al. Methodology for determining the influencing factors of lifetime variation for power devices
US20210325459A1 (en) Screening method for pin diodes used in microwave limiters
Krishnaswamy et al. Logic circuits testing for transient faults
US20120105125A1 (en) Electronic circuit and method for operating a circuit in a standby mode and in an operational mode
CN116204432A (zh) 一种智能合约测试方法、电子设备和存储介质
US20150051869A1 (en) Method for relating test time and escape rate for multivariate issue
Thompson et al. Determining Severity and Recommendations in Process Non-Conformance Instances

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181016

Termination date: 20220205

CF01 Termination of patent right due to non-payment of annual fee