TWI545900B - 使用基於環式振盪器之實體不可仿製功能及老化偵測電路之積體電路識別及可靠度驗證 - Google Patents

使用基於環式振盪器之實體不可仿製功能及老化偵測電路之積體電路識別及可靠度驗證 Download PDF

Info

Publication number
TWI545900B
TWI545900B TW103104142A TW103104142A TWI545900B TW I545900 B TWI545900 B TW I545900B TW 103104142 A TW103104142 A TW 103104142A TW 103104142 A TW103104142 A TW 103104142A TW I545900 B TWI545900 B TW I545900B
Authority
TW
Taiwan
Prior art keywords
circuit
ring
ring oscillators
oscillators
puf
Prior art date
Application number
TW103104142A
Other languages
English (en)
Other versions
TW201444289A (zh
Inventor
郭旭
布萊恩Ｍ 羅森柏格
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201444289A publication Critical patent/TW201444289A/zh
Application granted granted Critical
Publication of TWI545900B publication Critical patent/TWI545900B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

使用基於環式振盪器之實體不可仿製功能及老化偵測電路之積體電路識別及可靠度驗證
各種特徵係關於積體電路，且更具體言之，係關於使用基於環式振盪器之實體不可仿製功能及老化偵測電路之積體電路(IC)識別(ID)及IC可靠度驗證。
在計算遍佈之時代中，存在與軟體版權保護、防偽IC(亦即，晶片)及系統可靠性有關的大量安全性問題。軟體保護係用以防止軟體之未經授權複製到一系列電腦安全技術。換言之，軟體必須能夠判定使用者是否經適當許可以使用軟體，且僅在被許可之情況下執行軟體。與軟體保護有關的另一問題為如何識別晶片或平台(軟體在其上執行)是否為防偽晶片。防偽晶片已在產業中激增且成為電子器件供應鏈之風險。因此，識別並限制防偽晶片在電子器件供應鏈中之使用至關重要。
晶載實體不可仿製功能(Physical Unclonable Function，PUF)係利用IC內部之製造製程變化的晶片唯一挑戰回應機制。挑戰與對應回應之間的關係係藉由IC中之邏輯及互連件中之複雜統計變化來判定。可 在先前技術中發現IC中之不同PUF實施。舉例而言，基於環式振盪器之PUF利用IC之製造製程變化，該等變化造成相同佈局之環式振盪器之頻率的隨機但靜態之變化。
圖1說明在先前技術中發現的基於環式振盪器之PUF電路102之一個實例的示意方塊圖。複數個環式振盪器(RO)104可被同時啟用，且將該複數個RO之輸出發送至兩個或兩個以上開關(多工器)106、108。一挑戰充當至開關106、108之輸入，該挑戰使每一開關106、108接著自該複數個RO 104中選擇單一RO。發送至開關106、108之挑戰經設計以使得每一開關106、108選擇一不同RO。歸因於半導體層級之輕微製造變化，選中RO各自具有與之相關聯的稍微不同諧振頻率，即使每一RO已試圖使RO相同來製造。PUF輸出回應係藉由如計數器110及112所量測/儲存的此等選中環式振盪器之頻率的成對比較114產生。舉例而言，若第一計數器110偵測高於第二計數器112之頻率，則可產生邏輯「1」，否則可產生邏輯「0」。以此方式，做出的該等比較表示一挑戰/回應機制，其中所選RO對係挑戰且RO頻率比較結果係回應。
理想地，選為挑戰之每一RO對將產生唯一回應。所產生之回應不應能夠基於挑戰輸入提前判定。此外，輸入至PUF中之相同挑戰每次均應產生相同回應輸出。然而，隨時間過去及使用此等性質中之一或多者尤其可能未必適用。舉例而言，隨時間過去，一個RO之頻率可由於過度使用而慢下來，且相同挑戰輸入可產生一不同回應輸出(例如，邏輯「1」可轉換為「0」)。
類似上述之電路的基於RO之PUF電路可用以產生一晶片識別符號碼。然而，僅依靠僅以此方式產生之晶片識別符號碼之晶片識別安全系統受固有限制。
由於CMOS製程技術繼續沿著積極擴張路圖前進，故設計可靠電 路對於每一技術里程碑而言已變得愈加具有挑戰性。可靠性問題(諸如，偏壓溫度不穩定性(bias temperature instability，BTI)、熱載子注入(hot carrier injection，HCI)及時間相依介電質擊穿(time-dependent dielectric breakdown，TDDB))已變得更普遍，因為電場在奈米級CMOS器件中繼續增加。此等挑戰中之一最緊迫挑戰係由PMOS電晶體之Si-SiO界面中之阱產生造成的負偏壓溫度不穩定性(negative bias temperature instability，NBTI)。因此，數位電路降級之精確量測係設計老化容許電路之關鍵態樣。
圖2說明在先前技術中發現的IC老化感測器電路200之示意方塊圖。兩個RO 202、204之輸出端係耦接至判定RO 202與RO 204之間的頻率差f diff 之相位比較器206。第一RO 202(例如，ROSTR)係「受應力」的，因為第一RO幾乎始終以供應電壓位準V DD_STR 通電(亦即，第一RO在連續操作)，該供應電壓位準大於晶片之標稱供應電壓V DD 。與之對比，第二RO 204(例如，ROREF)通常斷電(亦即，第二RO不操作)。因而，在需要量測之時間期間，使兩個RO在標稱供應電壓V DD 下操作(亦即，打開)，且藉由相位比較器206來量測RO 202與RO 204之間的頻率差。隨時間過去，受應力RO 202之操作頻率將相對於不受應力RO 204之操作頻率減小(亦即，f diff 將增加)。接著可藉由分析f diff 隨時間增加之量來判定IC老化感測器電路200之老化，且因此又判定較大電路(感測器電路200駐留於其上)之老化。
上述電路中之每一者佔用IC之作用表面上之寶貴晶片面積。因此，可提取由PUF安全電路及IC老化偵測器電路提供之益處的具有減小之實施所需晶片面積之經改良電路設計係有價值的。此外，始終需要系統之識別防偽晶片且執行晶片健康監視(亦即，偵測晶片老化)的增加之能力。
一個特徵提供一種積體電路，其包含：經組態以部分地實施一實體不可仿製功能(PUF)的第一複數個環式振盪器；經組態以部分地實施一老化感測器電路的第二複數個環式振盪器；及耦接至該第一複數個環式振盪器及該第二複數個環式振盪器之一環式振盪器選擇電路，其中該環式振盪器選擇電路經調適以選擇來自該第一複數個環式振盪器及/或該第二複數個環式振盪器中之至少一者的至少兩個環式振盪器輸出，且其中該環式振盪器選擇電路通常由該PUF及該老化感測器電路共用。根據一個態樣，該積體電路進一步包含經調適以接收並比較該兩個環式振盪器輸出且產生一輸出信號之一輸出功能電路。根據另一態樣，該第一複數個環式振盪器及該第二複數個環式振盪器包括至少一通常共用環式振盪器。根據又一態樣，該選擇電路包括接收來自該複數個第一環式振盪器及該複數個第二環式振盪器之輸出的兩個或兩個以上選擇開關，該等選擇開關選擇該至少兩個環式振盪器輸出。
根據一個態樣，該選擇電路回應於由一處理電路接收之一挑戰而選擇該至少兩個環式振盪器輸出。根據另一態樣，該選擇電路回應於該挑戰而將該至少兩個環式振盪器輸出提供至該處理電路。根據又一態樣，該第一複數個環式振盪器藉由以下操作來實施該實體不可仿製功能：選擇性地啟用該第一複數個環式振盪器中之至少兩個環式振盪器，其中由該第一複數個環式振盪器間的製造變化引起之頻率變化產生一唯一識別符。根據另一態樣，選擇性地啟用之該兩個環式振盪器相互離開至少10μm而定位。
根據一個態樣，該第二複數個環式振盪器藉由以下操作來實施該老化感測器電路：使該第二複數個環式振盪器中之一第一環式振盪器連續地運作；使該第二複數個環式振盪器中之一第二環式振盪器維持閒置，除非老化偵測經確定；及藉由執行該第一環式振盪器與該第 二環式振盪器之間的一差動頻率量測來確定電路老化資訊。根據另一態樣，該第二複數個環式振盪器之該第一環式振盪器及該第二環式振盪器彼此間的距離不超過10μm。根據又一態樣，該第二複數個環式振盪器的連續運作之環式振盪器及閒置環式振盪器之數個對係跨該積體電路之各種部分而分散，以產生連續運作之環式振盪器及閒置環式振盪器之該等對所定位於的該積體電路之該部分之局部電路可靠性資訊。
另一特徵提供一種製造一積體電路之方法，該方法包含：提供經組態以部分地實施一實體不可仿製功能(PUF)的第一複數個環式振盪器；提供經組態以部分地實施一老化感測器電路的第二複數個環式振盪器；提供一環式振盪器選擇電路；將該環式振盪器選擇電路耦接至該第一複數個環式振盪器及該第二複數個環式振盪器，其中該環式振盪器選擇電路經調適以選擇來自該第一複數個環式振盪器及/或該第二複數個環式振盪器中之至少一者的至少兩個環式振盪器輸出，且在該PUF與該老化感測器電路之間共用該環式振盪器選擇電路。根據一個態樣，該方法進一步包含：提供經調適以接收並比較該兩個環式振盪器輸出且產生一輸出信號之一輸出功能電路。根據另一態樣，該方法進一步包含：在該第一複數個環式振盪器與該第二複數個環式振盪器之間共用至少一環式振盪器。根據又一態樣，該選擇電路包括經調適以接收來自該複數個第一環式振盪器及該複數個第二環式振盪器之輸出的兩個或兩個以上選擇開關，該等選擇開關選擇該至少兩個環式振盪器輸出。根據另一態樣，該選擇電路經調適以回應於由一處理電路接收之一挑戰而選擇該至少兩個環式振盪器輸出。
根據一個態樣，該選擇電路經調適以回應於該挑戰而將該至少兩個環式振盪器輸出提供至該處理電路。根據另一態樣，該第一複數個環式振盪器經調適以藉由以下操作來實施該實體不可仿製功能：選 擇性地啟用該第一複數個環式振盪器中之至少兩個環式振盪器，其中由該第一複數個環式振盪器間的製造變化引起之頻率變化產生一唯一識別符。根據又一態樣，該第二複數個環式振盪器經調適以藉由以下操作來實施該老化感測器電路：使該第二複數個環式振盪器中之一第一環式振盪器連續地運作；使該第二複數個環式振盪器中之一第二環式振盪器維持閒置，除非老化偵測經確定；及藉由執行該第一環式振盪器與該第二環式振盪器之間的一差動頻率量測來確定電路老化資訊。根據又一態樣，該方法進一步包含：跨該積體電路之各種部分分散該第二複數個環式振盪器的連續運作之環式振盪器及閒置環式振盪器之數個對，以產生連續運作之環式振盪器及閒置環式振盪器之該等對所定位於的該積體電路之該部分之局部電路可靠性資訊。
另一特徵提供一種積體電路，其包含：用於實施一實體不可仿製功能(PUF)之構件；用於實施一老化感測器電路之構件；及耦接至用於實施該PUF之該構件及用於實施該老化感測器電路之該構件的用於選擇一信號之構件，其中用於選擇之該構件經調適以選擇自用於實施該PUF之該構件及用於實施該老化感測器電路之該構件中之至少一者輸出的至少兩個信號，其中用於選擇之該構件通常由用於實施該PUF之該構件及用於實施該老化感測器電路之該構件共用。根據一個態樣，該積體電路進一步包含用於比較信號之構件，用於比較之該構件經調適以接收並比較自用於實施該PUF之該構件及用於實施該老化感測器電路之該構件中之至少一者輸出的該兩個信號，用於比較之該構件產生一輸出信號。根據另一態樣，用於實施該PUF之該構件及用於實施該老化感測器電路之該構件包括至少一通常共用環式振盪器。根據又一態樣，用於實施該PUF之該構件係藉由以下操作來執行：選擇性地啟用用於實施該PUF之該構件中之至少兩個環式振盪器，其中由該第一複數個環式振盪器間的製造變化引起之頻率變化產生一唯一 識別符。
根據一個態樣，用於實施該老化感測器電路之該構件係藉由以下操作來執行：使用於實施該老化感測器電路之該構件之一第一環式振盪器連續地運作；使用於實施該老化感測器電路之該構件之一第二環式振盪器維持閒置，除非老化偵測經確定；及藉由執行該第一環式振盪器與該第二環式振盪器之間的一差動頻率量測來確定電路老化資訊。根據另一態樣，用於實施該老化感測器電路之該構件的連續運作之環式振盪器及閒置環式振盪器之數個對係跨該積體電路之各種部分而分散，以產生連續運作之環式振盪器及閒置環式振盪器之該等對所定位於的該積體電路之該部分之局部電路可靠性資訊。
另一特徵提供一種電腦可讀儲存媒體，該電腦可讀儲存媒體上儲存有在由至少一處理器執行時使該處理器進行以下操作之一或多個指令：用第一複數個環式振盪器來實施一實體不可仿製功能(PUF)；用第二複數個環式振盪器來實施一老化感測器電路；及使用耦接至該第一複數個環式振盪器及該第二複數個環式振盪器之一環式振盪器選擇電路而選擇來自該第一複數個環式振盪器及/或該第二複數個環式振盪器中之至少一者的至少兩個環式振盪器輸出，其中該環式振盪器選擇電路通常由該PUF及該老化感測器電路共用。
另一特徵提供一種電子器件，該電子器件包含：耦接至一匯流排的複數個組件，每一組件具有經組態以實施以下各者的環式振盪器之一陣列：(a)用以輔助產生一唯一識別符或密鑰之一實體不可仿製功能(PUF)，及(b)提供對應組件之電路老化資訊之一老化感測器電路；及耦接至該匯流排之一處理電路，該處理電路經調適以執行以下操作中之至少一者：獲得該一或多個組件之老化資訊；獲得用於該等組件中之至少一者之該唯一識別符或密鑰；及/或藉由組合自來自不同組件之環式振盪器之兩個或兩個以上陣列獲得之資訊而產生一第二 唯一識別符或密鑰。根據一個態樣，環式振盪器之每一陣列包括用以實施該PUF之第一複數個環式振盪器及用以實施該老化感測器電路之第二複數個環式振盪器。根據另一態樣，每一組件進一步包含回應於由該處理電路接收之一挑戰而選擇至少兩個環式振盪器輸出之一選擇電路。根據又一態樣，每一組件進一步包含：一輸出功能電路，其經調適以比較該兩個環式振盪器輸出，基於該比較產生一輸出信號，且將該輸出信號提供至該處理電路。根據另一態樣，該選擇電路將該兩個環式振盪器輸出提供至該處理電路。
另一特徵提供一種製造一電子器件之方法，該方法包含：提供一匯流排；提供一處理電路；提供複數個組件，每一組件具有經組態以實施以下各者的環式振盪器之一陣列：(a)用以輔助產生一唯一識別符或密鑰之一實體不可仿製功能(PUF)，及(b)提供對應組件之電路老化資訊之一老化感測器電路；將該複數個組件耦接至該匯流排；及將該處理電路耦接至該匯流排，該處理電路經調適以執行以下操作中之至少一者：獲得該一或多個組件之老化資訊；獲得用於該等組件中之至少一者之該唯一識別符或密鑰；及/或藉由組合自來自不同組件之環式振盪器之兩個或兩個以上陣列獲得之資訊而產生一第二唯一識別符或密鑰。
另一特徵提供一種電子器件，該電子器件包含：耦接至用於通信之一構件的複數個組件，每一組件具有用於實施用以輔助產生一唯一識別符或密鑰之一實體不可仿製功能(PUF)之一構件，及用於提供對應組件之電路老化資訊之一構件；及耦接至用於通信之該構件之用於處理之構件，用於處理之該構件經調適以執行以下操作中之至少一者：獲得該一或多個組件之老化資訊；獲得用於該等組件中之至少一者之該唯一識別符或密鑰；及/或藉由組合自來自不同組件之兩個或兩個以上的用於實施該PUF之構件及用於提供電路老化資訊之構件獲得之 資訊而產生一第二唯一識別符或密鑰。
另一特徵提供一種電腦可讀儲存媒體，該電腦可讀儲存媒體上儲存有在由至少一處理器執行時使該處理器進行以下操作之一或多個指令：使耦接至一匯流排且各自具有環式振盪器之一陣列的複數個組件實施以下各者：(a)用以輔助產生一唯一識別符或密鑰之一實體不可仿製功能(PUF)，及(b)提供對應組件之電路老化資訊之一老化感測器電路；及使耦接至該匯流排之一處理電路獲得該一或多個組件之老化資訊、獲得用於該等組件中之至少一者之該唯一識別符或密鑰及/或藉由組合自來自不同組件之環式振盪器之兩個或兩個以上陣列獲得之資訊而產生一第二唯一識別符或密鑰。
102‧‧‧基於環式振盪器之實體不可仿製功能(PUF)電路
104‧‧‧環式振盪器(RO)
106‧‧‧開關(多工器)
108‧‧‧開關(多工器)
110‧‧‧計數器
112‧‧‧計數器
114‧‧‧成對比較
200‧‧‧積體電路(IC)老化感測器電路
202‧‧‧環式振盪器(RO)
204‧‧‧環式振盪器(RO)
206‧‧‧相位比較器
300‧‧‧晶片識別及晶片健康監視裝置
302‧‧‧實體不可仿製功能(PUF)及老化感測器電路
304‧‧‧處理電路
306‧‧‧記憶體電路/記憶體晶片
310‧‧‧環式振盪器(RO)陣列
312‧‧‧環式振盪器(RO)選擇器電路
314‧‧‧輸出功能電路
316‧‧‧環式振盪器(RO)
318‧‧‧實體不可仿製功能(PUF)模組
320‧‧‧晶片老化感測器模組
322a‧‧‧輸出
322b‧‧‧輸出
322c‧‧‧輸出
322n‧‧‧輸出
324a‧‧‧環式振盪器(RO)頻率
324b‧‧‧環式振盪器(RO)頻率
326‧‧‧輸出回應
328‧‧‧挑戰
330‧‧‧晶片識別符
332‧‧‧晶片老化值
334‧‧‧以通信方式耦接
400‧‧‧環式振盪器(RO)
402‧‧‧及(AND)閘
404a‧‧‧反相器
404b‧‧‧反相器
404n‧‧‧反相器
406‧‧‧輸入端子
408‧‧‧輸入端子
410‧‧‧輸出端子
412‧‧‧環式振盪器(RO)之輸出
502‧‧‧環式振盪器(RO)
504‧‧‧環式振盪器(RO)
506‧‧‧環式振盪器(RO)
508‧‧‧環式振盪器(RO)
510‧‧‧環式振盪器(RO)
512‧‧‧第一開關
514‧‧‧第二開關
516‧‧‧第一計數器
518‧‧‧第二計數器
520‧‧‧比較器/比較器電路
522‧‧‧晶片識別符或密鑰產生挑戰
524‧‧‧輸出
526‧‧‧輸出
528‧‧‧輸出
530‧‧‧PUF RO信號/環式振盪器(RO)輸出
532‧‧‧PUF RO信號/環式振盪器(RO)輸出
534‧‧‧輸出信號
600‧‧‧晶片識別及晶片健康監視裝置
602‧‧‧實體不可仿製功能(PUF)及老化感測器電路
604‧‧‧處理電路
606‧‧‧記憶體電路
610‧‧‧環式振盪器(RO)陣列
612‧‧‧環式振盪器(RO)選擇器電路
624a‧‧‧環式振盪器(RO)輸出
624b‧‧‧環式振盪器(RO)輸出
700‧‧‧電子器件
702‧‧‧電路模組
704‧‧‧電路模組
706‧‧‧電路模組
708‧‧‧電路模組
710‧‧‧匯流排
712‧‧‧實體不可仿製功能(PUF)及老化感測器電路(PUF/ASC)
714‧‧‧實體不可仿製功能(PUF)及老化感測器電路(PUF/ASC)
716‧‧‧實體不可仿製功能(PUF)及老化感測器電路(PUF/ASC)
718‧‧‧實體不可仿製功能(PUF)及老化感測器電路 (PUF/ASC)
720‧‧‧處理電路
722‧‧‧記憶體電路
724‧‧‧處理器
800‧‧‧製造積體電路之方法
900‧‧‧製造電子器件之方法
圖1說明在先前技術中發現的基於環式振盪器之PUF電路之一個實例的示意方塊圖。
圖2說明在先前技術中發現的IC老化感測器電路之示意方塊圖。
圖3說明一例示性晶片識別及晶片健康監視裝置之高階示意圖。
圖4說明一環式振盪器之示意方塊圖。
圖5說明PUF及老化感測器電路之示意方塊圖。
圖6說明一晶片識別及晶片健康監視裝置之示意方塊圖。
圖7說明一電子器件之示意方塊圖。
圖8說明製造一積體電路之一方法。
圖9說明製造一電子器件之一方法。
在以下描述中，給出特定細節以提供對本發明之各種態樣之透徹理解。然而，一般熟習此項技術者將理解，可在無此等特定細節之情況下實踐該等態樣。舉例而言，可以方塊圖來展示電路以避免在非必要細節上使該等態樣不分明。在其他例子中，可能未詳細展示熟知 電路、結構及技術以不使本發明之該等態樣不分明。
詞「例示性」在本文中用以意謂「充當一實例、例子或說明」。在本文中被描述為「例示性」的任何實施或態樣未必解釋為較本發明之其他態樣較佳或有利。同樣地，術語「態樣」並不需要本發明之所有態樣包括所論述之特徵、優點或操作模式。如本文中所使用，術語「晶片健康監視」或「健康監視」僅指偵測IC及/或IC內之模組的由IC及/或IC內之模組之老化及/或使用引起的可靠性及/或可靠度問題。
概述
一個實施提供一基於環式振盪器(RO)之電路，該電路提供晶片老化偵測及PUF能力(例如，用於產生唯一識別符/密鑰)兩者。亦即，藉由共用一或多個環式振盪器鏈及/或一選擇器電路而可用同一環式振盪器電路來實施老化偵測感測器及PUF。將此等安全及晶片健康監視功能兩者整合於一共同或共用電路中減小晶粒中所需之面積。
另一態樣提供在一主機系統內之多個組件中實施此兩用環式振盪器電路。該主機系統因此能夠監視個別組件以判定該系統之總體健康，且亦可藉由組合來自不同組件之兩個或兩個以上此等環式振盪器電路之輸出來建置安全組件(例如，密鑰、識別符等)。
例示性機構
圖3說明根據本發明之一態樣的例示性晶片識別及晶片健康監視裝置300之高階示意圖。裝置300可包括PUF及老化感測器電路302、處理電路304及/或記憶體電路306。
PUF及老化感測器電路302包括RO陣列310、RO選擇器電路312(例如，用於選擇信號之構件)及輸出功能電路314(例如，用於比較信號之構件)。RO陣列310包括複數個RO 316。RO 316之第一分組可與PUF模組318相關聯，而RO 316之第二分組可與晶片老化感測器模組320相關聯。值得注意地，RO 316中之一或多者係與PUF模組318及晶 片老化感測器模組320兩者相關聯(如均涵蓋相同三個RO之模組318、320之重疊虛線所指示)。RO陣列310中所展示且與每一模組318、320相關聯之RO 316的數目僅為例示性的。
RO陣列310之該複數個RO 316各自具有表示RO之頻率的輸出322a、322b、322c、......、322n。此等頻率輸出被輸入至RO選擇器電路312中。RO選擇器電路312選擇複數個RO頻率輸出322a、322b、322c、......、322n中之兩個(或兩個以上)RO頻率324a、324b。舉例而言，選擇器電路312可包括選擇RO頻率324a、324b之一或多個開關(例如，多工器)。RO頻率324a、324b接著被輸入至輸出功能電路314中，該輸出功能電路分析該兩個(或兩個以上)頻率324a、324b且產生輸出回應326。在一個態樣中，輸出功能電路314可為簡單比較器電路，該比較器電路視該兩個(或兩個以上)輸入頻率324a、324b中的哪個較大而改變其輸出信號(例如，邏輯「1」或「0」)。在其他態樣中，輸出功能電路314可愈加複雜，以使得該電路對該兩個(或兩個以上)輸入頻率324a、324b執行其他分析以產生輸出串326。
處理電路304尤其產生充當至PUF及老化感測器電路302之輸入之挑戰328。具體言之，挑戰328含有指示RO選擇器電路312選擇該兩個(或兩個以上)RO頻率輸出322a、322b、322c、......、322n中之哪些作為輸出324a、324b的資料。挑戰328亦可含有啟用或停用(例如，通電或斷電)RO陣列310中之選定RO 316的資料。在一個實例中，挑戰328可為請求PUF及老化感測器電路302利用其PUF能力產生一識別符值之一請求。根據另一實例，挑戰328可為請求PUF及老化感測器電路302利用其電路老化感測能力來提供晶片健康監視資訊之一請求。在任一情況下，處理電路304接收來自PUF及老化感測器電路302的對其挑戰328之回應326。
根據一個實例，記憶體電路306可為(例如)儲存晶片識別符330及 /或晶片老化值332之唯讀記憶體(ROM)。記憶體晶片306可以通信方式耦接334至處理電路304。舉例而言，處理電路304可將晶片識別挑戰328發出至PUF及老化感測器電路302。使用電路之PUF能力，PUF及老化感測器電路302可產生一晶片識別符值以作為對上面駐留有PUF及老化感測器電路302之IC或IC子模組而言唯一的回應326。處理電路304可接著比較晶片識別符值回應326與儲存於記憶體306中之晶片識別符330。若該兩者匹配，則IC及/或正在處理電路304上執行之其他軟體可繼續正常操作，否則，可產生一錯誤訊息，且IC及/或處理電路304之可操作性可暫時中止。作為另一實例，處理電路304可將健康監視挑戰328發出至PUF及老化感測器電路302。使用電路之健康監視能力，PUF及老化感測器電路302可將電路老化資訊回應326提供至處理電路304。處理電路304可接著比較電路老化資訊回應326與儲存於記憶體306中之到期壽命332。若電路老化資訊回應326值不超過到期壽命332，則IC及/或正在處理電路304上執行之其他軟體可繼續正常操作，否則，可產生一錯誤訊息，且IC及/或處理電路304之可操作性可暫時中止。
圖4說明根據一個態樣之環式振盪器400之示意方塊圖。RO 400包括及(AND)閘402及奇數數目個反相器404a、404b、......、404n。AND閘402具有至少兩個輸入端子406、408及一輸出端子410。AND閘之輸出端子410可輸入至第一反相器404a中。反相器404a、404b、......接著如所示地串聯連接。RO 400之輸出412接著經耦接至AND閘極之輸入端子406中之一者。其他輸入端子408係耦接至可(例如)由類似於圖3所示之處理電路304之一處理電路控制之一啟用(Enable)信號。參看圖4，若RO 400具有足夠電力且啟用信號為高(例如，邏輯值「1」)，則RO輸出412將在邏輯值之間往復地雙態觸發(亦即，在「1」與「0」之間往復地雙態觸發)。
圖5說明根據一個態樣之PUF及老化感測器電路302之示意方塊圖。電路302包括複數個RO 502、504、506、508、510、第一開關512、第二開關514、第一計數器516、第二計數器518及比較器520。參看圖3及圖5，該複數個RO 502、504、506、508、510可為(例如)RO陣列310。開關512、514可為(例如)RO選擇器312。類似地，計數器516、518及比較器520可為(例如)輸出功能電路314。RO 502、504、506、508、510可為(例如)圖4所示之RO 400。
在所說明實例中，RO 502、504、506、508、510可視其功能而分類/分組成三個類型。第一群組由主要用於電路302之PUF能力的第一複數個RO 502、504、506(例如，用於實施PUF之構件)組成。可存在N個此等RO 502、504、506，其中N為大於或等於二之正整數。僅作為一個實例，N可為512、1024或2048。值得注意地，可使用圖5所示之一或多個啟用信號(亦即，啟用PUF_1、啟用PUF_2、啟用PUF_3)來選擇性地啟用PUF RO 502、504、506(亦即，有時接通且有時斷開)。
第二群組由主要用於健康監視之至少一RO 508組成。此RO 508在大多數時間中被啟用，且因此經標記為「受應力RO」。在一個態樣中，受應力RO 508可利用大於其他電路(諸如，PUF RO 502、504、506)所用之標稱供應電壓V DD 之供應電壓V DD_STR 。在另一態樣中，受應力RO 508可利用其他PUF RO 502、504、506所用之相同標稱供應電壓V DD 。第三群組由主要用於健康監視之至少一RO 510組成。此RO 510在大多數時間中被停用，且因此經標記為「閒置參考RO」。受應力RO 508及閒置參考RO 510可被視為第二複數個RO，且為用於實施一老化感測器電路之一構件。
在一個操作模式下，電路302可利用其PUF能力來產生一密鑰或識別符。舉例而言，電路302可接收來自一處理電路(諸如，圖3所示之處理電路304)之晶片識別符或密鑰產生挑戰522。參看圖5，挑戰 522可藉由接通適當啟用信號(例如，啟用PUF_1、啟用PUF_2、......、啟用PUF_N 中之兩者)而使複數個PUF RO 502、504、506中的兩個PUF RO被選擇性地啟動/啟用。挑戰522亦將使兩個開關512、514被選擇且通過選擇性地啟動/啟用的該複數個輸出524、526、528中之兩個不同RO輸出。因此，每一開關512、514將一個PUF RO信號530、532提供至計數器516、518。RO輸出530、532之頻率用來使其各別計數器516、518之值增加。歸因於選中之PUF RO之間的小差異，RO輸出530、532將具有稍微不同之頻率。因而，計數器516、518將以不同速率改變且在一預定義時間段之後具有不同計數器值。接著藉由比較器電路520比較計數器516、518，且基於該比較而產生輸出信號534。舉例而言，若第一計數器516之值大於第二計數器518之值率，則可產生邏輯「1」，否則可產生邏輯「0」。此處理程序可執行複數次(每次可能選擇用於比較之不同PUF RO 502、504、506)，直至產生具足夠長度之一識別符或密鑰(例如，位元串)。
在另一操作模式下，電路302可利用其健康監視能力來提供上面駐留有電路302之IC或IC子模組之電路老化資訊。舉例而言，電路302可接收來自一處理電路(諸如，圖3所示之處理電路304)之晶片老化請求挑戰522。參看圖5，挑戰522可使受應力RO 508及閒置參考RO 510進入量測狀態。在量測狀態期間，受應力RO 508可繼續被啟用(亦即，仍在操作)，然而，該受應力RO可在其通常使用應力供應電壓V DD_STR 之情況下利用標稱供應電壓V DD (否則，該受應力RO之供應電壓保持在V DD )。此外，閒置參考RO 510係經由啟用AS_Ref啟用(亦即，該閒置參考RO使用標稱供應電壓V DD 來通電)，使得該閒置參考RO變為操作的。挑戰522亦將使兩個開關512、514選擇受應力RO 508及閒置參考RO 510之輸出且使該等輸出通過。歸因於受應力RO 508在大部分時間中保持操作之事實，受應力RO之振盪頻率隨時間減小，而 閒置參考RO 510之振盪頻率保持相對相同，因為閒置參考RO通常斷電。因此，受應力RO 508與閒置參考RO 510之間的輸出頻率差經過一定時間增加。接著將此等兩個RO 508、510之輸出530、532提供至計數器516、518及比較器520，使得可產生輸出回應信號534。舉例而言，在此情況下，可輸出534計數器值516、518之間的實際差以提供兩個RO 508、510之間的頻率差之估計。可比較值之差與根據經驗獲得(例如，儲存於圖3之記憶體電路306中)之資料以整體確定IC或IC子模組之電路老化資訊。
即使PUF RO 502、504、506僅可選擇性地啟用以節約電力(例如，不同於幾乎始終通電之受應力RO 508)，該等PUF RO之振盪頻率亦可由於使用而隨時間減小。因此，兩個PUF RO之輸出頻率之間的差可隨時間相對於彼此改變。此差可足夠極端，以使得先前具有相比於另一PUF RO較低之振盪頻率的一個PUF RO稍後可具有相比於同一PUF RO稍微較高之振盪頻率。因此，導致此等兩個PUF RO之間的比較之挑戰522可導致輸出回應534之變化(例如，輸出534處之位元轉換)。因此，電路302之健康監視能力可用以偵測哪些PUF RO已經受其原始振盪頻率的過大變化，以使得該等PUF RO不再可靠(亦即，與其他PUF RO相比時，該等PUF RO傾向於造成輸出534之位元轉換)。
因此，根據另一操作模式，電路302可利用其健康監視能力來提供選擇PUF RO 502、504、506路徑之可靠性資訊。舉例而言，電路302可接收來自一處理電路(諸如，圖3所示之處理電路304)之路徑可靠性請求挑戰522。參看圖5，挑戰522可使將經由啟用PUF_2啟用之所要PUF RO(例如，PUF RO 504)及閒置參考RO 510進入量測狀態(亦即，RO 510經由啟用AS_Ref而通電)。挑戰522亦將使兩個開關512、514選擇RO 504及閒置參考RO 510之輸出且使該等輸出通過。歸因於PUF RO 504之振盪頻率隨時間減小(由於使用)且閒置參考RO 510之振 盪頻率保持實質上相同之事實，PUF RO 504與閒置參考RO 510之間的頻率差隨時間過度增長。接著將此等兩個RO 504、510之輸出530、532提供至計數器516、518及比較器520，使得可產生輸出回應信號534。舉例而言，在此情況下，可輸出534計數器值516、518之間的實際差以提供兩個RO 504、510之間的頻率差之估計。可比較值之差與兩個RO 504、510之最初獲得且儲存之頻率差值，且可針對預計PUF RO 504之路徑可靠性問題來評估任何顯著變化。
圖5說明單一受應力RO 508及單一參考RO 510。然而，PUF及老化感測器電路302可包含複數個受應力RO及複數個參考RO。舉例而言，複數個受應力RO及/或參考RO可跨IC之各種實體部分而分散。由於IC之不同部分可經受不同應力，故IC之某些部分可體驗較明顯之老化效應。舉例而言，IC之不同區域可體驗不同之晶粒製程變化、不同之溫度波動及/或不同之供應電壓波動。此等效應可對位於IC之特定區域內之某些電路組件造成額外應力。因此，將受應力RO及參考RO(類似RO 508、510)置放於IC之不同部分/區域中可幫助量化局部於置放區域之老化效應，且可幫助偵測已經受嚴重老化且不再可靠之PUF RO的有缺陷密鑰或識別符產生。根據一個態樣，一對受應力RO及參考RO可彼此非常接近地置放(例如，分開小於10μm)以將初始頻率差減至最小。根據另一態樣，可置放及/或選擇該對受應力RO及參考RO，使得該等RO遠隔(例如，分開大於10μm)。
此外，複數個PUF RO 502、504、506可置放於IC之各種部分處。當選擇兩個不同PUF RO用於比較以產生如上所述之密鑰/識別符位元時，所選之PUF RO可來自IC之不同部分。亦即，挑戰522可特定選擇實體上彼此分開至少一特定臨限距離的兩個不同PUF RO，而非實體上恰彼此緊接地佈局的兩個PUF RO。如前述段落中所描述，IC之不同區域可體驗不同之晶粒製程變化、不同之溫度波動及/或不同 之供應電壓波動。因此，實體上彼此分開較遠的兩個PUF RO可具有比實體上彼此接近(例如，恰彼此緊接)的兩個PUF RO大的操作頻率之間的差，因為前一對可體驗較大製造變化。因此，可針對密鑰/識別符產生而自IC之不同部分選擇兩個PUF RO，以增加該等PUF RO之操作頻率可更好區別之機率。舉例而言，所選之兩個PUF RO可在IC上分開至少10μm、50μm、100μm、200μm、500μm或1000μm。
圖6說明根據另一態樣之晶片識別及晶片健康監視裝置600之示意方塊圖。與圖3所示之裝置300相同，圖6中所說明之裝置600亦包括PUF及老化感測器電路602、處理電路604及記憶體電路606，且執行之操作與圖3之裝置300相同。除了圖6之PUF及老化感測器電路602缺少可包括計數器及比較器之輸出功能電路314(參見圖3及圖5)之外，圖6所示之PUF及老化感測器電路602相同於圖3中之PUF及老化感測器電路302。PUF及老化感測器電路602包括RO陣列610及RO選擇器電路612。RO選擇器電路612將兩個(或兩個以上)RO輸出624a、624b作為回應輸出至處理電路604，處理電路可為與PUF及老化感測器電路602分離之電路。對於圖6之PUF及老化感測器電路600，處理電路302可執行由輸出功能電路314進行的相同功能。
圖7說明根據一個態樣之電子器件700之示意方塊圖。電子器件700可為具有IC之任何數位電子器件，諸如，行動電話及電腦。電子器件700包括複數個電路模組702、704、706、708、處理電路720、記憶體電路722、其他處理器724，及互連前述電路之一或多個匯流排710。電路模組702、704、706、708(本文中亦稱為「組件」)可為執行電子器件700之不同功能的單獨IC。舉例而言，電路A 702可為一多媒體子系統電路，電路B 704可為一加密處理電路，電路C 706可為一數據機電路，且電路N 708可為一低功率音訊電路。當然，電子器件700可具有更多電路模組。
在所說明實例中，每一電路模組702、704、706、708包括其自身的PUF及老化感測器電路(PUF/ASC)712、714、716、718。PUF/ASC 712、714、716、718可為圖3所示之PUF及老化感測器電路302抑或圖6所示之PUF及老化感測器電路602。由於每一電路模組702、704、706、708包括其自身的PUF/ASC 712、714、716、718，故每一電路模組702、704、706、708可產生密鑰/識別符及/或健康監視資訊且將該密鑰/識別符及/或健康監視資訊提供至電子器件之處理電路720(雙箭頭虛線指示模組702、704、706、708與處理電路720之間的通信)。處理電路720可對比儲存於記憶體電路722中之資料來驗證該等回應。
根據一個實例，PUF/ASC 712、714、716、718相同於圖3所示之PUF及老化感測器電路302。在此情況下，處理電路720可將一挑戰發送至每一PUF/ASC 712、714、716、718，且PUF/ASC 712、714、716、718自身將執行必要RO頻率比較且將回應發送回至處理電路720。舉例而言，PUF/ASC 712、714、716、718可回應於一晶片識別符或密鑰產生挑戰而產生一密鑰或識別符串。作為另一實例，PUF/ASC 712、714、716、718可回應於一晶片老化/健康請求挑戰而提供電路老化資訊。舉例而言，若模組702、704、706、708之數目大(例如，五個或五個以上)，則可使用此局部產生之輸出回應處理方案，以便將模組702、704、706、708與處理電路720之間的經由匯流排710之通信減至最少。
根據另一實例，PUF/ASC 712、714、716、718相同於圖6所示之PUF及老化感測器電路602。在此情況下，處理電路720可將一挑戰發送至每一PUF/ASC 712、714、716、718，且作為回應，處理電路720將接收來自PUF/ASC 712、714、716、718之兩個(或兩個以上)RO輸出。接著，處理電路720將執行必要RO頻率比較。舉例而言， PUF/ASC 712、714、716、718可回應於一晶片識別符或密鑰產生挑戰而將兩個RO輸出提供至處理電路720。處理電路720將接著基於其接收之此等RO輸出而自身產生密鑰或識別符串。舉例而言，若模組702、704、706、708之數目小(例如，四個或四個以下)，則可使用此中心定位之輸出回應處理方案，此係因為自時序及/或電力消耗觀點來看，將來自模組702、704、706、708之RO輸出傳達至處理電路720並不麻煩。
PUF/ASC 712、714、716、718在每一晶片上的此分散式系統允許處理電路720判定電路模組702、704、706、708中之任一者是否由於老化而可能不可靠。該分散式系統亦允許處理電路720基於來自若干不同PUF/ASC 712、714、716、718(而非僅一個PUF/ASC)之回應而產生一密鑰或識別符(例如，一第二唯一識別符或密鑰)。此允許較大熵編及一較安全之密鑰或識別符產生。
圖8說明根據本發明之一個態樣之製造積體電路之方法800。首先，提供經組態以部分地實施一實體不可仿製功能(PUF)的第一複數個環式振盪器(802)。接下來，提供經組態以部分地實施一老化感測器電路的第二複數個環式振盪器(804)。接下來，提供一環式振盪器選擇電路(806)。接下來，將該環式振盪器選擇電路耦接至該第一複數個環式振盪器及該第二複數個環式振盪器，其中該環式振盪器選擇電路經調適以選擇來自該第一複數個環式振盪器及/或該第二複數個環式振盪器中之至少一者的至少兩個環式振盪器輸出(808)。最後，在該PUF與該老化感測器電路之間共用該環式振盪器選擇電路(810)。
圖9說明根據本發明之一個態樣之製造電子器件之方法900。首先，提供一匯流排及一處理電路(902)。接下來，提供複數個組件，其中每一組件具有經組態以實施以下各者的環式振盪器之一陣列：(a)用以輔助產生一唯一識別符或密鑰之一實體不可仿製功能(PUF)， 及(b)提供對應組件之電路老化資訊之一老化感測器電路(904)。接下來，將該複數個組件耦接至該匯流排(906)。接下來，亦將該處理電路耦接至該匯流排，其中該處理電路經調適以執行以下操作中之至少一者：獲得該一或多個組件之老化資訊；獲得用於該等組件中之至少一者之該唯一識別符或密鑰；及/或藉由組合自來自不同組件之環式振盪器之兩個或兩個以上陣列獲得之資訊而產生一第二唯一識別符或密鑰(908)。
圖3至圖9中所說明之該等組件、步驟、特徵及/功能中之一或多者可重新配置及/或組合成單一組件、步驟、特徵或功能或以若干組件、步驟或功能來具體化。在不脫離本發明之情況下，亦可添加額外元件、組件、步驟及/或功能。圖3至圖7中所說明之裝置、器件及/或組件可經組態以執行圖8及圖9中所描述之方法、特徵或步驟中之一或多者。本文中所描述之演算法亦可以軟體有效地實施及/或嵌入於硬體中。
此外，在本發明之一個態樣中，圖3及圖6中所說明之處理電路304、604可為經特殊設計及/或經硬接線以執行圖8中所描述之演算法、方法及/或步驟之特殊化處理器(例如，特殊應用積體電路(例如，ASIC))。因此，此特殊化處理器(例如，ASIC)可為用於執行圖8中所描述之演算法、方法及/或步驟之一構件的一個實例。此外，在本發明之另一態樣中，圖7中所說明之處理器724可為經特殊設計及/或經硬接線以執行圖9中所描述之演算法、方法及/或步驟之特殊化處理器(例如，特殊應用積體電路(例如，ASIC))。因此，此特殊化處理器(例如，ASIC)可為用於執行圖9中所描述之演算法、方法及/或步驟之一構件的一個實例。
又，請注意，本發明之態樣可描述為描繪為流程圖、流圖、結構圖或方塊圖之一處理程序。儘管流程圖可將操作描述為一順序處理 程序，但該等操作中之多者可並行或同時地執行。另外，該等操作之次序可重新配置。一處理程序係在其操作完成時終止。一處理程序可對應於方法、函式、程序、子常式、子程式等。當一處理程序對應於一函式時，該處理程序之終止對應於該函式返回調用函式或主函式。
此外，儲存媒體可表示用於儲存資料之一或多個器件，包括用於儲存資訊之唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體器件及/或其他機器可讀媒體，及處理器可讀媒體及/或電腦可讀媒體。術語「機器可讀媒體」、「電腦可讀媒體」及/或「處理器可讀媒體」可包括(但不限於)非暫時性媒體，諸如攜帶型或固定儲存器件、光學儲存器件及能夠儲存、含有或載運指令及/或資料之各種其他媒體。因此，本文中所描述之各種方法可藉由可儲存於「機器可讀媒體」、「電腦可讀媒體」及/或「處理器可讀媒體」中且由一或多個處理器、機器及/或器件執行的指令及/或資料來完全或部分地實施。
此外，本發明之態樣可藉由硬體、軟體、韌體、中間軟體、微碼或其任何組合來實施。當以軟體、韌體、中間軟體或微碼實施時，用以執行必要任務之程式碼或碼段可儲存於諸如儲存媒體或其他儲存器之機器可讀媒體中。處理器可執行必要任務。碼段可表示程序、函式、子程式、程式、常式、次常式、模組、套裝軟體、類，或指令、資料結構或程式敍述之任何組合。可藉由傳遞及/或接收資訊、資料、引數、參數或記憶體內容而將一碼段耦接至另一碼段或一硬體電路。可經由包括記憶體共用、訊息傳遞、符記傳遞、網路傳輸等之任何合適手段來傳遞、轉發或傳輸資訊、引數、參數、資料等。
結合本文中所揭示之實例所描述的各種說明性邏輯區塊、模組、電路、元件及/或組件可藉由以下各者來實施或執行：通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化 閘陣列(FPGA)或其他可程式化邏輯組件、離散閘或電晶體邏輯、離散硬體組件，或其經設計以執行本文中所描述之功能的任何組合。通用處理器可為微處理器，但在替代例中，處理器可為任何習知處理器、控制器、微控制器或狀態機。處理器亦可實施為計算組件之組合，例如，DSP與微處理器之組合、數個微處理器、結合DSP核心之一或多個微處理器，或任何其他此組態。
結合本文中所揭示之實例所描述的方法或演算法可以硬體、以可由處理器執行之軟體模組或以兩者之組合直接具體化為處理單元、程式化指令或其他指引之形式，且可含於單一器件中或跨多個器件而分散。軟體模組可駐留於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、抽取式碟片、CD-ROM或此項技術中已知的任何其他形式之儲存媒體中。儲存媒體可耦接至處理器，以使得處理器可自儲存媒體讀取資訊且將資訊寫入至儲存媒體。在替代例中，儲存媒體可與處理器成一體。
熟習此項技術者應進一步瞭解，結合本文中所揭示之態樣所描述的各種說明性邏輯區塊、模組、電路及演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。為了清楚地說明硬體與軟體之此互換性，已在上文中就功能性對各種說明性組件、區塊、模組、電路及步驟加以大體描述。此功能性係實施為硬體抑或軟體取決於特定應用及強加於整個系統之設計約束。
在不脫離本發明之情況下，可在不同系統中實施本文中所描述的本發明之各種特徵。應注意，本發明之前述態樣僅為實例且不應解釋為限制本發明。本發明之態樣之描述意欲為說明性的，且不欲限制申請專利範圍之範疇。因而，本發明教示可容易應用於其他類型之裝置，且許多替代、修改及變化將係熟習此項技術者顯而易見的。
300‧‧‧晶片識別及晶片健康監視裝置
302‧‧‧實體不可仿製功能(PUF)及老化感測器電路
304‧‧‧處理電路
306‧‧‧記憶體電路/記憶體晶片
310‧‧‧環式振盪器(RO)陣列
312‧‧‧環式振盪器(RO)選擇器電路
314‧‧‧輸出功能電路
316‧‧‧環式振盪器(RO)
318‧‧‧實體不可仿製功能(PUF)模組
320‧‧‧晶片老化感測器模組
322a‧‧‧輸出
322b‧‧‧輸出
322c‧‧‧輸出
322n‧‧‧輸出
324a‧‧‧環式振盪器(RO)頻率
324b‧‧‧環式振盪器(RO)頻率
326‧‧‧輸出回應
328‧‧‧挑戰
330‧‧‧晶片識別符
332‧‧‧晶片老化值
334‧‧‧以通信方式耦接

Claims (44)

  1. 一種積體電路，其包含：經組態以部分地實施一實體不可仿製功能(PUF)的第一複數個環式振盪器；經組態以部分地實施一老化感測器電路的第二複數個環式振盪器；及耦接至該第一複數個環式振盪器及該第二複數個環式振盪器之一環式振盪器選擇電路，該環式振盪器選擇電路經調適以選擇來自該第一複數個環式振盪器及/或該第二複數個環式振盪器中之至少一者的至少兩個環式振盪器輸出，其中該環式振盪器選擇電路通常由該PUF及該老化感測器電路共用。
  2. 如請求項1之積體電路，其進一步包含：經調適以接收並比較該兩個環式振盪器輸出且產生一輸出信號之一輸出功能電路。
  3. 如請求項1之積體電路，其中該第一複數個環式振盪器及該第二複數個環式振盪器包括至少一通常共用環式振盪器。
  4. 如請求項1之積體電路，其中該選擇電路包括接收來自該複數個第一環式振盪器及該複數個第二環式振盪器之輸出的兩個或兩個以上選擇開關，該等選擇開關選擇該至少兩個環式振盪器輸出。
  5. 如請求項1之積體電路，其中該選擇電路回應於由一處理電路接收之一挑戰而選擇該至少兩個環式振盪器輸出。
  6. 如請求項5之積體電路，其中該選擇電路回應於該挑戰而將該至少兩個環式振盪器輸出提供至該處理電路。
  7. 如請求項1之積體電路，其中該第一複數個環式振盪器藉由以下 操作來實施該實體不可仿製功能：選擇性地啟用該第一複數個環式振盪器中之至少兩個環式振盪器，其中由該第一複數個環式振盪器間的製造變化引起之頻率變化產生一唯一識別符。
  8. 如請求項7之積體電路，其中選擇性地啟用之該兩個環式振盪器彼此分開至少十(10)μm而定位。
  9. 如請求項1之積體電路，其中該第二複數個環式振盪器藉由以下操作來實施該老化感測器電路：使該第二複數個環式振盪器中之一第一環式振盪器連續地運作；使該第二複數個環式振盪器中之一第二環式振盪器維持閒置，除非老化偵測經確定；及藉由執行該第一環式振盪器與該第二環式振盪器之間的一差動頻率量測來確定電路老化資訊。
  10. 如請求項9之積體電路，其中該第二複數個環式振盪器之該第一環式振盪器及該第二環式振盪器彼此間的距離不超過十(10)μm。
  11. 如請求項9之積體電路，其中該第二複數個環式振盪器的連續運作之環式振盪器及閒置環式振盪器之數個對係跨該積體電路之各種部分而分散，以產生連續運作之環式振盪器及閒置環式振盪器之該等對所定位於的該積體電路之該部分之局部電路可靠性資訊。
  12. 一種製造一積體電路之方法，該方法包含：提供經組態以部分地實施一實體不可仿製功能(PUF)的第一複數個環式振盪器；提供經組態以部分地實施一老化感測器電路的第二複數個環 式振盪器；提供一環式振盪器選擇電路；將該環式振盪器選擇電路耦接至該第一複數個環式振盪器及該第二複數個環式振盪器，該環式振盪器選擇電路經調適以選擇來自該第一複數個環式振盪器及/或該第二複數個環式振盪器中之至少一者的至少兩個環式振盪器輸出；及在該PUF與該老化感測器電路之間共用該環式振盪器選擇電路。
  13. 如請求項12之方法，其進一步包含：提供經調適以接收並比較該兩個環式振盪器輸出且產生一輸出信號之一輸出功能電路。
  14. 如請求項12之方法，其進一步包含：在該第一複數個環式振盪器與該第二複數個環式振盪器之間共用至少一環式振盪器。
  15. 如請求項12之方法，其中該選擇電路包括經調適以接收來自該複數個第一環式振盪器及該複數個第二環式振盪器之輸出的兩個或兩個以上選擇開關，該等選擇開關選擇該至少兩個環式振盪器輸出。
  16. 如請求項12之方法，其中該選擇電路經調適以回應於由一處理電路接收之一挑戰而選擇該至少兩個環式振盪器輸出。
  17. 如請求項16之方法，其中該選擇電路經調適以回應於該挑戰而將該至少兩個環式振盪器輸出提供至該處理電路。
  18. 如請求項12之方法，其中該第一複數個環式振盪器經調適以藉由以下操作來實施該實體不可仿製功能：選擇性地啟用該第一複數個環式振盪器中之至少兩個環式振盪器，其中由該第一複數個環式振盪器間的製造變化引起之頻 率變化產生一唯一識別符。
  19. 如請求項18之方法，其中經調適以選擇性地啟用之該兩個環式振盪器彼此分開至少十(10)μm而定位。
  20. 如請求項12之方法，其中該第二複數個環式振盪器經調適以藉由以下操作來實施該老化感測器電路：使該第二複數個環式振盪器中之一第一環式振盪器連續地運作；使該第二複數個環式振盪器中之一第二環式振盪器維持閒置，除非老化偵測經確定；及藉由執行該第一環式振盪器與該第二環式振盪器之間的一差動頻率量測來確定電路老化資訊。
  21. 如請求項20之方法，其中該第二複數個環式振盪器之該第一環式振盪器及該第二環式振盪器彼此間的距離不超過十(10)μm。
  22. 如請求項20之方法，其進一步包含：跨該積體電路之各種部分分散該第二複數個環式振盪器的連續運作之環式振盪器及閒置環式振盪器之數個對，以產生連續運作之環式振盪器及閒置環式振盪器之該等對所定位於的該積體電路之該部分之局部電路可靠性資訊。
  23. 一種積體電路，其包含：用於實施一實體不可仿製功能(PUF)之構件；用於實施一老化感測器電路之構件；及耦接至用於實施該PUF之該構件及用於實施該老化感測器電路之該構件的用於選擇一信號之構件，該用於選擇該信號之構件經調適以選擇自用於實施該PUF之該構件及用於實施該老化感測器電路之該構件中之至少一者輸出的至少兩個信號，其中該用於選擇該信號之構件通常由用於實施該PUF之該構件及用於實施 該老化感測器電路之該構件共用。
  24. 如請求項23之積體電路，其進一步包含：用於比較信號之構件，用於比較之該構件經調適以接收並比較自用於實施該PUF之該構件及用於實施該老化感測器電路之該構件中之至少一者輸出的該兩個信號，用於比較之該構件產生一輸出信號。
  25. 如請求項23之積體電路，其中用於實施該PUF之該構件及用於實施該老化感測器電路之該構件包括至少一通常共用環式振盪器。
  26. 如請求項23之積體電路，其中用於實施該PUF之該構件係藉由以下操作來執行：選擇性地啟用用於實施該PUF之該構件中之至少兩個環式振盪器，其中由該第一複數個環式振盪器間的製造變化引起之頻率變化產生一唯一識別符。
  27. 如請求項23之積體電路，其中用於實施該老化感測器電路之該構件係藉由以下操作來執行：使用於實施該老化感測器電路之該構件之一第一環式振盪器連續地運作；使用於實施該老化感測器電路之該構件之一第二環式振盪器維持閒置，除非老化偵測經確定；及藉由執行該第一環式振盪器與該第二環式振盪器之間的一差動頻率量測來確定電路老化資訊。
  28. 如請求項27之積體電路，其中用於實施該老化感測器電路之該構件的連續運作之環式振盪器及閒置環式振盪器之數個對係跨該積體電路之各種部分而分散，以產生連續運作之環式振盪器及閒置環式振盪器之該等對所定位於的該積體電路之該部分之 局部電路可靠性資訊。
  29. 一種電腦可讀儲存媒體，其上儲存有在由至少一處理器執行時使該處理器進行以下操作之一或多個指令：用第一複數個環式振盪器來實施一實體不可仿製功能(PUF)；用第二複數個環式振盪器來實施一老化感測器電路；及使用耦接至該第一複數個環式振盪器及該第二複數個環式振盪器之一環式振盪器選擇電路而選擇來自該第一複數個環式振盪器及/或該第二複數個環式振盪器中之至少一者的至少兩個環式振盪器輸出，其中該環式振盪器選擇電路通常由該PUF及該老化感測器電路共用。
  30. 如請求項29之電腦可讀儲存媒體，其中該第一複數個環式振盪器及該第二複數個環式振盪器包括至少一通常共用環式振盪器。
  31. 一種電子器件，其包含：耦接至一匯流排的複數個組件，每一組件具有經組態以實施以下各者的環式振盪器之一陣列：(a)用以輔助產生一唯一識別符或密鑰之一實體不可仿製功能(PUF)，及(b)提供該對應組件之電路老化資訊之一老化感測器電路；及耦接至該匯流排之一處理電路，該處理電路經調適以執行以下操作中之至少一者：獲得該一或多個組件之老化資訊，獲得用於該等組件中之至少一者之該唯一識別符或密鑰，及/或藉由組合自來自不同組件之環式振盪器之兩個或兩個以上陣列獲得之資訊而產生一第二唯一識別符或密鑰。
  32. 如請求項31之電子器件，其中環式振盪器之每一陣列包括用以 實施該PUF之第一複數個環式振盪器及用以實施該老化感測器電路之第二複數個環式振盪器。
  33. 如請求項32之電子器件，其中該第一複數個環式振盪器及該第二複數個環式振盪器包括至少一通常共用環式振盪器。
  34. 如請求項32之電子器件，其中每一組件進一步包含回應於由該處理電路接收之一挑戰而選擇至少兩個環式振盪器輸出之一選擇電路。
  35. 如請求項34之電子器件，其中每一組件進一步包含：一輸出功能電路，其經調適以比較該兩個環式振盪器輸出，基於該比較產生一輸出信號，且將該輸出信號提供至該處理電路。
  36. 如請求項34之電子器件，其中該選擇電路將該兩個環式振盪器輸出提供至該處理電路。
  37. 一種製造一電子器件之方法，該方法包含：提供一匯流排；提供一處理電路；提供複數個組件，每一組件具有經組態以實施以下各者的環式振盪器之一陣列：(a)用以輔助產生一唯一識別符或密鑰之一實體不可仿製功能(PUF)，及(b)提供該對應組件之電路老化資訊之一老化感測器電路；將該複數個組件耦接至該匯流排；及將該處理電路耦接至該匯流排，該處理電路經調適以執行以下操作中之至少一者：獲得該一或多個組件之老化資訊，獲得用於該等組件中之至少一者之該唯一識別符或密鑰， 及/或藉由組合自來自不同組件之環式振盪器之兩個或兩個以上陣列獲得之資訊而產生一第二唯一識別符或密鑰。
  38. 如請求項37之方法，其中環式振盪器之每一陣列包括用以實施該PUF之第一複數個環式振盪器及用以實施該老化感測器電路之第二複數個環式振盪器。
  39. 如請求項38之方法，其中該第一複數個環式振盪器及該第二複數個環式振盪器包括至少一通常共用環式振盪器。
  40. 如請求項38之方法，其中每一組件進一步包含回應於由該處理電路接收之一挑戰而選擇至少兩個環式振盪器輸出之一選擇電路。
  41. 如請求項40之方法，其中每一組件進一步包含：一輸出功能電路，其經調適以比較該兩個環式振盪器輸出，基於該比較產生一輸出信號，且將該輸出信號提供至該處理電路。
  42. 如請求項40之方法，其中該選擇電路將該兩個環式振盪器輸出提供至該處理電路。
  43. 一種電子器件，其包含：耦接至用於通信之一構件的複數個組件，每一組件具有用於實施用以輔助產生一唯一識別符或密鑰之一實體不可仿製功能(PUF)之一構件，及用於提供該對應組件之電路老化資訊之一構件；及耦接至用於通信之該構件之用於處理之構件，用於處理之該構件經調適以執行以下操作中之至少一者：獲得該一或多個組件之老化資訊， 獲得用於該等組件中之至少一者之該唯一識別符或密鑰，及/或藉由組合自來自不同組件之兩個或兩個以上的用於實施該PUF之構件及用於提供電路老化資訊之構件獲得之資訊而產生一第二唯一識別符或密鑰。
  44. 一種電腦可讀儲存媒體，其上儲存有在由至少一處理器執行時使該處理器進行以下操作之一或多個指令：使耦接至一匯流排且各自具有環式振盪器之一陣列的複數個組件實施以下各者：(a)用以輔助產生一唯一識別符或密鑰之一實體不可仿製功能(PUF)，及(b)提供該對應組件之電路老化資訊之一老化感測器電路；及使耦接至該匯流排之一處理電路獲得該一或多個組件之老化資訊，獲得用於該等組件中之至少一者之該唯一識別符或密鑰，及/或藉由組合自來自不同組件之環式振盪器之兩個或兩個以上陣列獲得之資訊而產生一第二唯一識別符或密鑰。
TW103104142A 2013-02-11 2014-02-07 使用基於環式振盪器之實體不可仿製功能及老化偵測電路之積體電路識別及可靠度驗證 TWI545900B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/764,507 US9083323B2 (en) 2013-02-11 2013-02-11 Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry

Publications (2)

Publication Number Publication Date
TW201444289A TW201444289A (zh) 2014-11-16
TWI545900B true TWI545900B (zh) 2016-08-11

Family

ID=50156929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104142A TWI545900B (zh) 2013-02-11 2014-02-07 使用基於環式振盪器之實體不可仿製功能及老化偵測電路之積體電路識別及可靠度驗證

Country Status (7)

Country Link
US (1) US9083323B2 (zh)
EP (1) EP2954615B1 (zh)
JP (2) JP6359035B2 (zh)
KR (1) KR101681219B1 (zh)
CN (1) CN104969468B (zh)
TW (1) TWI545900B (zh)
WO (1) WO2014124023A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768532B (zh) * 2020-11-04 2022-06-21 國立彰化師範大學 電路老化監測系統及其方法

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9279856B2 (en) * 2012-10-22 2016-03-08 Infineon Technologies Ag Die, chip, method for driving a die or a chip and method for manufacturing a die or a chip
DE102013203415B4 (de) * 2013-02-28 2016-02-11 Siemens Aktiengesellschaft Erstellen eines abgeleiteten Schlüssels aus einem kryptographischen Schlüssel mittels einer physikalisch nicht klonbaren Funktion
US9082514B1 (en) * 2013-04-22 2015-07-14 Xilinx, Inc. Method and apparatus for physically unclonable function burn-in
US8981810B1 (en) 2013-04-22 2015-03-17 Xilinx, Inc. Method and apparatus for preventing accelerated aging of a physically unclonable function
US9444618B1 (en) * 2013-04-22 2016-09-13 Xilinx, Inc. Defense against attacks on ring oscillator-based physically unclonable functions
KR102186475B1 (ko) 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법
US9224030B2 (en) * 2014-01-10 2015-12-29 Qualcomm Incorporated Sensor identification
JP6354172B2 (ja) * 2014-01-20 2018-07-11 富士通株式会社 半導体集積回路及び認証システム
US10432409B2 (en) * 2014-05-05 2019-10-01 Analog Devices, Inc. Authentication system and device including physical unclonable function and threshold cryptography
JP2016046719A (ja) * 2014-08-25 2016-04-04 株式会社東芝 データ生成装置、通信装置、移動体、データ生成方法およびプログラム
DE102014218218A1 (de) * 2014-09-11 2016-03-17 Robert Bosch Gmbh Verfahren zum Erzeugen eines kryptographischen Schlüssels in einem System-on-a-Chip
US10036773B1 (en) 2014-12-11 2018-07-31 University Of South Florida Aging-sensitive recycling sensors for chip authentication
US9501664B1 (en) * 2014-12-15 2016-11-22 Sandia Corporation Method, apparatus and system to compensate for drift by physically unclonable function circuitry
JP2018507658A (ja) * 2015-03-05 2018-03-15 アナログ ディヴァイスィズ インク 物理的複製不可能関数および閾値暗号化を含む認証システムならびにデバイス
US10002810B2 (en) 2015-06-25 2018-06-19 International Business Machines Corporation On-chip combined hot carrier injection and bias temperature instability monitor
TW201708835A (zh) 2015-08-04 2017-03-01 財團法人工業技術研究院 電子電路監測系統及電子電路監測方法
CN108474812A (zh) * 2015-10-29 2018-08-31 加利福尼亚大学董事会 老化传感器及假冒集成电路检测
US10142335B2 (en) 2015-12-18 2018-11-27 International Business Machines Corporation Dynamic intrinsic chip identification
US10073138B2 (en) * 2015-12-22 2018-09-11 Intel Corporation Early detection of reliability degradation through analysis of multiple physically unclonable function circuit codes
TWI689933B (zh) 2016-01-08 2020-04-01 美商希諾皮斯股份有限公司 使用反熔絲記憶體陣列產生物理不可複製函數值的系統與方法
US9762241B1 (en) * 2016-06-30 2017-09-12 Intel Corporation Physically unclonable function circuit including memory elements
CN106020170B (zh) 2016-07-07 2019-03-15 工业和信息化部电子第五研究所 SoC健康监测的方法、装置及系统
US11797994B2 (en) * 2016-07-15 2023-10-24 Maxim Integrated Products, Inc. Systems and methods for a secure payment terminal without batteries
US10911229B2 (en) 2016-08-04 2021-02-02 Macronix International Co., Ltd. Unchangeable physical unclonable function in non-volatile memory
US10680809B2 (en) 2016-08-04 2020-06-09 Macronix International Co., Ltd. Physical unclonable function for security key
US10404478B2 (en) 2016-08-04 2019-09-03 Macronix International Co., Ltd. Physical unclonable function using divided threshold distributions in non-volatile memory
US10855477B2 (en) 2016-08-04 2020-12-01 Macronix International Co., Ltd. Non-volatile memory with physical unclonable function and random number generator
US11258599B2 (en) 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
CN106372539B (zh) * 2016-08-31 2019-12-03 电子科技大学 变频环形振荡器puf电路及其控制方法
US9806719B1 (en) * 2016-09-29 2017-10-31 Intel Corporation Physically unclonable circuit having a programmable input for improved dark bit mask accuracy
CN109765476A (zh) * 2016-10-27 2019-05-17 电子科技大学 集成电路芯片防伪检测方法
EP3340214B1 (en) * 2016-12-21 2021-01-20 Secure-IC SAS Synthetic physically unclonable function
US9811689B1 (en) 2016-12-27 2017-11-07 Macronix International Co., Ltd. Chip ID generation using physical unclonable function
CN106874799B (zh) * 2017-02-27 2020-02-18 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种基于时钟分布网络的物理不可克隆函数生成方法
US10564213B2 (en) 2017-02-27 2020-02-18 International Business Machines Corporation Dielectric breakdown monitor
CN107271879B (zh) * 2017-05-31 2020-07-31 上海华力微电子有限公司 半导体芯片老化测试装置及方法
US10425235B2 (en) 2017-06-02 2019-09-24 Analog Devices, Inc. Device and system with global tamper resistance
US10938580B2 (en) 2017-06-06 2021-03-02 Analog Devices, Inc. System and device employing physical unclonable functions for tamper penalties
US10958452B2 (en) 2017-06-06 2021-03-23 Analog Devices, Inc. System and device including reconfigurable physical unclonable functions and threshold cryptography
CN107483180B (zh) * 2017-08-21 2020-05-01 湖南大学 一种高稳定性物理不可克隆函数电路
US11159167B2 (en) * 2017-09-25 2021-10-26 Intel Corporation Techniques for reducing uneven aging in integrated circuits
EP3483772A1 (en) * 2017-11-14 2019-05-15 Nagravision S.A. Integrated circuit personalisation with data encrypted with the output of a physically unclonable function
US10841107B2 (en) 2017-11-20 2020-11-17 Analog Devices, Inc. Efficient delay-based PUF implementation using optimal racing strategy
CN108199845B (zh) * 2017-12-08 2021-07-09 中国电子科技集团公司第三十研究所 一种基于puf的轻量级认证设备及认证方法
JP6585215B2 (ja) * 2018-03-16 2019-10-02 株式会社東芝 データ生成装置、通信装置、移動体、データ生成方法およびプログラム
US10554209B2 (en) * 2018-03-22 2020-02-04 Intel Corporation Adaptive aging tolerant apparatus
CN108540109A (zh) * 2018-04-11 2018-09-14 中国电子科技集团公司第五十八研究所 基于环形振荡器的物理指纹生成电路及方法
US10778451B2 (en) * 2018-07-30 2020-09-15 United States Of America As Represented By The Secretary Of The Navy Device and method for hardware timestamping with inherent security
US11258596B2 (en) * 2018-08-13 2022-02-22 Taiwan Semiconductor Manufacturing Company Ltd. System to generate a signature key and method of operating the same
US10320387B1 (en) * 2018-09-28 2019-06-11 Nxp Usa, Inc. Static state control of a digital logic circuit within an integrated circuit during low power mode
KR102600349B1 (ko) * 2018-11-16 2023-11-09 한국전자통신연구원 링 발진기 구조 기반의 비밀 정보 생성 장치 및 방법
CN109784099B (zh) * 2018-12-18 2023-01-10 上海华虹集成电路有限责任公司 一种基于查找表的新型强物理不可克隆函数的构建方法
KR20200082982A (ko) 2018-12-31 2020-07-08 삼성전자주식회사 물리적 복제방지 기능의 보안을 위한 집적 회로 및 이를 포함하는 장치
CN110135000B (zh) * 2019-04-15 2023-06-30 深圳市纽创信安科技开发有限公司 芯片年龄判断方法、装置、ip模块及芯片
US11196575B2 (en) * 2019-04-24 2021-12-07 International Business Machines Corporation On-chipset certification to prevent spy chip
CN112019129B (zh) * 2019-05-31 2022-04-01 蜂巢传动系统(江苏)有限公司保定研发分公司 驱动保护方法、桥式驱动系统及电机控制器
KR102212513B1 (ko) * 2019-09-16 2021-02-04 성균관대학교산학협력단 PUF(physically unclonable function) 회로 및 PUF 셀을 이용한 사용자 인증 용 개인 키 생성 방법
CN111130536B (zh) * 2019-12-09 2023-04-28 宁波大学 一种同时具有老化检测和puf功能的电路
CN111800129B (zh) * 2020-06-22 2022-11-11 华中科技大学 一种支持环境感知的puf单元、puf和混合puf
CN111966329B (zh) * 2020-08-18 2023-03-21 合肥工业大学 一种基于物理不可克隆函数puf的真随机数发生器
US11380379B2 (en) 2020-11-02 2022-07-05 Macronix International Co., Ltd. PUF applications in memories
CN114614987B (zh) * 2020-12-03 2023-07-07 北京京东方技术开发有限公司 一种集成电路及其数字指纹生成电路、方法
TWI750021B (zh) * 2021-02-01 2021-12-11 瑞昱半導體股份有限公司 可靠度偵測裝置與可靠度偵測方法
US11750192B2 (en) * 2021-02-24 2023-09-05 Nvidia Corp. Stability of bit generating cells through aging
KR102650331B1 (ko) * 2021-08-09 2024-03-21 포항공과대학교 산학협력단 물리적 복제 방지 기능을 구현하는 반도체 장치
US20220029838A1 (en) * 2021-09-22 2022-01-27 Intel Corporation Method, System and Apparatus for Protection of Multi-Die Structures
CN115277029A (zh) * 2022-09-28 2022-11-01 南方电网数字电网研究院有限公司 基于物理不可克隆函数的芯片信息的加密认证方法及系统
CN115865353B (zh) * 2023-02-23 2023-05-30 湖北工业大学 基于瞬态效应环形振荡器的强puf电路及响应生成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212022B2 (en) * 2002-04-16 2007-05-01 Transmeta Corporation System and method for measuring time dependent dielectric breakdown with a ring oscillator
US7126365B2 (en) * 2002-04-16 2006-10-24 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US7205854B2 (en) 2003-12-23 2007-04-17 Intel Corporation On-chip transistor degradation monitoring
US7579689B2 (en) * 2006-01-31 2009-08-25 Mediatek Inc. Integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package
US8510608B2 (en) 2006-11-06 2013-08-13 Panasonic Corporation Generating PUF error correcting code using redundant hardware
JP2009016586A (ja) * 2007-07-05 2009-01-22 Nec Electronics Corp 半導体装置およびその製造方法
US20090276232A1 (en) * 2008-05-02 2009-11-05 Goodnow Kenneth J Warranty monitoring and enforcement for integrated circuit
US8468186B2 (en) 2009-08-05 2013-06-18 Verayo, Inc. Combination of values from a pseudo-random source
JP5382126B2 (ja) * 2009-09-07 2014-01-08 日本電気株式会社 経年劣化診断装置、経年劣化診断方法
US8549363B2 (en) 2010-01-08 2013-10-01 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768532B (zh) * 2020-11-04 2022-06-21 國立彰化師範大學 電路老化監測系統及其方法

Also Published As

Publication number Publication date
JP2016508003A (ja) 2016-03-10
US20140225639A1 (en) 2014-08-14
US9083323B2 (en) 2015-07-14
WO2014124023A1 (en) 2014-08-14
EP2954615A1 (en) 2015-12-16
KR20150117284A (ko) 2015-10-19
EP2954615B1 (en) 2018-08-08
CN104969468B (zh) 2018-10-16
KR101681219B1 (ko) 2016-12-01
JP6377865B2 (ja) 2018-08-22
JP2018082483A (ja) 2018-05-24
JP6359035B2 (ja) 2018-07-18
CN104969468A (zh) 2015-10-07
TW201444289A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
TWI545900B (zh) 使用基於環式振盪器之實體不可仿製功能及老化偵測電路之積體電路識別及可靠度驗證
US10404463B1 (en) Cryptographic ASIC with self-verifying unique internal identifier
US9088278B2 (en) Physical unclonable function generation and management
US20140201851A1 (en) Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification
AU2015306222B2 (en) Aging control of a system on chip
JP6449086B2 (ja) バッテリ制御ｉｃ、バッテリパック及びその認証方法
JP5248328B2 (ja) 信号発生器をベースとした装置セキュリティ
US20150046715A1 (en) Systems, Methods and Apparatuses for Prevention of Unauthorized Cloning of a Device
KR101359783B1 (ko) 부정합 부하 저항 소자 기반 물리적 복제 불가 함수 시스템
CN110366838A (zh) 包括物理不可克隆电路的随机数生成器
KR20140060137A (ko) 반도체 집적 회로 및 그것의 동작 방법, 반도체 집적 회로의 타이밍 검증 방법 및 테스트 방법
CN108197457B (zh) 硬盘安全控制方法及装置
JP6612957B2 (ja) バッテリ制御ｉｃ、バッテリパック及びその認証方法
TW202401027A (zh) 感知竄改的老化感測器
US20170161472A1 (en) Method to detect cloned software
JP2005340722A (ja) セキュリティ回路及び半導体集積回路