CN106908710B - 通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测 - Google Patents

通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测 Download PDF

Info

Publication number
CN106908710B
CN106908710B CN201611271070.6A CN201611271070A CN106908710B CN 106908710 B CN106908710 B CN 106908710B CN 201611271070 A CN201611271070 A CN 201611271070A CN 106908710 B CN106908710 B CN 106908710B
Authority
CN
China
Prior art keywords
circuit
error
circuits
signature
encoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611271070.6A
Other languages
English (en)
Other versions
CN106908710A (zh
Inventor
S·辛迪阿
R·F·克瓦斯尼克
D·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106908710A publication Critical patent/CN106908710A/zh
Application granted granted Critical
Publication of CN106908710B publication Critical patent/CN106908710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2849—Environmental or reliability testing, e.g. burn-in or validation tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0891—Revocation or update of secret information, e.g. encryption key update or rekeying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/34—Encoding or coding, e.g. Huffman coding or error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明描述了通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测。描述了一种装置，其包括多个电路，每个电路被设计为展示唯一签名编码，所述唯一签名编码根据与用于制造所述电路的制造工艺相关联的制造容差来确定。所述装置还包括错误电路，其用于基于来自所述多个电路的签名编码的改变来确定错误已经出现。

Description

通过分析多个物理不可克隆功能电路编码的可靠性降级的早 期检测
技术领域
本发明的领域总体上涉及电子设备的可靠性，并且更具体而言，涉及通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测。
背景技术
随着电路和其组成结构(例如晶体管)的尺寸的小型化的增长，可靠性问题可能变得更加普遍，尤其是对于暴露于极端环境条件(例如，性能，温度等)的电路。依此，系统设计者有必要包括在发生灾难性故障事件之前检测可靠性问题的存在的嵌入式功能。
附图说明
根据以下具体实施方式并结合以下附图可以获得对本发明更好的理解，在附图中：
图1示出了签名编码生成电路；
图2示出了基于多个签名编码来检测错误的电路；
图3示出了签名编码的高熵和低熵集合；
图4示出了印刷电路板的签名编码生成电路；
图5示出了基于多个签名编码来检测错误的方法；
图6示出了计算系统。
具体实施方式
电路通常被设计为(尽量可行地)对制造容差不敏感。然而，可以设计有目的地对制造容差敏感的一类电路(所谓的“物理不可克隆电路”)。例如，在半导体芯片上实施的电路可以被设计为具有对其组成晶体管的阈值和/或增益高度敏感的可测量或可确定的性质。
由于对某些参数的显著的敏感度，并且由于相对于这些相同参数具有固有变化的下层制造过程，电路的相同设计的实例可以表现出明显不同的性质，即使它们是在相同的半导体芯片上制造的。
图1示出了电路100的示例，如果其实施在半导体芯片上将具有对于其组成晶体管的阈值和增益高度敏感的性质。进一步如下，描述了另一种电路，如果其实施在印刷电路板上，则对印刷电路板的制造工艺的布线迹线的电阻和/或电容容差高度敏感。为了便于总体理解，本申请将首先讨论针对在半导体芯片上实施的电路的实施例，并且然后处理针对印刷电路板实施方式的其他实施例。
如在图1中观察到的，多路复用通道对布置在振荡环路中，每个多路复用通道具有并联反相器对。选择电路103(实施为2位计数器)呈现四种不同状态(例如，00、01、10、11)，每个状态表示在环路内耦合在一起的反相器的不同组合。例如，状态00可以对应于反相器101_4耦合到反相器101_1(环路105)，状态01可以对应于反相器101_4耦合到反相器101_2(环路106)，状态10可以对应于反相器101_3耦合到反相器101_2(环路107)，并且状态11可以对应于反相器101_3耦合到反相器101_2(环路108)。
如本领域中已知的，晶体管增益变化和/或晶体管阈值电压变化可以影响驱动反相器使接收反相器翻转其输出位的时间。具体来说，较低的驱动反相器增益和较高的接收反相器阈值将使接收反相器在较后的时间翻转其输出位。相比之下，较高的驱动反相器增益和较低的接收反相器阈值将使接收反相器在较早的时间翻转其输出位。为了简单起见，仅提及了晶体管增益和阈值。但是其它制造相关性质(例如，互连电阻、接触电阻、晶体管尺寸的变化、随机掺杂剂波动等)也可以影响如上所述的反相器链的时序。为了简单起见，以下将仅讨论晶体管增益和阈值作为主要示例。
与图1的反相器101_1至101_4中的每个反相器和/或它们之间的布线和电路相关联的制造容差应导致四个不同的驱动/接收反相器组合105至108中的每个组合展现出驱动反相器能够翻转接收反相器的不同特性时间。
每个不同的驱动/接收反相器组合105到108能够翻转其接收驱动器的不同时间可以被捕获并保存在状态电路104(即，保持某种形式的状态信息的电路，例如寄存器)中。例如，电路可以被设计为有效地测量翻转四个环路105至108中的每个环路的反相器101_1或101_2的时间(“翻转时间”)，并将翻转时间存储在寄存器104中。寄存器104包括四个单独的存储区域，以存储四个不同的驱动/接收反相器组合105至108中的每个组合的特性翻转时间。
替代地，驱动和接收反相器的四个不同组合105至108中的每个组合持续足够长的时间，以在一频率(其为组合的特性)下振荡。然后，针对每个组合测量振荡的频率和/或周期，并将其存储在寄存器104中。此外，时钟可以驱动选择电路103以在某一频率下在四个驱动/接收反相器组合105至108之间切换。在多路复用器102_2的输出处产生的数据被采样并存储在寄存器104中。这里，采样的数据将是取得样本的频率、切换多路复用路径的频率和四个不同驱动/接收反相器路径105至108中的每一个的唯一振荡频率的某一函数。
不管如何测量电路，可以将寄存器104的完整数据内容视为用于整个电路100的“签名编码”，其表示电路的组成反相器101_1至101_4的增益和阈值的不同组合(以及其他可能的制造相关性质)，其是用于制造电路的制造工艺的容差的结果。
图2示出了具有电路的N个多实例201_1至201_N的电路，例如就在上面描述的电路，具有唯一的制造容差相关编码。在实施例中，电路201_1至201_N集成在同一半导体芯片上，而在其他实施例中，电路可以集成在同一印刷电路板上。每个电路产生唯一编码，其是电路的性质(例如，阈值，增益)的唯一组合的签名，其不可避免地具有与半导体制造处理相关联的变化。也就是说，即使多个电路可以集成在同一半导体芯片上，它们仍然应当产生不同/唯一编码。更具体而言，电路201_1至201_N中的每个电路产生取决于组成每个电路的晶体管的度量(例如，增益，阈值)的唯一编码。进而，所述度量本身对于制造工艺变化是非常敏感的，制造工艺变化包括可能存在于相同管芯上的变化。每个电路还包括对应的寄存器202_1至202_N以存储其对应电路的唯一编码。
在实施例中，由N个电路201_1至201_N生成的有区别的编码中的每个编码在制造时存储在单独的非易失性存储器203中。这里，例如，在制造之后不久，来自每个电路201_1至201_N的唯一编码可以从其对应的寄存器202_1至202_N单个地/顺序地进行读取，通过多路复用器204并写入非易失性存储器203中。借助于存储N个个体编码，非易失性存储器电路203实质上存储了在制造半导体芯片或印刷电路板时其相关联的制造引起的变化性质的特定分布的签名。
如本领域中已知的，在时间和使用的过程中，电子电路会降级，以使其制造相关性质中的至少一个性质将改变。结果，N个电路将开始在其行为和各自的签名编码中展示出变化。依此，编码中的一些标称或变化是可以预期的，并被认为是正常的。已经说过，这种漂移通常不大。
注意，任何这样的正常漂移可以不改变收集的测量结果的总体熵(熵是对数据分布中的随机性的测量，其中均匀分布数据具有高熵)。因此，如上所述，在制造时，因为电路201_1至201_N被设计为对具有固有变化的制造过程参数高度敏感，从N个电路收集的编码应当展现出高熵(例如，在编码之中的高度随机性)。虽然每个电路的参数通常会随时间展现出轻微的漂移，但是它们应该在相同的方向上漂移大约相同的量。依此，即使面对正常漂移，跨N个电路的不同测量编码的熵也应该保持为高。
然而，在对应于严重降级问题的可靠性问题或制造缺陷的情况下，特定制造相关性质将不仅发生改变，而且还可以在特定方向上和/或朝向特定值更急剧地发生改变。不考虑降级的扩展，所有电路201_1-201_N将在给定方向上系统地改变其值(尽管具有不同的量)。
N个电路中的每个电路中的急剧变化的共同性将导致N个编码族接近编码的有限组合，而不是例如N个不同的编码。也就是说，编码的熵将随着时间连续地减小(与t＝0处的值相比)。例如，即使N个不同的电路会在其制造时理想地产生N个不同的编码(其中，N是某个较大数，例如数百)，但是随着现场产品使用和老化，所有电路将面临共同的可靠性问题，并且由于熵的减小，作为集合整体仅生成几个选择编码(例如，10个唯一编码或更少)。
图3示出了简化的示例。这里，曲线图301示出了在制造时生成的不同编码的高熵扩展。作为对比，曲线图302示出了低熵曲线图，其中，由于基础故障机制或在电路中出现的可靠性问题的优势，不同电路的总体主要呈现仅几个不同的编码。
在实施例中，图2的电路包括比较电路205，其反复地使N个电路201_1至201_N生成全新的编码，并且将它们的新产生的编码中的每个编码与存储在非易失性存储器203中的制造编码的时间进行比较。在实施例中，如果从比较结果中观察到图3的趋势，就提出错误标志206，例如，所述错误标志206被报告给操作系统软件(例如，被写入寄存器中)或报告给被设计为处理可靠性警告的一些其他资源。
注意，在一些实施例中，将编码存储在非易失性存储器中甚至可能不是必要的。也就是说，在电路的寿命使用期间，仅测量所生成的编码的熵。如果在新编码的最新读取之后，N个编码的熵被认为已经改变了特定的相对量，则提出错误标志。在此情况下，与先前生成的编码的比较甚至是不必要的。
比较和/或熵确定电路205可以例如被实施为定制设计的硬件电路、可编程逻辑电路(例如，可编程逻辑阵列(PLA)或可编程逻辑器件(PLD))、控制器或处理器，其执行在被执行时有助于比较/熵分析功能和/或这些功能中的任何功能的某种组合的固件、软件或其他程序代码。
不管如何做出关于是否应当提出错误标志205的决定，在实施例中，如果产生错误，则来自N个电路的编码被顺序地读出并被写入非易失性存储器203，使得例如，随后可以进行故障分析，其中，与错误相关联的特定数字编码值可以随后被研究以验证或理解已经发生的故障机制的类型。这里，例如，编码生成电路的设计者可以模拟其行为，并且甚至预测或以其它方式将特定生成的编码值与故障机制的特定类型关联。
为了简化附图，在图2中未示出来自非易失性存储器203的外露的输出数据路径。外露的输出数据路径不仅可以用于读出对应于错误条件的编码值，也可以用于在将新生成的错误相关编码相同地写入非易失性存储器203中之前，从较早时间(例如，制造时间)读出编码值。
在进一步的或替代的实施例中，错误标志的生成可能不足以向操作系统或系统故障提出真正的错误警告。例如，如果错误标志205由图2的电路提出，则可以实施附加的“健全性检查”以测试错误是否有意义。示例包括调用对系统的其他传感器的数据的调查，例如以下中的一个或多个：1)测量系统总运行时间(例如，在电源开启的时间)的计时器；2)测量从电源、半导体芯片和/或一个或多个特定电路汲取的电流(例如，在系统的寿命内记录电流汲取)的电流监测器；3)测量提供给系统的供电电压的供电电压(例如，在系统的寿命内记录供电电压)；4)测量系统和/或具有系统的半导体芯片的温度的温度传感器(例如，在系统的寿命内记录温度)；5)系统内节点处的ECC错误率(例如，在系统的寿命内记录ECC计数和/或率)。
因此，在接收到来自错误标志205的错误条件时，错误处理程序可以进一步包括对这些参数中的任何一个或多个参数(和/或类似地使潜在可靠性问题被理解的一个或多个参数)的额外分析，以寻找可靠性问题可以或可能发挥作用的确认。例如，如果记录的温度指示系统已经在高温下运行了延长的时间段，则错误处理程序可以选择确认错误标志205被批准并且向系统管理提出真实错误。
图4示出了用于印刷电路板的签名编码电路401的实施例。如图4中观察到的，签名编码电路包括振荡反相器链，其中，反相器之间的延迟/负载是专门制作的电容网络的函数，该专门制作的电容网络由从耦合在反相器之间的信号线延伸到周围接地迹线结构的指状物组成。这些结构的电容将高度依赖于印刷电路板制造容差(例如，电介质材料成分容差、布线尺寸容差、布线间隔容差等)，依此，将以与上面关于图1的电路100提供的讨论类似的方式影响反相器翻转时间。
这里，将反相器链的翻转时间、振荡的频率和/或取决于延迟/负载电容的一些其它参数记录在寄存器402中，以提供图4的电路400的特性签名。依次，图2的电路不仅易于扩展到半导体芯片，而且还易于扩展到印刷电路板。
图5示出了上述方法。根据图5的方法，该方法包括从多个电路接收签名编码，其中，根据与用于制造电路的制造过程相关联的制造容差来确定签名编码(501)。该方法还包括基于对签名编码的分析来确定是否存在错误(502)。如上提及的，该方法可以完全在硬件中执行，完全是软件/固件或二者的某种组合。
图6示出了对示例性计算系统600的描绘，计算系统600例如个人计算系统(例如，台式机或膝上型计算机)或者移动或手持计算系统(例如平板设备或智能电话)、或较大型计算系统(例如服务器计算系统)。计算系统可以包含如上所述的封装结构。
如在图6中观察到的，基本计算系统可以包括中央处理单元601(其可以包括例如设置在应用处理器或多核处理器上的多个通用处理核和主存储器控制器)、系统存储器602、显示器603(例如，触摸屏、平板)、本地有线点对点链路(例如USB)接口604、各种网络I/O功能605(例如以太网接口和/蜂窝调制解调器子系统)、无线局域网(例如，WiFi)接口606、无线点对点链路(例如，蓝牙)接口607和全球定位系统接口608、各种传感器609_1至609_N(例如陀螺仪、加速度计、磁力计、温度传感器、压力传感器、湿度传感器等中的一个或多个)、相机610、电池611、功率管理控制单元612、扬声器和麦克风613以及音频编码器/解码器614。
应用处理器或多核处理器650可以包括在其CPU 601内的一个或多个通用处理核615、一个或多个图形处理单元616、存储器管理功能617(例如存储器控制器)和I/O控制功能618。通用处理核615通常执行计算系统的操作系统和应用软件。图形处理单元616通常执行图形密集型功能以例如生成呈现在显示器603上的图形信息。存储器控制功能617与系统存储器602接口连接。系统存储器602可以是多级系统存储器。
相对于(在适当情况下)还包括集成外围设备(例如，相机610)的整体计算系统，触摸屏显示器603、通信接口604-607、GPS接口608、传感器609、相机610和扬声器/麦克风编解码器613、614中的每一个都可以被视为I/O(输入和/或输出)的各种形式。取决于实施方式，这些I/O部件中的各种部件可以集成在应用处理器/多核处理器650上，或者可以位于管芯外或位于应用处理器/多核处理器650的封装之外。
本发明的实施例可以包括如上所述的各种过程。过程可以体现在机器可执行指令中。指令可以用于使通用或专用处理器执行某些过程。替代地，这些过程可以由包含用于执行过程的硬连线逻辑的特定硬件部件、或由编程的计算机部件和定制硬件部件的任何组合来执行。
本发明的元件还可以被提供为用于存储机器可执行指令的机器可读介质。机器可读介质可以包括但不限于软盘、光盘、CD-ROM和磁光盘、闪存存储器、ROM、RAM、EPROM、EEPROM、磁卡或光卡、传播介质或适合于存储电子指令的其他类型的介质/机器可读介质。例如，本发明可以作为计算机程序被下载，该计算机程序可以经由通信链路(例如，调制解调器或网络连接)通过被体现在载波或其他传播介质中的数据信号从远程计算机(例如，服务器)被传送到请求计算机(例如，客户端)。
在前面的说明书中，已经参考其具体示例性实施例说明了本发明。然而，将显而易见的是，在不脱离如所附权利要求中阐述的本发明的较宽的精神和范围的情况下，可以对其进行各种修改和改变。因此，说明书和附图被认为是说明性而不是限制性意义。

Claims (18)

1.一种电子装置，包括：
多个电路，每个电路被设计为展示唯一签名编码，所述唯一签名编码根据与用于制造所述电路的制造工艺相关联的制造容差来确定；
错误电路，用于基于来自所述多个电路的签名编码的改变来确定错误已经出现，
其中，所述错误电路基于对所述签名编码的熵的分析来确定所述错误是否已经出现。
2.根据权利要求1所述的电子装置，进一步包括存储器，所述存储器用于存储所述签名编码。
3.根据权利要求2所述的电子装置，其中，所述存储器是非易失性存储器。
4.根据权利要求2所述的电子装置，其中，所述存储器耦合到所述错误电路。
5.根据权利要求1所述的电子装置，其中，所述多个电路和所述错误电路实施在半导体芯片上。
6.根据权利要求1所述的电子装置，其中，所述多个电路和所述错误电路实施在印刷电路板上。
7.根据权利要求1所述的电子装置，其中，所述错误电路利用以下中的任何一个或多个来实施：
定制设计的电路；
可编程逻辑电路；
程序代码。
8.一种计算系统，包括：
一个或多个处理核；
存储器控制器，耦合到所述一个或多个处理核；
系统存储器，耦合到所述存储器控制器；
显示器；
网络接口；
多个电路，每个电路被设计为展示唯一签名编码，所述唯一签名编码根据与用于制造所述电路的制造工艺相关联的制造容差来确定；以及
错误电路，用于基于来自所述多个电路的签名编码的改变来确定错误已经出现，
其中，所述错误电路基于对所述签名编码的熵的分析来确定所述错误是否已经出现。
9.根据权利要求8所述的计算系统，进一步包括存储器，所述存储器用于存储所述签名编码。
10.根据权利要求9所述的计算系统，其中，所述存储器是非易失性存储器。
11.根据权利要求9所述的计算系统，其中，所述存储器耦合到所述错误电路。
12.根据权利要求8所述的计算系统，其中，所述多个电路和所述错误电路实施在半导体芯片上。
13.根据权利要求8所述的计算系统，其中，所述多个电路和所述错误电路实施在印刷电路板上。
14.根据权利要求8所述的计算系统，其中，所述错误电路利用以下中的任何一个或多个来实施：
定制设计的电路；
可编程逻辑电路；
程序编代。
15.一种用于检测的方法，包括：
从多个电路接收签名编码，其中，根据与用于制造所述电路的制造工艺相关联的制造容差来确定所述签名编码；以及
基于对所述签名编码的分析来确定是否存在错误，
其中，基于对所述签名编码的熵的分析来确定所述错误是否已经出现。
16.根据权利要求15所述的方法，其中，所述确定包括将所述签名编码与所述签名编码的早期版本进行比较。
17.根据权利要求15所述的方法，其中，所述确定包括确定所述签名编码的熵。
18.根据权利要求15所述的方法，其中，在以下中的任一者上制造所述电路：
半导体芯片；
印刷电路板。
CN201611271070.6A 2015-12-22 2016-11-22 通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测 Active CN106908710B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/979,301 US10073138B2 (en) 2015-12-22 2015-12-22 Early detection of reliability degradation through analysis of multiple physically unclonable function circuit codes
US14/979,301 2015-12-22

Publications (2)

Publication Number Publication Date
CN106908710A CN106908710A (zh) 2017-06-30
CN106908710B true CN106908710B (zh) 2020-11-24

Family

ID=59067023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611271070.6A Active CN106908710B (zh) 2015-12-22 2016-11-22 通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测

Country Status (2)

Country Link
US (1) US10073138B2 (zh)
CN (1) CN106908710B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216735A (zh) * 2008-11-19 2011-10-12 Iad信息自动化及数据处理有限公司 计量装置、尤其是计能表以及识别篡改的方法
CN104969468A (zh) * 2013-02-11 2015-10-07 高通股份有限公司 使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7027015B2 (en) 2001-08-31 2006-04-11 Intel Corporation Compensating organic light emitting device displays for color variations
US6721077B2 (en) 2001-09-11 2004-04-13 Intel Corporation Light emitting device addressed spatial light modulator
US6822256B2 (en) 2001-09-18 2004-11-23 Intel Corporation Forming organic light emitting device displays
US6822389B2 (en) 2001-10-11 2004-11-23 Intel Corporation Array display including resilient material in the seam
JP4157066B2 (ja) * 2004-03-29 2008-09-24 株式会社東芝 半導体集積回路
US7681066B2 (en) 2006-06-30 2010-03-16 Intel Corporation Quantifying core reliability in a multi-core system
US8510628B2 (en) * 2009-11-12 2013-08-13 Micron Technology, Inc. Method and apparatuses for customizable error correction of memory
US9021319B2 (en) * 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Non-volatile memory management system with load leveling and method of operation thereof
US9142322B2 (en) * 2012-08-10 2015-09-22 Stmicroelectronics International N.V. Memory manager
US9088278B2 (en) * 2013-05-03 2015-07-21 International Business Machines Corporation Physical unclonable function generation and management
KR20160071948A (ko) * 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치
KR102250423B1 (ko) * 2015-01-13 2021-05-12 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102216735A (zh) * 2008-11-19 2011-10-12 Iad信息自动化及数据处理有限公司 计量装置、尤其是计能表以及识别篡改的方法
CN104969468A (zh) * 2013-02-11 2015-10-07 高通股份有限公司 使用基于环式振荡器的物理不可克隆函数及老化检测电路的集成电路识别及可靠度验证

Also Published As

Publication number Publication date
CN106908710A (zh) 2017-06-30
US10073138B2 (en) 2018-09-11
US20170176527A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
KR101519491B1 (ko) 누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템
US8386859B2 (en) On-chip non-volatile storage of a test-time profile for efficiency and performance control
US10969432B2 (en) System-on-chip for at-speed test of logic circuit and operating method thereof
US8631368B2 (en) Method and circuit to generate race condition test data at multiple supply voltages
US10594321B1 (en) Semiconductor integrated circuit and reconfigurable semiconductor system
US10324123B2 (en) Semiconductor device and method of diagnosing semiconductor device
US9711241B2 (en) Method and apparatus for optimized memory test status detection and debug
US9599645B2 (en) High speed clock cycle rate digital voltage monitor with triggered tracing for integrated circuits
KR20190114747A (ko) 프로세서 모니터링 소프트웨어를 지원하기 위한 임베디드 비휘발성 랜덤 액세스 메모리를 갖는 프로세서
JP2009289106A (ja) 半導体集積回路及びその制御方法、並びに情報処理装置
US9806719B1 (en) Physically unclonable circuit having a programmable input for improved dark bit mask accuracy
US20150363309A1 (en) System and method of increasing reliability of non-volatile memory storage
US20170276726A1 (en) Pre-test power-optimized bin reassignment following selective voltage binning
US11929131B2 (en) Memory device degradation monitoring
CN106908710B (zh) 通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测
US11131706B2 (en) Degradation monitoring of semiconductor chips
JP7183844B2 (ja) 情報処理装置、方法、およびプログラム
US9171645B2 (en) Address windowing for at-speed bitmapping with memory built-in self-test
US8793545B2 (en) Apparatus and method for clock glitch detection during at-speed testing
US11728000B1 (en) Systems and methods for detecting counterfeit or defective memory
US20180113031A1 (en) Method and device for monitoring temperature of an electronic element
JP6062768B2 (ja) メモリ検査装置、メモリ検査方法、およびメモリ検査プログラム
US20210342241A1 (en) Method and apparatus for in-memory failure prediction
JP2021174020A (ja) 画像形成装置、ｎａｎｄ型フラッシュメモリの寿命予測方法、及びプログラム
CN116009431A (zh) 监视电路、包括其的集成电路和监视电路的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant