TWI418824B - 判斷通訊頻道中的抖動之方法和系統 - Google Patents

判斷通訊頻道中的抖動之方法和系統 Download PDF

Info

Publication number
TWI418824B
TWI418824B TW097117803A TW97117803A TWI418824B TW I418824 B TWI418824 B TW I418824B TW 097117803 A TW097117803 A TW 097117803A TW 97117803 A TW97117803 A TW 97117803A TW I418824 B TWI418824 B TW I418824B
Authority
TW
Taiwan
Prior art keywords
jitter
communication channel
test
test data
sampling
Prior art date
Application number
TW097117803A
Other languages
English (en)
Other versions
TW200905227A (en
Inventor
Ronald A Sartschev
Ernest P Walker
Li Huang
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of TW200905227A publication Critical patent/TW200905227A/zh
Application granted granted Critical
Publication of TWI418824B publication Critical patent/TWI418824B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

判斷通訊頻道中的抖動之方法和系統
本專利申請案大致有關於校準抖動，且更特別有關於通訊頻道中的校準抖動。
自動測試設備(ATE)是指一種自動且通常為電腦驅動的方式，用以測試諸如半導體、電子電路、以及印刷電路板組件之裝置。由ATE所測試的裝置則稱為待測裝置或DUT。
在其中一種測試型態之期間，ATE會將抖動加入於測試訊號，並且觀測DUT對抖動的反應。如此的測試會提供DUT對抖動的容限指示。然而，由於抖動會沿著ATE與DUT之間的通訊路徑而引進於測試訊號之中，因此產生一些問題。更明確的說，由於抖動沿著通訊路徑引進於測試訊號之中，在DUT連接線上，測試訊號中的抖動有別於ATE在測試訊號中所期望之抖動，亦即有別於ATE已經將之加入於測試訊號之抖動。實際的抖動與所期望的抖動之間的差異可能不利地影響ATE所執行的測試。
本專利申請案係說明校準測試設備與DUT之間的通訊頻道中之抖動。
一般而言，本專利申請案係說明一種校準測試設備與待測裝置(DUT)連接線之間的通訊頻道中的抖動之方法。該方法包含在連接點附近對通訊頻道中的測試資料取樣， 藉以產生取樣資料。測試資料係以第一速率行經通訊頻道，並且以小於第一速率的第二速率對測試資料進行取樣。該方法也可包含判斷取樣資料相對於測試訊號之第一抖動量，並且根據第一抖動量在連接點附近判斷第二抖動量。該方法也可包含其中一個或者多個以下獨立或組合的特徵。
第一抖動量可包含在取樣期間中所引進的第三抖動量。判斷第二抖動量可包含處理第一抖動量，藉以實質地移除第三抖動量之效應。
第三抖動(J3)之量可包含用來執行取樣的裝置所引進之抖動(J4)、以及用來對裝置進行時脈激勵的閃控(strobe)所引進之抖動(J5)。第二抖動(J2)之量可判斷如下：
其中的J1對應於第一抖動量。
第三抖動(J3)之量可包含用來執行取樣的裝置所引進之抖動(J4)。第二抖動(J2)之量可判斷如下：
其中的J1對應於第一抖動量。
用來執行取樣的裝置可包含一個閂鎖比較器及/或一個D型正反器。該方法可進一步包含將抖動加入至測試資料。 該抖動可包含週期性抖動以及決定性抖動中的至少一種。
一般而言，本專利申請案同樣也說明一種校準通訊頻道中的抖動之系統。該系統包含一取樣裝置，用以對通訊頻道中的測試資料進行取樣，藉以產生取樣的資料。該取樣裝置可配置用以在DUT以及通訊頻道之間的連接點附近，對測試資料進行取樣。測試資料係以第一速率行經通訊頻道，並且以小於第一速率的第二速率對測試資料進行取樣。該系統亦包含一處理裝置，用以：判斷取樣資料相對於測試訊號之第一抖動量，並且根據第一抖動量而判斷在連接點附近的第二抖動量。該方法亦可包含一個或者多個以下獨立或組合的特徵。
第一抖動量可包含在取樣期間中所引進的第三抖動量。判斷第二抖動量可包含處理第一抖動量，藉以實質地移除第三抖動量之效應。
第三抖動(J3)之量可包含用來執行取樣的裝置所引進之抖動(J4)、以及用來對裝置進行時脈激勵的閃控所引進之抖動(J5)。第二抖動(J2)之量可判斷如下：
其中的J1對應於第一抖動量。
第三抖動(J3)之量可包含用來執行取樣的裝置所引進之抖動(J4)。第二抖動(J2)之量可判斷如下：
其中的J1對應於第一抖動量。
取樣裝置可包含一個閂鎖比較器及/或一個D型正反器。該系統可進一步包含將抖動加入至測試資料之測試設備。該抖動可包含週期性抖動以及決定性抖動中的至少一種。
取樣裝置可配置用以根據一時脈訊號，對測試資料進行取樣。該系統可包含一時脈分配裝置，藉以接收時脈訊號，並且將此時脈訊號提供給予取樣裝置。
一般而言，本專利申請案也說明自動測試設備(ATE)，其係包含一含有連接至DUT的介面連接線之裝置介面卡、用來產生包含抖動的測試資料以作為在通訊頻道上傳輸至介面連接線之用的接腳電子電路、以及一連接至DUT位置的介面連接線之機構。該機構係配置用以使用一種低取樣技術，對測試資料進行取樣，藉以產生取樣的資料。一處理裝置係配置(例如，程式化)用以使用該取樣的資料，在相應於介面連接之點上，判斷測試資料中的抖動量。ATE也可包含一個或者多個以下獨立或組合的特徵。
該處理裝置可配置用以藉由移除由機構所產生的抖動以及該機構用來取樣測試資料的時脈訊號中的至少一個，來判斷該抖動量。低取樣技術可包含一種移動閃控(walking strobe)技術，其係以小於測試資料的第二頻率之第一頻率，對測試資料進行取樣，其中的第一頻率並非是第二頻率之 倍數。該機構可包含閂鎖比較器與D型正反器中的至少一個、及/或一個用以接收時脈訊號並且提供時脈訊號給予該機構之時脈分配裝置。該機構可配置用以根據該時脈訊號來執行取樣動作。
在以下的附圖以及說明中提出一或多個範例之細節。經由說明、圖示以及申請專利範圍，本發明的進一步的特徵、觀點以及優點將顯而易見。
參照圖1，一種用來測試諸如半導體裝置的待測裝置(DUT)18之ATE系統10係包含一測試器12。為了控制測試器12，ATE系統10包含一在硬體連接線16上介面連接於測試器12之電腦系統14。典型的是，電腦系統14會將命令傳送至測試器12，藉以初始化測試DUT 18的程序與功能之執行。此種執行測試程序可將測試訊號的產生與傳輸至DUT 18初始化，並且收集來自DUT之響應。可藉由ATE系統10來測試各種不同型式的DUT。例如，DUT可以是諸如一個積體電路(IC)晶片之半導體裝置(例如，記憶體晶片、微處理器、類比至數位轉換器、數位至類比轉換器等等)。
為了提供測試訊號並且收集來自DUT的響應，測試器12連接至其中一個或者多個連接器之接腳，其提供對DUT 18內部電路系統之介面。為了測試某些DUT，諸如多至六十四個或者一百二十八個連接器接腳(或者更多)可介面連接於測試器12。就舉例之目的，在本範例中，半導體裝置 的測試器12透過一硬體連接線，連接至DUT 18的其中一個連接器接腳。一導線20(例如，電纜線)連接至接腳22，並且將測試訊號(例如，PMU DC測試訊號、PE AC測試訊號等等)輸送至DUT 18的內部電路系統。導線20同樣也會響應於半導體裝置測試器12所提供的測試訊號而感測接腳22上的訊號。例如，響應於測試訊號，可在接腳22上感測一電壓或電流訊號，並且在導線20上，將之傳送至測試器12，以作為分析之用。如此的單傳輸埠之測試同樣也可執行於DUT 18中所包含的其他接腳。例如，測試器12可提供測試訊號給予其他接腳，並且收集在導線(傳送所提供的訊號)上所反射而返回的相關訊號。藉由收集所反射的訊號，接腳的輸入阻抗可和其他單傳輸埠測試量一起來加以描述特性。在其他的測試方案中，可在導線20上，將數位訊號傳送至接腳22，以作為在DUT 18上儲存數位值之用。一旦儲存後，便可存取DUT 18，藉以擷取並且在導線20上，將所儲存的數位值傳送至測試器12。之後則可識別所截取的數位值，藉以判斷是否儲存適當的數值於DUT 18。
除了執行單埠的測試之外，半導體裝置測試器12同樣也可執行雙埠測試。例如，可在導線20上，將一測試訊號注入接腳22之中，並且可從DUT 18的一個或者多個接腳收集響應之訊號。此一響應訊號被提供至半導體裝置測試器12，藉以判斷各種量，諸如增益響應、相位響應、以及其他處理能力之測試量。
同樣參照圖2，為了傳送並且收集來自DUT(或者多個DUT)的多個連接器接腳之測試訊號，半導體裝置測試器12包含一個能與數個接腳進行通訊之介面卡24。例如，介面卡24可將測試訊號傳輸至諸如32、64或128個的接腳，並且收集相對應的響應。每個接腳的通訊鏈路典型是稱為頻道，並且由於藉由提供測試訊號給予大量的頻道，因而可同時執行多數之測試，因此縮短測試時間。除了使得一個介面卡上具有諸多頻道之外，藉由測試器12中包含多個介面卡，頻道整體數目會增加，藉此進一步縮短測試時間。在此一範例中，顯示兩個額外的介面卡26與28，藉以展示多數介面卡可位於測試器12之中。
每個介面卡包含一專用的積體電路(IC)晶片(例如，一種特殊應用積體電路(ASIC))，用以執行特定之測試功能。例如，介面卡24包含IC晶片30，用以執行參數量測單元(PMU)之測試以及接腳電子電路(PE)之測試。IC晶片30具有一包含用以執行PMU測試的電路系統之PMU級32、以及一包含用以執行PE測試的電路系統之PE級34。此外，介面卡26與28分別包含具有PMU與PE電路系統之IC晶片36與38。典型的是，PMU測試涵蓋提供一DC電壓或電流訊號給予DUT，藉以判斷諸如輸入與輸出阻抗、電流洩漏、以及其他型式的DC效能特性化之分量。PE測試涵蓋傳送AC測試訊號或者波形給予DUT(例如，DUT 18)並且涵蓋收集響應，藉以進一步特性化DUT之效能。例如，晶片30可傳輸AC訊號(至DUT)，該些AC訊號代表儲存 於DUT上的二進制數值向量。一旦已經儲存了這些二進制數值，測試器12便可存取DUT，藉以判斷是否已經儲存了正確的二進制數值。由於數位訊號典型是包含劇增電壓之轉變，所以IC晶片30上的PE級34中之電路系統操作在相較於PMU級32中的電路系統為較高之速度。PE測試同樣也涵蓋將抖動加入至測試訊號，並且觀測在抖動存在之下的DUT運作。
為了將DC與AC測試訊號兩者皆從介面卡24遞送至DUT 18，傳導軌跡40會將IC晶片30連接至介面卡連接器42，其允許訊號斷斷續續地遞送於介面卡24上。介面卡連接器42同樣也連接至一條連接至介面連接器46之導線44，其允許訊號往返遞送於測試器12。在此一範例中，導線20連接至介面連接器46，以作為雙向訊號遞送於測試器12與DUT 18的接腳22間之用。在某些配置中，可使用一介面裝置，用以將一或多條導線從測試器12連接至DUT。例如，DUT 18可安置於裝置介面卡，藉以提供對每個DUT接腳之存取。在如此的配置中，導線20可連接至裝置介面卡，藉以將測試訊號設置於DUT適當的接腳(例如，接腳22)。
在此一範例中，僅有傳導軌跡40與導線44分別連接IC晶片30與介面卡24，藉以輸送以及收集訊號。然而，IC晶片30(以及IC晶片36與38)典型具有多數之接腳(例如，八個、十六個等等)，其分別與多數傳導軌跡與相應的導線相連接，藉以提供並且收集來自DUT之訊號(透過裝置介面 卡)。此外，在某些配置中，測試器12可連接至兩個或者更多的裝置介面卡，藉以將介面卡24、26與28所提供的頻道介面連接於一個或者多個待測裝置。
為了初始化以及控制介面卡24、26與28所執行的測試，測試器12包含PMU控制電路系統48以及PE控制電路系統50，其係提供測試參數(例如，測試訊號電壓位準、測試訊號電流位準、數位值等等)，藉以產生測試訊號並且分析DUT之響應。使用一個或者多個處理裝置，便可實現PMU控制電路系統與PE控制電路系統。處理裝置的範例包含而不受限於微處理器、微控制器、可程式邏輯(例如，現場可程式邏輯閘陣列(field-programmable gate array))、及/或其組合。測試器12同樣也包含一電腦介面52，其允許電腦系統14控制測試器12所執行的操作，而且同樣也允許資料(例如，測試參數、DUT響應等等)遞送於測試器12與電腦系統14之間。
以下說明諸如圖1與2所示的DUT與ATE之間的通訊頻道中之校準抖動。然而，所要提及的是，校準處理並不受限於使用圖1與2所示的ATE，並且可用來校準任何裝置的通訊頻道中之抖動。
如以上所解釋的，在其中一種型式的測試期間中，ATE會將抖動加入於測試訊號，並且觀測DUT對抖動的反應。如此之測試會提供DUT對抖動的容限之指示。就此種應用之目的而言，抖動可包含並且可定義為訊號邊緣在時間上距離其理想位置的變化。此能夠包含訊號的時間位移及/或 延長。例如，如圖3所示，位置54對應於訊號之理想位置，而位置55則對應於抖動存在時的訊號之位移位置。
ATE可將不同型式的抖動加入於測試訊號。在這點上，抖動一般可分為兩種型式：決定性抖動(DJ)以及隨機抖動(RJ)。DJ可能與已知的來源有關聯，並且能夠分為兩個部分：週期性抖動(PJ)以及資料相依的抖動(DDJ)。PJ為週期性的，意謂著其在時間上重複，然而DDJ實質為固定的，意謂著不同訊號邊緣上的偏移是相對一致的。RJ是可能因任何數目的來源或因數而產生，而且如同其名稱所示的，不會按照任何特定的模式。
圖4顯示一種校準裝置57，其可用於以下的處理之中，藉以校準通訊頻道中的抖動。校準裝置57可電氣連接至ATE。例如，校準裝置57可安裝於裝置介面卡介面連接線上而非DUT。校準裝置57包含一取樣裝置59以及一時脈分配裝置60。取樣裝置59可以是任何一種能夠對來自ATE的通訊頻道61所傳送的數位波形進行取樣之電路型式。例如，取樣裝置59可包含一D型正反器及/或一閂鎖比較器。取樣裝置59會根據一來自ATE的時脈訊號62(閃控輸入)來執行取樣。時脈分配裝置60會在裝置介面卡上，分配時脈訊號給予各種不同的取樣裝置，包含取樣裝置59。就此點而言，所要提及的是，單一校準裝置可包含多數在多個頻道上對測試資料進行取樣之取樣裝置。或者，單一校準裝置可以每個通訊頻道皆架置，並且僅可用來校準其所相對應的通訊頻道中的抖動量。在其中之一體現中，六個校 準裝置架置於裝置介面卡之上，藉以校準六個對應的通訊頻道。
取樣裝置59會對來自通訊頻道的測試資料進行取樣，藉以產生取樣的資料。在此種體現中，取樣裝置59會以小於測試資料行經通訊頻道之速率對該測試訊號進行取樣。此係以低取樣著稱。例如，如果測試資料具有1GHz的頻率，因而為1ns的週期，則時脈訊號可具有100MHz的頻率與10ns的週期，此導致資料每十個位元取樣一次。就以時脈的上升與下降邊緣兩者來取樣其中資料的雙倍資料率之資料來說，在其中之一範例中，時脈訊號可具有50MHz的頻率與20ns的週期。
在一種體現中，取樣週期並不是測試資料週期之整數倍數。一種其中取樣週期不是測試資料週期的整數倍數之低取樣技術已知為移動閃控。移動閃控低取樣之一範例係說明於美國專利第6,609,077號中，在此將其內容合併於本申請案之中作為參考，猶如在此有全部闡述。
圖5與6說明移動閃控之取樣。參照圖5，取樣裝置59會根據移動閃控時脈T ws 64(此可由ATE產生)對測試訊號63進行取樣。移動閃控具有不同於(例如，小於)測試資料(例如，抖動的訊號)頻率之頻率，其導致在每個連續取樣循環週期65、66等等期間中以些微的偏移對測試資料進行取樣，即如圖5所示。換言之，以不同於所要量測的訊號之頻率“閃控”取樣裝置59，致使移動閃控時脈以已知的偏移行進於訊號上。藉由舉例而言，在第一循環週期之期間中， 移動閃控時脈會在0、1、2與3點(65)上，對測試訊號63進行取樣。在下一個循環週期之期間中，移動閃控時脈些微偏移，導致在4、5、6與7點(66)上取樣，依此類推。所產生的樣本，亦即所取得的資料位元，可用來重建測試資料(抖動的訊號)，即如圖6所示。
在此種體現中，相較於測試資料中的抖動量，取樣裝置59以及時脈訊號所加入的抖動量相對較小。所以，此用以降低取樣裝置與時脈訊號在測試處理中的效應。例如，測試資料中的抖動可以是100±10%微微秒(ps)之層級。取樣裝置所加入的抖動量可以是十分之一ps的數量級。可用來實現取樣裝置59之部件是由Inphi®的部件第25706PP號產生之。時脈訊號所加入的抖動量可以是小於(<)1ps之數量級。例如，Teradyne®公司所製造的picoClockTM可用來產生對抖動測試資料進行取樣的時脈訊號。
取樣裝置59所輸出的取樣資料係發送至一與ATE相結合的處理裝置。例如，可將取樣資料提供給予電腦系統14、或者給予一與ATE相結合的微處理器、微控制器、或者可程式邏輯。處理裝置係從所取樣的資料重建抖動訊號(觀看諸如圖6)，並且藉由諸如比較已重建後的訊號以及在通訊頻道上原本輸出的測試訊號，判斷已重建後的訊號中之抖動量。
就此點而言，抖動可能是由通訊頻道所引進，致使在DUT的接觸點附近之抖動不同於所預測的(例如，由ATE引進於測試資料之中的抖動)。所以，在此所說明的校準處 理其中一個目的乃是判斷DUT接觸點附近所遭受的抖動量。然而，從DUT接觸點所量測到的已重建訊號中之抖動同樣也包含時脈訊號以及取樣裝置所引進的抖動。儘管時脈訊號以及取樣裝置所引進的抖動可能相對較小(如以上所提)，其仍然會影響測試設備之校準。所以，可處理已重建訊號中的抖動，藉以進一步產生實質相對應於DUT接觸點附近所遭受的抖動量之數值。換言之，可至少絕大部分地將時脈訊號以及取樣裝置所引進的抖動從重建訊號中的抖動移除。
更明確的說，令J2為實質相應於DUT接觸點附近所遭受的抖動量。令J1為重建訊號中的抖動量，J4為取樣裝置59所引進的抖動量，而J5為時脈訊號(亦即，用以時脈激勵取樣裝置之閃控)所引進的抖動量。處理裝置係判斷DUT接觸點附近所遭受的抖動(J2)之量，如下：
在另一種體現中，將取樣裝置59所輸出的取樣資料發送至與ATE相結合的處理裝置。如上，藉由比較重建訊號以及具有加入抖動的原測試資料，處理裝置會從取樣資料中重建抖動訊號(例如，觀看圖6)，並且判斷重建訊號中的抖動量。然而，在此種體現中，取樣裝置59進行取樣所使用的時脈訊號乃是ATE操作期間中所使用的實際之時脈訊號，並不是像上述體現狀況的降低抖動之時脈訊號。所以， 此種體現致使ATE能夠判斷在實際測試條件期間中DUT接觸點附近所遭受的抖動量。
在此狀況下，可至少絕大部分地將取樣裝置59所引進的抖動從已重建訊號中的抖動移除。然而，並無移除時脈訊號所引進的抖動。所以，處理裝置會判斷DUT接觸點附近所遭受的抖動量，如下：
其中J1、J2與J4對應於上述之變數。是故，處理裝置會判斷當連接至ATE時，例如架置於校準裝置57之位置，DUT所遭受的抖動量。
上述的校準處理(此後稱為“校準處理”)具有數種優點。例如，校準處理可用來校準用以測試串化器/解串化器(SERDES)裝置、高效能記憶體裝置、以及諸如PCI Express II的資料匯流排之ATE。然而，所要提及的是，校準處理並不受限於與如此裝置相結合的測試，而是可以用來校準在任何型式的裝置上執行任何型式的測試之ATE。
校準處理並不受限於使用上述的硬體與軟體。使用任何一種硬體及/或軟體，便可實現校準處理。例如，使用數位電子電路系統，或者以電腦硬體、韌體、軟體或者其組合，便能夠至少部分地實現校準處理或者其部分。
透過電腦程式產品，亦即明確體現於諸如一種或者多種機器可讀取媒體的資訊載體或者傳播訊號之中的電腦程 式，以作為執行或者用以控制諸如可程式處理器、電腦、或多數電腦的資料處理機構之操作。能夠將電腦程式以任何型式的程式語言撰寫，包含編譯式(compiled)語言或者解譯式(interpreted)語言，能夠以任何型式配置之，包含以獨立的程式或是以模組、構件、副程式、或者其他適用於計算環境之單元。能夠配置電腦程式以執行於一台電腦、或者執行於一個地點或分散於多個地點且藉由通訊網路相互連接的多台電腦上。
能夠藉由一個或者多個實行一個或者多個電腦程式以執行校準處理功能之可程式處理器，來執行與實現校準處理相關的動作。所有或部分的ATE都能夠實現為特殊目的之邏輯電路系統，例如FPGA(現場可程式邏輯閘陣列)及/或ASIC(特殊應用積體電路)。
舉例而言，適用於執行電腦程式的處理器係包含一般與特殊目的兩者之微處理器、以及任何一種數位電腦之任一個或者多個處理器。一般而言，處理器將會從唯讀記憶體或隨機存取記憶體或者此兩者接收指令與資料。電腦的元件包含一用以執行指令的處理器、以及一個或者多個用來儲存指令與資料的記憶體裝置。
在此所說明的不同實施例之元件可組合形成其他非以上所特別提及的實施例。在此並未特別說明的實施例同樣也在以下的申請專利範圍之範疇內。
10‧‧‧ATE系統
12‧‧‧測試器
14‧‧‧電腦系統
16‧‧‧硬體連接線
18‧‧‧待測裝置(DUT)
20‧‧‧導線
22‧‧‧DUT之接腳
24‧‧‧介面卡
26‧‧‧介面卡
28‧‧‧介面卡
30‧‧‧IC晶片
32‧‧‧PMU級
34‧‧‧PE級
36‧‧‧IC晶片
38‧‧‧IC晶片
40‧‧‧傳導軌跡
42‧‧‧介面卡連接器
44‧‧‧導線
46‧‧‧介面連接器
48‧‧‧PMU控制電路系統
52‧‧‧電腦介面
57‧‧‧校準裝置
59‧‧‧取樣裝置
60‧‧‧時脈分配裝置
61‧‧‧來自ATE的通訊頻道
62‧‧‧時脈訊號(閃控輸入)
63‧‧‧測試訊號
64‧‧‧移動閃控時脈
65‧‧‧連續取樣循環週期
66‧‧‧連續取樣循環週期
圖1為用以測試裝置的ATE之方塊圖。
圖2為用於ATE的測試器之方塊圖。
圖3為描繪抖動如何影響訊號之波形圖。
圖4為在DUT介面附近用來處理測量訊號中實際抖動的電路系統之方塊圖。
圖5為描繪移動閃控取樣之波形圖。
圖6為描繪使用移動閃控取樣所重建的訊號之波形圖。
不同圖示中相同的參考數字係指相似之構件。
57‧‧‧校準裝置
59‧‧‧取樣裝置
60‧‧‧時脈分配裝置
61‧‧‧來自ATE的通訊頻道
62‧‧‧時脈訊號(閃控輸入)

Claims (15)

  1. 一種判斷來自測試設備與特測裝置(DUT)連接線之間的通訊頻道的抖動之方法，該方法係包含：將取樣裝置連接到該通訊頻道以替代該待測裝置和該通訊頻道之連接，該取樣裝置係在該待測裝置要連接到該通訊頻道的點之處連接到該通訊頻道；使用該取樣裝置而在該待測裝置要連接到該通訊頻道的點之處對該通訊頻道中的測試資料取樣，其中該測試資料係以第一速率行經該通訊頻道，其中是以小於該第一速率的第二速率對該測試資料進行取樣，且其中該測試資料係由該測試設備輸出到該待測裝置要連接到該通訊頻道的點，抖動係經由將該測試資料通過該通訊頻道而被引進該測試資料中且出現在該待測裝置要連接到該通訊頻道的點；判斷該取樣資料相對於該測試資料之第一抖動量；以及判斷在該待測裝置要連接到該通訊頻道的點之處之第二抖動量，該第二抖動量包括經由將該測試資料通過該通訊頻道而被引進的該抖動。
  2. 如申請專利範圍第1項之方法，其中判斷該第二抖動量係包含實質地移除來自一或更多其他來源的抖動之效應。
  3. 如申請專利範圍第2項之方法，其中該來自一或更多其他來源的抖動包括由該取樣裝置所引進的抖動，以及由 用來對該取樣裝置進行時脈激勵的閃控所引進的抖動。
  4. 如申請專利範圍第2項之方法，其中該來自一或更多其他來源的抖動包括由該取樣裝置所引進的抖動。
  5. 如申請專利範圍第1項之方法，其中該取樣裝置係包含一個閂鎖比較器。
  6. 如申請專利範圍第1項之方法，其中該取樣裝置係包含一個D型正反器。
  7. 如申請專利範圍第1項之方法，其進一步包含：該測試設備將抖動加入至該測試資料，由該測試設備所加入的抖動包含週期性抖動以及決定性抖動中的至少一種。
  8. 一種判斷來自通訊頻道的抖動之系統，其係包含：一取樣裝置，其連接到該通訊頻道以替代待測裝置(DUT)和該通訊頻道之連接，該取樣裝置係在該待測裝置要連接到該通訊頻道的點之處連接到該通訊頻道，該取樣裝置係配置用以對該通訊頻道中的測試資料進行取樣，藉以產生取樣的資料，該取樣裝置係配置用以在該待測裝置要連接到該通訊頻道的點之處，對該測試資料進行取樣，其中該測試資料係以第一速率行經該通訊頻道，其中是以小於該第一速率的第二速率對該測試資料進行取樣，且其中該測試資料係由測試設備輸出到該待測裝置要連接到該通訊頻道的點，抖動係經由將該測試資料通過該通訊頻道而被引進該測試資料中且出現在該待測裝置要連接到該通訊頻道的點；以及 一處理裝置，其係用以：判斷該取樣資料相對於該測試資料之第一抖動量；以及判斷在該待測裝置要連接到該通訊頻道的點之處的第二抖動量，該第二抖動量包括經由將該測試資料通過該通訊頻道而被引進的該抖動。
  9. 如申請專利範圍第8項之系統，其中判斷第二抖動量係包含實質地移除來自一或更多其他來源的抖動之效應。
  10. 如申請專利範圍第9項之系統，其中該來自一或更多其他來源的抖動包括由該取樣裝置所引進的抖動，以及由用來對該取樣裝置進行時脈激勵的閃控所引進的抖動。
  11. 如申請專利範圍第9項之系統，其中該來自一或更多其他來源的抖動包括由該取樣裝置所引進的抖動。
  12. 如如申請專利範圍第8項之系統，其中該取樣裝置係包含一個閂鎖比較器。
  13. 如申請專利範圍第8項之系統，其中該取樣裝置係包含一個D型正反器。
  14. 如申請專利範圍第8項之系統，其進一步包含：用以將抖動加入至該測試資料之該測試設備，由該測試設備所加入的抖動則包含週期性抖動以及決定性抖動中的至少一種。
  15. 如申請專利範圍第8項之系統，其中該取樣裝置係配置用以根據一時脈訊號，對測試資料進行取樣；以及其中該系統進一步包含： 一時脈分配裝置，藉以接收時脈訊號，並且將該時脈訊號提供給予該取樣裝置。
TW097117803A 2007-05-18 2008-05-15 判斷通訊頻道中的抖動之方法和系統 TWI418824B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/750,651 US7991046B2 (en) 2007-05-18 2007-05-18 Calibrating jitter

Publications (2)

Publication Number Publication Date
TW200905227A TW200905227A (en) 2009-02-01
TWI418824B true TWI418824B (zh) 2013-12-11

Family

ID=40027443

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097117803A TWI418824B (zh) 2007-05-18 2008-05-15 判斷通訊頻道中的抖動之方法和系統

Country Status (6)

Country Link
US (1) US7991046B2 (zh)
JP (1) JP5319665B2 (zh)
CN (1) CN101682431B (zh)
DE (1) DE112008001350B4 (zh)
TW (1) TWI418824B (zh)
WO (1) WO2008144486A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560947B2 (en) 2005-09-28 2009-07-14 Teradyne, Inc. Pin electronics driver
US9474492B2 (en) 2012-05-22 2016-10-25 Siemens Medical Solutions Usa, Inc. Adaptive ECG trigger signal jitter detection and compensation for imaging systems
US9590774B1 (en) * 2015-09-25 2017-03-07 Microsoft Technology Licensing, Llc Circuit for introducing signal jitter
KR102546302B1 (ko) * 2016-07-08 2023-06-21 삼성전자주식회사 클락 지터 측정 회로 및 이를 포함하는 반도체 장치
KR102410014B1 (ko) * 2017-08-03 2022-06-21 삼성전자주식회사 클락 지터 측정 회로 및 이를 포함하는 반도체 장치
US11036410B2 (en) * 2018-04-13 2021-06-15 Micron Technology, Inc. Clock characteristic determination
US10775408B2 (en) * 2018-08-20 2020-09-15 Teradyne, Inc. System for testing devices inside of carriers
CN109283450B (zh) * 2018-09-11 2024-01-23 长鑫存储技术有限公司 一种测试机的控制方法、装置、介质及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020103609A1 (en) * 1999-12-15 2002-08-01 Turker Kuyel Method and system for measuring jitter
US20050127894A1 (en) * 2003-12-10 2005-06-16 Wyatt Perry M. Method and apparatus for measuring jitter
US20060123303A1 (en) * 2004-11-19 2006-06-08 Analog Devices Inc Integrating time measurement circuit for a channel of a test card
US20070061656A1 (en) * 2005-08-24 2007-03-15 Samsung Electronics Co., Ltd. Test data generator, test system and method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9313020D0 (en) * 1993-06-24 1993-08-11 Madge Networks Ltd Jitter monitoring
JPH1138086A (ja) * 1997-07-16 1999-02-12 Advantest Corp 半導体試験装置
US6661836B1 (en) * 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
JP4445114B2 (ja) * 2000-01-31 2010-04-07 株式会社アドバンテスト ジッタ測定装置及びその方法
US6609077B1 (en) * 2000-05-31 2003-08-19 Teradyne, Inc. ATE timing measurement unit and method
US6865496B2 (en) * 2001-11-01 2005-03-08 Agilent Technologies, Inc. Zero-crossing direction and time interval jitter measurement apparatus using offset sampling
US7054358B2 (en) * 2002-04-29 2006-05-30 Advantest Corporation Measuring apparatus and measuring method
KR100471006B1 (ko) * 2002-07-24 2005-03-10 삼성전자주식회사 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법
US20040062301A1 (en) * 2002-09-30 2004-04-01 Takahiro Yamaguchi Jitter measurement apparatus and jitter measurement method
JP3821802B2 (ja) * 2003-07-14 2006-09-13 アンリツ株式会社 ジッタ測定装置
US7627790B2 (en) * 2003-08-21 2009-12-01 Credence Systems Corporation Apparatus for jitter testing an IC
US7409617B2 (en) * 2004-09-30 2008-08-05 Credence Systems Corporation System for measuring characteristics of a digital signal
DE112005001349T5 (de) * 2004-06-09 2007-04-26 Advantest Corp. Taktgenerator und Halbleitertestvorrichtung
US7668233B2 (en) * 2004-07-28 2010-02-23 Circadiant Systems, Inc. Method of determining jitter and apparatus for determining jitter
US7590170B2 (en) * 2004-09-29 2009-09-15 Teradyne, Inc. Method and apparatus for measuring jitter
US7023366B1 (en) 2004-12-23 2006-04-04 Teradyne, Inc. Using a parametric measurement unit for converter testing
US7313496B2 (en) * 2005-02-11 2007-12-25 Advantest Corporation Test apparatus and test method for testing a device under test
US7149638B2 (en) * 2005-03-29 2006-12-12 Agilent Technologies, Inc. Separation of random and deterministic components of jitter
US7668235B2 (en) * 2005-11-10 2010-02-23 Teradyne Jitter measurement algorithm using locally in-order strobes
US7277805B2 (en) * 2006-01-06 2007-10-02 International Business Machines Corporation Jitter measurements for repetitive clock signals
US7409307B2 (en) * 2006-04-20 2008-08-05 Advantest Corporation Calibration apparatus, calibration method, testing apparatus, and testing method
US7480581B2 (en) * 2006-06-27 2009-01-20 Teradyne, Inc. Calibrating a testing device
US7684944B2 (en) * 2006-10-17 2010-03-23 Advantest Corporation Calibration apparatus, calibration method, and testing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020103609A1 (en) * 1999-12-15 2002-08-01 Turker Kuyel Method and system for measuring jitter
US20050127894A1 (en) * 2003-12-10 2005-06-16 Wyatt Perry M. Method and apparatus for measuring jitter
US20060123303A1 (en) * 2004-11-19 2006-06-08 Analog Devices Inc Integrating time measurement circuit for a channel of a test card
US20070061656A1 (en) * 2005-08-24 2007-03-15 Samsung Electronics Co., Ltd. Test data generator, test system and method thereof

Also Published As

Publication number Publication date
CN101682431A (zh) 2010-03-24
WO2008144486A1 (en) 2008-11-27
DE112008001350T5 (de) 2010-06-10
JP5319665B2 (ja) 2013-10-16
DE112008001350B4 (de) 2021-10-14
CN101682431B (zh) 2014-05-21
US7991046B2 (en) 2011-08-02
JP2010528266A (ja) 2010-08-19
TW200905227A (en) 2009-02-01
US20080285636A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
TWI418824B (zh) 判斷通訊頻道中的抖動之方法和系統
JP2019082482A (ja) 較正装置
US10451653B2 (en) Controlling a per-pin measurement unit
EP2344897A2 (en) Method and apparatus for testing electrical connections on a printed circuit board
US10996272B2 (en) One-shot circuit
US7523007B2 (en) Calibration device
JP4698680B2 (ja) 高電圧機能を備えたピンエレクトロニクス
TWI420825B (zh) 校準電路
US7023366B1 (en) Using a parametric measurement unit for converter testing
US8452560B2 (en) Identifying periodic jitter in a signal
US20090063085A1 (en) Pmu testing via a pe stage
TWI446162B (zh) 使用一測試儀器之方法及測試系統