CN114815948B - 自适应时钟电路、芯片及电压调整方法、装置 - Google Patents

自适应时钟电路、芯片及电压调整方法、装置 Download PDF

Info

Publication number
CN114815948B
CN114815948B CN202210563748.7A CN202210563748A CN114815948B CN 114815948 B CN114815948 B CN 114815948B CN 202210563748 A CN202210563748 A CN 202210563748A CN 114815948 B CN114815948 B CN 114815948B
Authority
CN
China
Prior art keywords
voltage
circuit
clock
drop
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210563748.7A
Other languages
English (en)
Other versions
CN114815948A (zh
Inventor
王彤
江鹏
寇博华
陆启乐
王洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou C Sky Microsystems Co Ltd
Original Assignee
Hangzhou C Sky Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou C Sky Microsystems Co Ltd filed Critical Hangzhou C Sky Microsystems Co Ltd
Priority to CN202210563748.7A priority Critical patent/CN114815948B/zh
Publication of CN114815948A publication Critical patent/CN114815948A/zh
Application granted granted Critical
Publication of CN114815948B publication Critical patent/CN114815948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)

Abstract

本申请实施例提供了一种自适应时钟电路、芯片及电压调整方法、装置。本方案适用于包括ARM、RI SC‑V指令集架构的各种芯片,如物联网芯片、音/视频芯片等。自适应时钟电路应用于芯片,芯片包括电压源、被监测电路和时钟源,自适应时钟电路包括:自适应时钟单元,自适应时钟单元与被监测电路的电压输入端连接,并检测电压输入端的电压,若检测到电压小于或等于设定值,则对时钟源输出到被监测电路的时钟信号进行调整;电压跌落计数与调整单元,电压跌落计数与调整单元与自适应时钟单元连接,以记录设定时间段内电压小于或等于设定值的跌落次数,并根据跌落次数对电压源的输出电压进行调整。该自适应时钟电路可以保证电路的安全性,且避免过度降低性能。

Description

自适应时钟电路、芯片及电压调整方法、装置
技术领域
本申请实施例涉及电子技术领域,尤其涉及一种自适应时钟电路、芯片及电压调整方法、装置。
背景技术
随着芯片制程的不断缩小,芯片集成的密度越来越大,芯片的性能也在不断变高。芯片中的高性能模块在频率和负载的快速切换中会更容易出现芯片的电源网络无法及时提供足够的电流给需要的区域,导致该电压域的电压被瞬时跌落,造成高性能模块中的电路时序无法得到保障,芯片因此可能进入不可预知的状态,引发工作异常。虽然通过降低频率的方式可以在一定程度上保证安全性,例如,当电路负载发生剧烈变化时,会引发多次长时间的电压跌落(即VDD droop),为了防止电路出现故障,自适应时钟电路会多次降低电路频率并多次重复恢复至原频率,但是芯片频繁地或者长时间地工作在较低频率会造成性能的浪费,因此如何在保证芯片安全的情况下,减少性能损失成为亟需解决的问题。
发明内容
有鉴于此,本申请实施例提供一种自适应时钟电路方案,以解决芯片中出现电压跌落影响工作安全和性能的问题。
根据本申请实施例的第一方面,提供了一种自适应时钟电路,所述自适应时钟电路应用于芯片,所述芯片包括电压源、被监测电路和时钟源,所述自适应时钟电路包括:自适应时钟单元,所述自适应时钟单元与所述被监测电路的电压输入端连接,并检测所述电压输入端的电压,若检测到所述电压小于或等于设定值,则对所述时钟源输出到所述被监测电路的时钟信号进行调整;电压跌落计数与调整单元,所述电压跌落计数与调整单元与所述自适应时钟单元连接,以记录设定时间段内所述电压小于或等于设定值的跌落次数,并根据所述跌落次数对所述电压源的输出电压进行调整。
根据本申请实施例的第二方面,提供了一种电压调整方法,所述方法应用于芯片的自适应时钟电路,所述芯片还包括电压源和被监测电路,所述自适应时钟电路为上述的自适应时钟电路,所述方法包括:监测设定时间段内所述被监测电路的电压输入端的电压;若所述电压小于或等于设定值,则增加设定时间段内的跌落次数的计数;根据所述设定时间段内所述被监测电路输入的电压小于或等于设定值的跌落次数,对所述电压源的电压进行调整。
根据本申请实施例提供方式,通过在自适应时钟电路中增加电压跌落(VDDdroop)的跌落次数计数单元,以持续跟踪统计设定时间段内的电压跌落的发生次数(即跌落次数),根据跌落次数和次数阈值来增加或恢复电压源的电压,从而保证被监测电路在性能、功耗以及安全之间的折中。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请实施例中记载的一些实施例,对于本领域普通技术人员来讲,还可以根据这些附图获得其他的附图。
图1为根据本申请实施例一的自适应时钟电路的示意图;
图2为根据本申请实施例二的电压调整方法的步骤流程示意图;
图3为根据本申请实施例三的电压调整装置的结构框图;
图4为根据本申请实施例六的电子设备的结构框图。
具体实施方式
为了使本领域的人员更好地理解本申请实施例中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请实施例一部分实施例,而不是全部的实施例。基于本申请实施例中的实施例,本领域普通技术人员所获得的所有其他实施例,都应当属于本申请实施例保护的范围。
下面结合本申请实施例附图进一步说明本申请实施例具体实现。
实施例一
参照图1,示出了一种包含自适应时钟电路的至少部分芯片的电路示意图。
如图1所示,该芯片包括电压源、被监测电路和时钟源等。其中,电压源用于输出电能。时钟源用于输出时钟信号。被监测电路用于执行需要的功能,其电路结构可能根据需要的功能不同而不同,本实施例对此不作限制。被监测电路具有电压输入端和时钟输入端,电压输入端用于接收电压源输入的电能,时钟输入端用于接收时钟信号。
为了保证被监测电路工作的安全性和可靠性的情况下,提升被监测电路的性能,避免被监测电路的负载过大时,由于供给的电流不足,导致电压跌落而引发故障,本实施例中增加了自适应时钟电路,自适应时钟电路包括自适应时钟单元和电压跌落计数与调整单元。
其中,所述自适应时钟单元与所述被监测电路的电压输入端连接,并检测所述电压输入端的电压,若检测到所述电压小于或等于设定值,则对所述时钟源输出到所述被监测电路的时钟信号进行调整;所述电压跌落计数与调整单元与所述自适应时钟单元连接,以记录设定时间段内所述电压小于或等于设定值的跌落次数,并根据所述跌落次数对所述电压源的输出电压进行调整。
自适应时钟单元能够对被监测电路的电压进行监测,当检测的电压小于或等于设定值(该设定值可以根据需要确定,例如为被监测电路设计时需要的工作电压,或者,为了避免电压小幅波动造成误判,设定值可以是低于工作电压的值,对此不作限制)时,确定出现电压跌落,此时,为了防止被监测电路工作故障,可以对时钟源输出的时钟信号进行调整(例如,降频调整),以保证安全。
在检测到电压跌落时,电压跌落计数与调整单元会记录该次电压跌落,使得设定时间段内的跌落次数加1。设定时间段可以是N秒,N为正整数。基于设定时间段内的跌落次数可以确定在该设定时间段内被监测电路是否处于负载较大的状态,进而对电压源输出的电压进行调整(如升高输出的电压),以保证能够满足被监测电路的电能需求,保证其安全性,且由于升高输出的电压后电压跌落的次数会减少,因此不需要对时钟信号进行多次降频而造成性能降低,实现安全性和性能的均衡。
为了准确、及时地检测到电压跌落,自适应时钟单元包括电压跌落检测单元,所述电压跌落检测单元分别与所述被监测电路和所述电压跌落计数与调整单元连接,以检测所述被监测电路的电压输入端的电压,若所述电压小于或等于设定值,则所述电压跌落检测单元向所述电压跌落计数与调整单元发送计数信号。所述电压跌落计数与调整单元基于接收的所述计数信号,增加设定时间段内的所述跌落次数。
电压跌落检测单元可以通过适当的数字门电路实现,对此不作限制。
除了电压跌落检测单元外,自适应时钟单元还包括时钟控制单元,所述时钟控制单元分别与所述时钟源、所述电压跌落检测单元和所述被监测电路的时钟输入端连接,在接收到所述电压跌落检测单元输出的跌落信号时,所述时钟控制单元将所述时钟源输出的时钟信号调频后输出到所述被监测电路,所述跌落信号用于指示检测到电压小于或等于所述设定值。
时钟控制单元连接在时钟源和被监测电路之间,在被监测电路出现电压跌落时,时钟控制单元将时钟信号进行降频处理(其可产生从全频到二分频之间的频率若干),以保证被监测电路的时序正常,从而保证安全。时钟控制单元可以通过类似DLL(延迟锁相环,Delay—locked Loop)或者数字门控的方式实现。
电压跌落计数与调整单元可以包括计数器,对此不作限制。电压跌落计数与调整单元在设定时间段内每接收到一个计数信号就会给跌落次数加1,并确定当前计数次数是否超过(即大于或等于)次数阈值,以便对电压源的输出电压进行调整。
第一种情况中,若所述电压跌落计数与调整单元在所述设定时间段内检测的跌落次数大于或等于所述次数阈值,则所述电压跌落计数与调整单元输出指示升高所述电压源输出的电压的升压信号。
设定时间段内的跌落次数大于或等于次数阈值表示电路负载发生剧烈变化,为防止电路出现故障(例如,关键路径发生定时违例),可以增加电压源输出的电压,以保证被监测电路的安全,且这样不需要对时钟信号进行频繁的降频和恢复,从而实现在保证安全性的情况下确保性能,避免性能损失。
第二种情况中,若所述电压跌落计数单元在所述设定时间段内检测的跌落次数小于所述次数阈值,则所述电压跌落计数单元输出指示降低或维持所述电压源输出的电压的调整信号。
若跌落次数小于次数阈值,则表示电压源输出的电压能够满足被监测电路的负载需求,此种情况中,若当前的电压源输出的电压与被监测电路的工作频率相匹配(被监测电路的工作频率和对应所需的电压可以预先设定),则可以维持电压源输出的电压;若当前的电压源输出的电压高于被监测电路的工作频率所需的电压,则可以降低电压源输出的电压。
通过在自适应时钟电路中增加电压跌落(VDD droop)的跌落次数进行计数并根据计数对电压进行调整的电压调整单元,以持续跟踪统计设定时间段内的电压跌落的发生次数(即跌落次数),根据跌落次数和次数阈值来增加或恢复电压源的电压,从而保证被监测电路在性能、功耗以及安全之间的折中。
根据本申请的另一方面,提供一种芯片,所述芯片包括电压源、被监测电路、时钟源和上述的自适应时钟电路。该芯片的自适应时钟电路可以自动监测被监测电路的电压跌落次数,继而在电压跌落时对时钟信号和电压源的电压进行调整,从而保证芯片的安全性、性能和功耗的均衡。
实施例二
参照图2,示出了本申请实施例二的电压调整方法的步骤流程图。
所述方法应用于芯片的自适应时钟电路,所述芯片还包括电压源和被监测电路,所述自适应时钟电路为上述实施例的自适应时钟电路,所述方法包括:
步骤S202:监测设定时间段内所述被监测电路的电压输入端的电压。
例如,在一个监测周期中,该监测周期的时长与设定时间段的时长一致,通过电压跌落检测单元监测该监测周期(即设定时间段)内被监测电路的电压输入端的电压。
步骤S204:若所述电压小于或等于设定值,则增加所述设定时间段内的跌落次数的计数。
若电压小于或等于设定值,则表示出现电压跌落,电压跌落计数与调整单元将跌落次数的计数加1。
此外,若所述电压降低的幅度大于或等于幅度阈值(该幅度阈值可以根据需要确定,对此不作限制,幅度阈值可以是当前的时钟频率对应的目标电压和设定值的差值),则执行步骤S204a:使所述时钟源输入到所述被监测电路的时钟信号降频。通过时钟信号降频,可以保证被监测电路的时序安全、可控。
若电压大于设定值,则可以不动作。
步骤S206:根据所述设定时间段内所述被监测电路输入的电压小于或等于设定值的跌落次数,对所述电压源的电压进行调整。
在一可行方式中,电压跌落计数与调整单元在将计数加1后,步骤S206可以实现为:
子步骤S2061:统计该设定时间段内的跌落次数是否大于或等于次数阈值。
若所述设定时间段的跌落次数大于或等于次数阈值,则执行子步骤S2062。反之,则执行子步骤S2063。
子步骤S2062:若所述设定时间段的跌落次数大于或等于次数阈值,则控制所述电压源的电压升高。这样可以保证输出到被监测电路的电压能够满足被监测电路的需求,这样就可以保证被监测电路的数据处理能力,且不需要频繁地降低时钟信号的频率。
子步骤S2063:维持当前的电压源的电压,或者降低电压源的电压。
在设定时间段内的跌落次数小于次数阈值时,表示电压源输出的电压可以满足被监测电路的负载,这种情况中,若当前的电压源输出的电压与被监测电路的工作频率相匹配(被监测电路的工作频率和对应所需的电压可以预先设定),则可以维持电压源输出的电压;若当前的电压源输出的电压高于被监测电路的工作频率所需的电压,则可以降低电压源输出的电压。
通过该方法,可以检测设定时间段内出现电压跌落的跌落次数,根据跌落次数和次数阈值对电压源的电压进行调整,以实现兼顾被监测电路在性能、功耗以及安全。
实施例三
参照图3,示出了本申请实施例三的电压调整装置的结构框图。
所述装置应用于芯片的自适应时钟电路,所述芯片还包括电压源和被监测电路,所述自适应时钟电路为前述实施例的自适应时钟电路,所述装置包括:
监测模块302,用于监测设定时间段内所述被监测电路的电压输入端的电压;
计数模块304,用于若所述电压小于或等于设定值,则增加所述设定时间段内的跌落次数的计数;
调整模块306,用于根据所述设定时间段内所述被监测电路输入的电压小于或等于设定值的跌落次数,对所述电压源的电压进行调整。
可选地,所述调整模块306,用于若所述设定时间段的跌落次数大于或等于次数阈值,则控制所述电压源的电压升高。
可选地,所述装置还包括:
降频模块308,用于若所述电压小于所述设定值的幅度大于或等于幅度阈值,则使所述时钟源输入到所述被监测电路的时钟信号降频。
该装置可以实现上述方法实施例的效果,故不再赘述。
实施例四
本申请实施例四提供一种电子设备,该电子设备包括用于数据处理的芯片,所述芯片包括前述的自适应时钟电路。这种电子设备的芯片的自适应时钟电路能够对设定时间段内的电压跌落次数进行计数,若跌落次数大于或等于次数阈值,则可以控制电压源输出更高的电压,以满足被监测电路的电压需求,从而降低电压跌落的次数,从而不需要频繁地降低时钟频率,从而避免了在频繁地出现电压跌落时为了保证安全性,而频繁地降低时钟频率造成的性能浪费,由此实现性能、安全性和功耗的平衡。
实施例五
本申请实施例提供一种物联网设备,该物联网设备包括用于数据处理的芯片,所述芯片包括前述的自适应时钟电路。这种电子设备的芯片的自适应时钟电路能够对设定时间段内的电压跌落次数进行计数,若跌落次数大于或等于次数阈值,则可以控制电压源输出更高的电压,从而实现性能、安全性和功耗的平衡。
该物联网设备可以是智能音箱、智能灯、智能门铃、或者智能传感器等,对此不作限制。
实施例六
图4是本申请实施例提供的一种电子设备的示意性框图,本申请具体实施例并不对电子设备的具体实现做限定。如图4所示,该电子设备可以包括:处理器(processor)402、通信接口(Communications Interface)404、存储器(memory)406、以及通信总线408。其中:
处理器402、通信接口404、以及存储器406通过通信总线408完成相互间的通信。
通信接口404,用于与其它电子设备或服务器进行通信。
处理器402,用于执行程序410,具体可以执行前述任一节点管理方法实施例中的相关步骤。
具体地,程序410可以包括程序代码,该程序代码包括计算机操作指令。
处理器402可能是CPU,或者是特定集成电路ASIC(Application SpecificIntegrated Circuit),或者是被配置成实施本申请实施例的一个或多个集成电路。智能设备包括的一个或多个处理器,可以是同一类型的处理器,如一个或多个CPU;也可以是不同类型的处理器,如一个或多个CPU以及一个或多个ASIC。
RISC-V是一种基于精简指令集(RISC)原则的开源指令集架构,其可以应用于单片机和FPGA芯片等各个方面,具体可应用在物联网安全、工业控制、手机、个人计算机等领域,且由于其在设计时考虑了小型、快速、低功耗的现实情况,使得其尤其适用于智能IOT芯片(如仓库规模云计算机、高端移动电话和微小嵌入式系统等现代计算设备使用的芯片)。随着人工智能物联网AIoT的兴起,RISC-V指令集架构也受到越来越多的关注和支持,并有望成为下一代广泛应用的CPU架构。
本申请实施例中的计算机操作指令可以是基于RISC-V指令集架构的计算机操作指令,对应地,处理器402可以基于RISC-V的指令集设计。具体地,本申请实施例提供的电子设备中的处理器的芯片可以为采用RISC-V指令集设计的芯片,该芯片可基于所配置的指令执行可执行代码,进而实现上述实施例中的电压跌落计数和电压调整。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及方法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请实施例的范围。
以上实施方式仅用于说明本申请实施例,而并非对本申请实施例的限制,有关技术领域的普通技术人员,在不脱离本申请实施例的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本申请实施例的范畴,本申请实施例的专利保护范围应由权利要求限定。

Claims (9)

1.一种自适应时钟电路,所述自适应时钟电路应用于芯片,所述芯片包括电压源、被监测电路和时钟源,所述自适应时钟电路包括:
自适应时钟单元,所述自适应时钟单元与所述被监测电路的电压输入端连接,并检测所述电压输入端的电压,若检测到所述电压小于或等于设定值,则对所述时钟源输出到所述被监测电路的时钟信号进行调整,其中所述设定值为预先设定的被监测电路的工作电压;
电压跌落计数与调整单元,所述电压跌落计数与调整单元与所述自适应时钟单元连接,以记录设定时间段内所述电压小于或等于设定值的跌落次数,并根据所述跌落次数对所述电压源的输出电压进行调整;
其中根据所述跌落次数对所述电压源的输出电压进行调整包括:
若所述跌落次数大于或等于次数阈值,则所述电压跌落计数与调整单元输出指示升高所述电压源输出的电压的升压信号;
若所述跌落次数小于所述次数阈值并且当前的电压源输出电压高于被监测电路的工作频率所需的电压,则所述电压跌落计数与调整单元输出指示降低所述电压源输出的电压的调整信号。
2.根据权利要求1所述的自适应时钟电路,其中,所述自适应时钟单元包括:
电压跌落检测单元,所述电压跌落检测单元分别与所述被监测电路和所述电压跌落计数与调整单元连接,以检测所述被监测电路的电压输入端的电压,若所述电压小于或等于设定值,则所述电压跌落检测单元向所述电压跌落计数与调整单元发送计数信号;
所述电压跌落计数与调整单元基于接收的所述计数信号,增加设定时间段内的所述跌落次数。
3.根据权利要求1所述的自适应时钟电路,其中,所述自适应时钟单元还包括:
时钟控制单元,所述时钟控制单元分别与所述时钟源、所述电压跌落检测单元和所述被监测电路的时钟输入端连接,在接收到所述电压跌落检测单元输出的跌落信号时,所述时钟控制单元将所述时钟源输出的时钟信号调频后输出到所述被监测电路,所述跌落信号用于指示检测到电压小于或等于所述设定值。
4.一种芯片,所述芯片包括电压源、被监测电路、时钟源和权利要求1-3中任一项所述的自适应时钟电路。
5.一种电压调整方法,所述方法应用于芯片的自适应时钟电路,所述芯片还包括电压源和被监测电路,所述自适应时钟电路为权利要求1-3中任一项所述的自适应时钟电路,所述方法包括:
监测设定时间段内所述被监测电路的电压输入端的电压;
若所述电压小于或等于设定值,则增加所述设定时间段内的跌落次数的计数;
根据所述设定时间段内所述被监测电路输入的电压小于或等于设定值的跌落次数,对所述电压源的电压进行调整。
6.根据权利要求5所述的方法,包括:所述根据所述设定时间段内所述被监测电路输入的电压小于或等于设定值的跌落次数,对所述电压源的电压进行调整,包括:
若所述设定时间段的跌落次数大于或等于次数阈值,则控制所述电压源的电压升高。
7.根据权利要求5所述的方法,包括:所述方法还包括:
若所述电压降低的幅度大于或等于幅度阈值,则使所述时钟源输入到所述被监测电路的时钟信号降频。
8.一种电子设备,包括用于数据处理的芯片,所述芯片包括权利要求1-3中任一项所述的自适应时钟电路。
9.一种物联网设备,包括用于数据处理的芯片,所述芯片包括权利要求1-3中任一项所述的自适应时钟电路。
CN202210563748.7A 2022-05-23 2022-05-23 自适应时钟电路、芯片及电压调整方法、装置 Active CN114815948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210563748.7A CN114815948B (zh) 2022-05-23 2022-05-23 自适应时钟电路、芯片及电压调整方法、装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210563748.7A CN114815948B (zh) 2022-05-23 2022-05-23 自适应时钟电路、芯片及电压调整方法、装置

Publications (2)

Publication Number Publication Date
CN114815948A CN114815948A (zh) 2022-07-29
CN114815948B true CN114815948B (zh) 2024-02-20

Family

ID=82516991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210563748.7A Active CN114815948B (zh) 2022-05-23 2022-05-23 自适应时钟电路、芯片及电压调整方法、装置

Country Status (1)

Country Link
CN (1) CN114815948B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105528633A (zh) * 2015-07-10 2016-04-27 北京中电华大电子设计有限责任公司 一种用于非接触芯片的频率自适应调节装置及方法
CN105680852A (zh) * 2016-01-11 2016-06-15 福州瑞芯微电子股份有限公司 一种芯片内部时钟产生和差异性检测方法及电路
CN109247044A (zh) * 2016-05-27 2019-01-18 高通股份有限公司 用于调整供应电压以减少供应电压降并最小化功率消耗的适应性电压调制电路
CN109314507A (zh) * 2016-06-24 2019-02-05 高通股份有限公司 自适应时钟分布系统中的供应电压跟踪时钟产生器
CN110100221A (zh) * 2016-12-28 2019-08-06 高通股份有限公司 动态自适应电压-频率防护频带控制电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8037340B2 (en) * 2007-11-28 2011-10-11 International Business Machines Corporation Apparatus and method for micro performance tuning of a clocked digital system
US11531385B2 (en) * 2018-09-17 2022-12-20 Samsung Electronics Co., Ltd. Voltage droop monitoring circuits, system-on chips and methods of operating the system-on chips
KR102571572B1 (ko) * 2018-12-05 2023-08-29 에스케이하이닉스 주식회사 전압 강하 레벨을 검출하기 위한 반도체 장치 및 반도체 시스템
US11353914B2 (en) * 2020-03-18 2022-06-07 Intel Corporation Workload based adaptive voltage and frequency control apparatus and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105528633A (zh) * 2015-07-10 2016-04-27 北京中电华大电子设计有限责任公司 一种用于非接触芯片的频率自适应调节装置及方法
CN105680852A (zh) * 2016-01-11 2016-06-15 福州瑞芯微电子股份有限公司 一种芯片内部时钟产生和差异性检测方法及电路
CN109247044A (zh) * 2016-05-27 2019-01-18 高通股份有限公司 用于调整供应电压以减少供应电压降并最小化功率消耗的适应性电压调制电路
CN109314507A (zh) * 2016-06-24 2019-02-05 高通股份有限公司 自适应时钟分布系统中的供应电压跟踪时钟产生器
CN110100221A (zh) * 2016-12-28 2019-08-06 高通股份有限公司 动态自适应电压-频率防护频带控制电路

Also Published As

Publication number Publication date
CN114815948A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US10963031B2 (en) Methods and systems for server power line communication
CN105204602B (zh) 电源控制装置
CN107872196B (zh) 具有限压器件的光伏系统
CN103209097B (zh) 一种通信设备及其掉电告警方法
CN105518564A (zh) 用于cpu过流保护的快速和自主机制
JP2012524328A (ja) イベントトリガーを使用したアクティブ電源セットの適応
US9367118B2 (en) Computer system and operating method thereof
CN109062391B (zh) 一种上电时序控制电路及电子设备
CN110196611B (zh) 一种低压差稳压器及其系统
US20150362982A1 (en) Server system and cluster system using the same
CN114815948B (zh) 自适应时钟电路、芯片及电压调整方法、装置
US9098260B2 (en) System and method for omitting a clock pulse from a clock signal in response to a change in current consumption
US20200241954A1 (en) Low-overhead error prediction and preemption in deep neural network using apriori network statistics
US20210218241A1 (en) Power supply circuit and electronic device
CN111857308A (zh) 服务器电源管理方法及系统
CN106292827A (zh) 一种电压产生装置及半导体芯片
EP2972653B1 (en) Techniques for communicating data amongst controllers in a power supply system
CN203180937U (zh) 用于密码芯片的抗功耗分析攻击的稳压器、密码芯片
CN1489200A (zh) 多芯片组件和多芯片关闭方法
US10673231B2 (en) Regulation method and device for current limiting control
CN109672478B (zh) 显示装置及其信号传输的抗干扰方法、时序控制器
CN116780911B (zh) 一种电源模块
US11309707B2 (en) Variable overcurrent protection for power supplies
CN111309134A (zh) 一种负载电流调整方法、装置、电子设备及存储介质
CN103064498A (zh) 服务器的电源供应过载防护装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant