CN112181877A - 一种显示变频方法和系统 - Google Patents

一种显示变频方法和系统 Download PDF

Info

Publication number
CN112181877A
CN112181877A CN202011172038.9A CN202011172038A CN112181877A CN 112181877 A CN112181877 A CN 112181877A CN 202011172038 A CN202011172038 A CN 202011172038A CN 112181877 A CN112181877 A CN 112181877A
Authority
CN
China
Prior art keywords
coprocessor
frequency conversion
processing unit
interrupt controller
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011172038.9A
Other languages
English (en)
Other versions
CN112181877B (zh
Inventor
陈有敏
谢修鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN202011172038.9A priority Critical patent/CN112181877B/zh
Publication of CN112181877A publication Critical patent/CN112181877A/zh
Application granted granted Critical
Publication of CN112181877B publication Critical patent/CN112181877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

一种显示变频方法和系统，其中方法包括如下步骤，当变频开始时，处理单元将目标频率转换为二进制字符，送入中断控制器，所述中断控制器的屏蔽位排列与所述二进制字符相同；协处理器读取中断控制器的屏蔽位排列方式，获取目标频率；图像处理单元发送中断信号，当协处理器接收到中断信号后，协处理器调用第一向量地址中存储的预执行条目，完成变频设置。通过上述方案，利用异构系统中的协处理器(通常指的是MCU，MicroControl Unit)来执行变频。还通过中断控制器的寄存器屏蔽位将目标频率传送给协处理器，再利用协处理器进行变频操作，能够降低处理单元的负担，进而达到降低功耗的技术效果。

Description

一种显示变频方法和系统
技术领域
本发明涉及显示变频领域，尤其涉及一种提升显示变频效率的方法。
背景技术
现有的嵌入式系统内存变频最主要需要避免交互性场景的干扰，如避免产生用户画面异常，因此需要获得图像处理器每一帧的消隐期的信息，现有技术一般让图像处理器在进入消隐期送出中断信号，通知可变频时机的到来，由CPU决定是否进行内存变频。而内存变频主要采用三类方式，第一类是让CPU来执行变频软件，第二类是利用专用硬件模块来执行变频指令，这些变频指令需要大量功耗，需要提出一种能够降低变频功耗的方法。
发明内容
为此，需要提供一种新的图像显示的方法，能够达到通过一个协处理器辅助变频从而降低功耗的效果；
为实现上述目的，发明人提供了一种显示变频方法，包括如下步骤，当变频开始时，处理单元将目标频率转换为二进制字符，送入中断控制器，所述中断控制器的屏蔽位排列与所述二进制字符相同；协处理器读取中断控制器的屏蔽位排列方式，获取目标频率；图像处理单元发送中断信号，当协处理器接收到中断信号后，协处理器调用第一向量地址中存储的预执行条目，完成变频设置。
具体地，获取目标频率后还包括步骤，撤销中断控制器所有屏蔽位对协处理器接收图像处理单元的中断信号的屏蔽，所述屏蔽具体为，设置中断控制器中寄存器的屏蔽位，中断信号在图像处理单元发送至寄存器时被屏蔽，无法传递至协处理器。
具体地，所述寄存器的屏蔽位为上电屏蔽。
具体地，所述协处理器被配置运行于安全环境。
一种显示变频系统，包括处理单元、图像处理单元、中断控制器、协处理器，所述处理单元在需要变频时，将目标频率转换为二进制字符，送入中断控制器，控制所述中断控制器的屏蔽位排列与所述二进制字符相同；所述协处理器用于读取中断控制器的屏蔽位排列方式，获取目标频率；所述图像处理单元用于发送中断信号，所述协处理器还用于在接收到中断信号后，协处理器调用第一向量地址中存储的预执行条目，完成变频设置。
具体地，中断控制器还用于撤销所有屏蔽位对协处理器接收图像处理单元的中断信号的屏蔽，所述屏蔽具体为，设置中断控制器中寄存器的屏蔽位，中断信号在图像处理单元发送至寄存器时被屏蔽，无法传递至协处理器。
可选地，所述寄存器的屏蔽位为上电屏蔽。
优选地，所述协处理器被配置运行于安全环境。
通过上述方案，利用异构系统中的协处理器(通常指的是MCU，MicroControlUnit)来执行变频。还通过中断控制器的寄存器屏蔽位将目标频率传送给协处理器，再利用协处理器进行变频操作，能够降低处理单元的负担，进而达到降低功耗的技术效果。
附图说明
图1为本发明一实施方式所述的一种显示变频方法流程图；
图2为本发明一实施方式所述的一种显示变频系统示意图；
图3为本发明另一实施方式所述的显示变频方法流程图；
图4为本发明另一实施方式所述的显示变频系统示意图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
如图1所示，为一种显示变频方法，包括如下步骤，当变频开始时，S101处理单元将目标频率写入共享存储单元，S102撤销中断控制器对协处理器接收图像处理单元发出的中断信号的屏蔽，S103图像处理单元发送中断信号，S104当协处理器接收到中断信号后读取共享存储单元中的目标频率，S105协处理器调用第一向量地址中存储的预执行条目，完成变频设置。具体地，变频开始可以通过系统判断频率是否过载、是否当前运行负载较低等，都是较为现有的变频的依据。处理单元可以根据情况自主判断是否需要进行变频，或接收其他硬件发送来的开始变频的指令，从而触发变频开始流程，变频流程开始后，处理单元将目标频率写入共享存储单元，在这里，所述共享存储单元可以为共享内存或共享寄存器，共享存储单元还与协处理器数据连接，从而建立处理单元到协处理器之间的沟通渠道。再进行步骤，S102撤销中断控制器对协处理器接收图像处理单元发出的中断信号的屏蔽。具体地来说，协处理器对接收图像处理单元的中断信号的屏蔽具体为，设置中断控制器中寄存器的屏蔽位，例如，将屏蔽位设置为输出常为0的上电状态，即所述寄存器的屏蔽位为上电屏蔽。协处理器的对应信号线接入到屏蔽位中，当检测到屏蔽位的输出信号为0时不进行任何变频操作。这样，中断信号在图像处理单元发送至中断控制器时被屏蔽，无法传递至协处理器。而屏蔽信号被撤销后，协处理器就能够等待中断信号的输入。当协处理器接收到图像处理单元发送的中断信号之后，调用第一向量地址中存储的预执行条目，完成变频设置。这里的第一向量地址可以是协处理器可调取数据的存储地址，内部预存有若干用于变频的可执行条目，在收到中断信号之后，执行上述用于变频的可执行条目，就能够完成变频工作。
通过上述方案，利用异构系统中的协处理器(通常指的是MCU，MicroControlUnit)来执行变频。异构系统指的是性能不对称的处理单元和协处理器，通常处理单元的性能，如主频、能耗、功能核心等指标都高于协处理器。而采用协处理器专门执行变频工作，通过共享寄存器将目标频率传送给协处理器，再利用协处理器进行变频操作，能够降低处理单元的负担，进而达到降低功耗的技术效果。
在其他一些具体的实施例中，所述协处理器被配置运行于安全环境。在变频过程中，鉴于内存数据安全性需求，首先都需要让系统进入一个可信执行环境中，在该执行环境下将总线全部设置为idle状态，其后选择触发变频，最后变频完成后激活总线并退出可信执行环境。可以看到，目前现有技术将变频功能集成在处理单元进行工作的模式下，无论是采用何种方式，都需要让系统(同样包括集成了运行系统功能的处理单元)进入和退出可信执行环境，这样每次的变频窗口中留给处理单元的时间就会被占用，从而大大降低了内存变频的实时性。通过将协处理器配置运行于安全环境，其专职处理变频问题，同时中断信号和屏蔽位的数据联通不设计内存数据安全性的问题，不需要协处理器反复进出安全环境，可以默认在安全环境中运行，从而能够在变频窗口的时间中，当中断信号到来的时候能够直接进行变频从而节省时间，提升变频的效率。
在图2所示的实施例中，我们还介绍一种显示变频系统20，包括处理单元200、协处理器201、共享存储单元202、图像处理单元203、中断控制器204，所述处理单元与共享存储单元读写连接，所述协处理器与共享存储单元读写连接，所述处理单元与中断控制器电连接，所述图像处理单元与中断控制器连接，所述中断控制器与协处理器连接；
所述处理单元在需要变频时，将目标频率写入共享存储单元，撤销中断控制器对协处理器接收图像处理单元的中断信号的屏蔽，所述图像处理单元用于发送中断信号，所述协处理器用于接收到中断信号后读取共享存储单元中的目标频率，协处理器还用于调用第一向量地址中存储的预执行条目，完成变频设置。具体的实施例中，所述共享存储单元为共享内存或共享寄存器。所述中断控制器对协处理器接收图像处理单元的中断信号的屏蔽具体为，设置中断控制器中寄存器的屏蔽位，中断信号在发送至寄存器时可被屏蔽。所述寄存器的屏蔽位为上电屏蔽。
其他一些优选的系统设计中，所述协处理器被配置运行于安全环境。通过将协处理器配置运行于安全环境，其专职处理变频问题，同时中断信号和屏蔽位的数据联通不设计内存数据安全性的问题，不需要协处理器反复进出安全环境，可以默认在安全环境中运行，从而能够在变频窗口的时间中，当中断信号到来的时候能够直接进行变频从而节省时间，提升变频的效率。
在另一些实施例中，为了进行更好的预设频率信息的交互，我们还设计了一种显示变频方法，如图3所示：包括如下步骤，当变频开始时，S301处理单元将目标频率转换为二进制字符，送入中断控制器，所述中断控制器的屏蔽位排列与所述二进制字符相同；S302协处理器读取中断控制器的屏蔽位排列方式，获取目标频率；S304图像处理单元发送中断信号，S305当协处理器接收到中断信号后，协处理器调用第一向量地址中存储的预执行条目，完成变频设置。处理单元可以根据情况自主判断是否需要进行变频，或接收其他硬件发送来的开始变频的指令，从而触发变频开始流程，变频流程开始后，处理单元将目标频率转换为二进制字符，送入中断控制器，在这里，中断控制器中有多个寄存器，每个寄存器可以作为二进制字符的一个位码。再进行步骤，S102撤销中断控制器对协处理器接收图像处理单元发出的中断信号的屏蔽。具体地来说，协处理器对接收图像处理单元的中断信号的屏蔽具体为，设置中断控制器中寄存器的屏蔽位，例如，将屏蔽位设置为输出常为0的上电状态，即所述寄存器的屏蔽位为上电屏蔽。协处理器的对应信号线接入到屏蔽位中，当检测到屏蔽位的输出信号为0时不进行任何变频操作。当目标频率转换为二进制字符传输到寄存器后，由于频率转化后的字符总会在至少一个数位上编码为1，例如频率为4GHz，则转换为二进制编码为0100，在图中所示的屏蔽位(1)～屏蔽位(4)中将依次设置为0、1、0、0。这样，在中断控制器接收到目标频率的的二进制字符串之后，中断控制器对协处理器接收中断信号的屏蔽就能被清除，协处理器就能够收到中断信号的输入。如图4中所述，中断控制器的多个屏蔽位均连接到协处理器的接脚上。当协处理器接收到图像处理单元发送的中断信号之后，调用第一向量地址中存储的预执行条目，完成变频设置。这里的第一向量地址可以是协处理器可调取数据的存储地址，内部预存有若干用于变频的可执行条目，在任意接脚收到中断信号之后，执行上述用于变频的可执行条目，就能够完成变频工作。
具体地，获取目标频率后还包括步骤，S303撤销中断控制器所有屏蔽位对协处理器接收图像处理单元的中断信号的屏蔽，所述屏蔽具体为，设置中断控制器中寄存器的屏蔽位，中断信号在图像处理单元发送至寄存器时被屏蔽，无法传递至协处理器。通过撤销所有屏蔽位对中断信号的屏蔽，能够更好地接收图像处理单元发出的中断信号，提升方法执行的准确性。
在图3所示的某些具体方法中，所述协处理器被配置运行于安全环境。在变频过程中，鉴于内存数据安全性需求，首先都需要让系统进入一个可信执行环境中，在该执行环境下将总线全部设置为idle状态，其后选择触发变频，最后变频完成后激活总线并退出可信执行环境。可以看到，目前现有技术将变频功能集成在处理单元进行工作的模式下，无论是采用何种方式，都需要让系统(同样包括集成了运行系统功能的处理单元)进入和退出可信执行环境，这样每次的变频窗口中留给处理单元的时间就会被占用，从而大大降低了内存变频的实时性。通过将协处理器配置运行于安全环境，其专职处理变频问题，同时中断信号和屏蔽位的数据联通不设计内存数据安全性的问题，不需要协处理器反复进出安全环境，可以默认在安全环境中运行，从而能够在变频窗口的时间中，当中断信号到来的时候能够直接进行变频从而节省时间，提升变频的效率。
在如图4所示的实施例中，为一种显示变频系统40，包括处理单元401、图像处理单元402、中断控制器403、协处理器404，所述处理单元在需要变频时，将目标频率转换为二进制字符，送入中断控制器，控制所述中断控制器的屏蔽位排列与所述二进制字符相同；所述协处理器用于读取中断控制器的屏蔽位排列方式，获取目标频率；所述图像处理单元用于发送中断信号，所述协处理器还用于在接收到中断信号后，协处理器调用第一向量地址中存储的预执行条目，完成变频设置。在协处理器读取完屏蔽位的排列方式之后，中断控制器还用于撤销所有屏蔽位对协处理器接收图像处理单元的中断信号的屏蔽，所述屏蔽具体为，设置中断控制器中寄存器的屏蔽位，中断信号在图像处理单元发送至寄存器时被屏蔽，无法传递至协处理器。
其他一些优选的系统设计中，所述协处理器404被配置运行于安全环境。通过将协处理器配置运行于安全环境，其专职处理变频问题，同时中断信号和屏蔽位的数据联通不设计内存数据安全性的问题，不需要协处理器反复进出安全环境，可以默认在安全环境中运行，从而能够在变频窗口的时间中，当中断信号到来的时候能够直接进行变频从而节省时间，提升变频的效率。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (8)

1.一种显示变频方法，其特征在于，包括如下步骤，当变频开始时，处理单元将目标频率转换为二进制字符，送入中断控制器，所述中断控制器的屏蔽位排列与所述二进制字符相同；协处理器读取中断控制器的屏蔽位排列方式，获取目标频率；图像处理单元发送中断信号，当协处理器接收到中断信号后，协处理器调用第一向量地址中存储的预执行条目，完成变频设置。
2.根据权利要求1所述的显示变频方法，其特征在于，获取目标频率后还包括步骤，撤销中断控制器所有屏蔽位对协处理器接收图像处理单元的中断信号的屏蔽，所述屏蔽具体为，设置中断控制器中寄存器的屏蔽位，中断信号在图像处理单元发送至寄存器时被屏蔽，无法传递至协处理器。
3.根据权利要求2所述的显示变频方法，其特征在于，所述寄存器的屏蔽位为上电屏蔽。
4.根据权利要求1所述的显示变频方法，其特征在于，所述协处理器被配置运行于安全环境。
5.一种显示变频系统，其特征在于，包括处理单元、图像处理单元、中断控制器、协处理器，所述处理单元在需要变频时，将目标频率转换为二进制字符，送入中断控制器，控制所述中断控制器的屏蔽位排列与所述二进制字符相同；所述协处理器用于读取中断控制器的屏蔽位排列方式，获取目标频率；所述图像处理单元用于发送中断信号，所述协处理器还用于在接收到中断信号后，协处理器调用第一向量地址中存储的预执行条目，完成变频设置。
6.根据权利要求1所述的显示变频系统，其特征在于，中断控制器还用于撤销所有屏蔽位对协处理器接收图像处理单元的中断信号的屏蔽，所述屏蔽具体为，设置中断控制器中寄存器的屏蔽位，中断信号在图像处理单元发送至寄存器时被屏蔽，无法传递至协处理器。
7.根据权利要求6所述的显示变频系统，其特征在于，所述寄存器的屏蔽位为上电屏蔽。
8.根据权利要求1所述的显示变频系统，其特征在于，所述协处理器被配置运行于安全环境。
CN202011172038.9A 2020-10-28 2020-10-28 一种显示变频方法和系统 Active CN112181877B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011172038.9A CN112181877B (zh) 2020-10-28 2020-10-28 一种显示变频方法和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011172038.9A CN112181877B (zh) 2020-10-28 2020-10-28 一种显示变频方法和系统

Publications (2)

Publication Number Publication Date
CN112181877A true CN112181877A (zh) 2021-01-05
CN112181877B CN112181877B (zh) 2022-06-21

Family

ID=73922329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011172038.9A Active CN112181877B (zh) 2020-10-28 2020-10-28 一种显示变频方法和系统

Country Status (1)

Country Link
CN (1) CN112181877B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632773A (zh) * 2004-12-31 2005-06-29 北京中星微电子有限公司 芯片内的中断处理装置及方法
CN101719115A (zh) * 2009-11-04 2010-06-02 北京中星微电子有限公司 主控处理器和协处理器系统的通信方法、装置、系统
CN101894008A (zh) * 2010-06-28 2010-11-24 北京中星微电子有限公司 开关中断的装置和方法
CN102402454A (zh) * 2010-09-10 2012-04-04 联想(北京)有限公司 一种调节内存运行频率的方法及电子设备
CN104317542A (zh) * 2014-10-10 2015-01-28 福州瑞芯微电子有限公司 一种内存变频的方法和系统
CN104364750A (zh) * 2013-01-06 2015-02-18 英特尔公司 用于触摸数据和显示区域控制的分布式预处理的方法、装置和系统
US20160196141A1 (en) * 2014-09-26 2016-07-07 Yogesh Deshpande Apparatus and method for configuring sets of interrupts
CN108052349A (zh) * 2013-06-27 2018-05-18 英特尔公司 在屏蔽寄存器中反转和置换位的装置和方法
CN108073545A (zh) * 2016-11-17 2018-05-25 联芯科技有限公司 一种多处理器通信装置及方法
CN110362151A (zh) * 2019-06-05 2019-10-22 福州瑞芯微电子股份有限公司 一种可自适应调整的图像帧间变频方法及存储设备
CN110832460A (zh) * 2017-06-30 2020-02-21 英特尔公司 基于中断率来修改处理器频率
CN110858164A (zh) * 2018-08-22 2020-03-03 成都华为技术有限公司 进程间通信方法、装置及计算机可读介质
CN111722931A (zh) * 2020-06-24 2020-09-29 龙芯中科技术有限公司 处理器的控制方法、装置、设备及存储介质

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632773A (zh) * 2004-12-31 2005-06-29 北京中星微电子有限公司 芯片内的中断处理装置及方法
CN101719115A (zh) * 2009-11-04 2010-06-02 北京中星微电子有限公司 主控处理器和协处理器系统的通信方法、装置、系统
CN101894008A (zh) * 2010-06-28 2010-11-24 北京中星微电子有限公司 开关中断的装置和方法
CN102402454A (zh) * 2010-09-10 2012-04-04 联想(北京)有限公司 一种调节内存运行频率的方法及电子设备
CN104364750A (zh) * 2013-01-06 2015-02-18 英特尔公司 用于触摸数据和显示区域控制的分布式预处理的方法、装置和系统
CN108052349A (zh) * 2013-06-27 2018-05-18 英特尔公司 在屏蔽寄存器中反转和置换位的装置和方法
US20160196141A1 (en) * 2014-09-26 2016-07-07 Yogesh Deshpande Apparatus and method for configuring sets of interrupts
CN104317542A (zh) * 2014-10-10 2015-01-28 福州瑞芯微电子有限公司 一种内存变频的方法和系统
CN108073545A (zh) * 2016-11-17 2018-05-25 联芯科技有限公司 一种多处理器通信装置及方法
CN110832460A (zh) * 2017-06-30 2020-02-21 英特尔公司 基于中断率来修改处理器频率
CN110858164A (zh) * 2018-08-22 2020-03-03 成都华为技术有限公司 进程间通信方法、装置及计算机可读介质
CN110362151A (zh) * 2019-06-05 2019-10-22 福州瑞芯微电子股份有限公司 一种可自适应调整的图像帧间变频方法及存储设备
CN111722931A (zh) * 2020-06-24 2020-09-29 龙芯中科技术有限公司 处理器的控制方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN112181877B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
US7134124B2 (en) Thread ending method and device and parallel processor system
US9442758B1 (en) Dynamic processor core switching
WO2011121730A1 (ja) マルチコアプロセッサシステム、制御プログラム、および制御方法
US20030177288A1 (en) Multiprocessor system
EP1387259B1 (en) Inter-processor control
US9715356B2 (en) Method, apparatus and system for determining a merged intermediate representation of a page
US7647486B2 (en) Method and system having instructions with different execution times in different modes, including a selected execution time different from default execution times in a first mode and a random execution time in a second mode
CN112181877B (zh) 一种显示变频方法和系统
CN113849238B (zh) 数据通信方法、装置、电子设备及可读存储介质
CN112306217A (zh) 一种显示变频方法和系统
US8019973B2 (en) Information processing apparatus and method of controlling register
US20030037227A1 (en) Processor enabling exception handling to be set by program
JP4738891B2 (ja) データ処理装置およびそのポーリング・ループ管理方法
EP4350524A1 (en) Error detection method and device related thereto
CN112673354A (zh) 一种系统状态检测方法、系统状态装置及终端设备
CN115617674A (zh) 程序调试方法、装置、设备及存储介质
KR20140019847A (ko) 묘화 제어 장치
CN116204336B (zh) 一种基于注册表回调机制的用户态核心态同步方法与系统
CN111176813B (zh) 一种运行模式动态切换方法及装置
JP2992406B2 (ja) 情報処理装置
JPH04311225A (ja) マイクロプロセッサ命令実行方式
CN117055962A (zh) 数字信号处理器、电子设备以及数据处理方法
JP2806690B2 (ja) マイクロプロセッサ
JPH01240932A (ja) データ処理装置
EP1686459B1 (en) Method and system for controlling access in memory devices, computer program product therefor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant