CN108073545A - 一种多处理器通信装置及方法 - Google Patents

一种多处理器通信装置及方法 Download PDF

Info

Publication number
CN108073545A
CN108073545A CN201611024100.3A CN201611024100A CN108073545A CN 108073545 A CN108073545 A CN 108073545A CN 201611024100 A CN201611024100 A CN 201611024100A CN 108073545 A CN108073545 A CN 108073545A
Authority
CN
China
Prior art keywords
processor
interrupt
control unit
recipient
interrupt signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611024100.3A
Other languages
English (en)
Inventor
刘娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leadcore Technology Co Ltd
Datang Semiconductor Design Co Ltd
Original Assignee
Leadcore Technology Co Ltd
Datang Semiconductor Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leadcore Technology Co Ltd, Datang Semiconductor Design Co Ltd filed Critical Leadcore Technology Co Ltd
Priority to CN201611024100.3A priority Critical patent/CN108073545A/zh
Publication of CN108073545A publication Critical patent/CN108073545A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

本发明实施例公开了一种多处理器通信装置及方法。该多处理器通信装置具体包括:发送方处理器,用于当有数据写入的需求时,将目标数据写入共享内存,并向中断控制器发送中断信号;接收方处理器,用于当待执行任务为预设任务时,配置中断控制器的状态,以及在接收到中断控制器发送的中断信号时,从共享内存中读取目标数据;中断控制器,用于根据接收方处理器的配置,生成屏蔽位以处于屏蔽状态,或者清除屏蔽位以处于非屏蔽状态,并在非屏蔽状态时,将中断信号发送至接收方处理器。本发明实施例可以提高系统处理任务的效率,降低系统负荷。

Description

一种多处理器通信装置及方法
技术领域
本发明实施例涉及通信技术,尤其涉及一种多处理器通信装置及方法。
背景技术
目前,多处理器芯片广泛应用于各种嵌入式设备中,一般分为应用处理器和通信处理器,应用处理器处理应用相关业务,通信处理器负责移动网络相关业务,移动网络相关业务存在实时性要求,需要保证其实时性。
应用处理器与通信处理器之间的通信以共享内存为数据单元,以中断触发为控制单元进行数据交互。示例性的,当数据从应用处理器发送到通信处理器时,应用处理器为发送方,通信处理器为接收方,具体通信过程是:发送方根据业务需求发送数据,接收方收到中断通知后,根据系统情况执行接收处理流程。
而现有技术的通信方法中可能存在这样一种情况:应用处理器一段时间内连续发送了多包数据给通信处理器,每包数据跟随一个通知中断,即触发了多个中断,而这段时间内,通信处理器需要处理一个要求实时性和优先级都很高的任务task1,而接收数据的任务task2的运行是由应用处理器发送的中断触发的,中断的优先级最高,会触发通信处理器不停的进入中断处理流程,中断处理的开销增加了系统负荷,影响了实时性要求很高的task1的运行,有可能还导致task1时延,同时接降低了系统处理任务的效率。
发明内容
本发明实施例提供一种多处理器通信装置及方法,以实现提高系统处理任务的效率、降低系统负荷的目的。
第一方面,本发明实施例提供了一种多处理器通信装置,包括:
发送方处理器,用于当有数据写入的需求时,将目标数据写入共享内存,并向中断控制器发送中断信号;
接收方处理器,用于当待执行任务为预设任务时,配置中断控制器的状态,以及在接收到中断控制器发送的中断信号时,从共享内存中读取目标数据;
中断控制器,用于根据接收方处理器的配置,生成屏蔽位以处于屏蔽状态,或者清除屏蔽位以处于非屏蔽状态,并在非屏蔽状态时,将中断信号发送至接收方处理器。
第二方面,本发明实施例还提供了一种多处理器通信方法,包括:
当发送方处理器有数据写入的需求时,将目标数据写入共享内存,并向中断控制器发送中断信号;
中断控制器接收中断信号,并根据自身当前状态,在处于屏蔽状态时将中断信号屏蔽,在处于非屏蔽状态时,将中断信号发送至接收方处理器,其中,当接收方处理器待执行任务为预设任务时,由接收方处理器配置中断控制器的状态;
当接收方处理器接收到中断信号时,从共享内存中读取目标数据。
本发明实施例通过接收方处理器在待执行任务为预设任务时,配置中断控制器的状态,使得发送方处理器向中断控制器发送中断信号时,中断控制器根据接收方处理器的配置,生成屏蔽位以处于屏蔽状态,或者清除屏蔽位以处于非屏蔽状态,并在非屏蔽状态时,将中断信号发送至接收方处理器,接收方处理器在接收到中断控制器发送的中断信号时,从共享内存中读取目标数据。如此提高预设任务执行的实时性,同时也提高了系统处理任务的效率,降低了系统负荷。
附图说明
图1为本发明实施例一提供的一种多处理器通信装置的结构示意图;
图2为本发明实施例二提供的一种多处理器通信装置的结构示意图;
图3为本发明实施例三提供的一种多处理器通信方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种多处理器通信装置的结构示意图,本实施例可适用于通信双方处理能力不对等的多处理器之间相互通信的情况,尤其适用于以应用处理器为发送方,通信处理器为接收方的情况,该装置可通过硬件和/或软件的方式实现。参考图1,本实施例提供的多处理器通信装置具体包括:
发送方处理器1,用于当有数据写入的需求时,将目标数据写入共享内存,并向中断控制器2发送中断信号;
接收方处理器3,用于当待执行任务为预设任务时,配置中断控制器2的状态,以及在接收到中断控制器2发送的中断信号时,从共享内存中读取目标数据;
中断控制器2,用于根据接收方处理器3的配置,生成屏蔽位以处于屏蔽状态,或者清除屏蔽位以处于非屏蔽状态,并在非屏蔽状态时,将中断信号发送至接收方处理器3。
优选的,所述发送方处理器1为应用处理器,所述接收方处理器3为通信处理器。
在嵌入式移动通信产品中,嵌入式多处理器芯片通常包含应用处理器和通信处理器,应用处理器处理应用相关业务,通信处理器处理移动网络相关业务,移动网络相关业务是有实时性要求的,需要保证其实时性。例如我们使用的智能手机,当我们进行网络数据上传时,有大量的数据从应用处理器不断的发送到通信处理器上,即有大量的中断发送到通信处理器,此时如果通信处理器正在执行高实时性任务,大量的中断处理可能会影响实时性任务的效率,导致异常。
其中,发送方处理器1通过中断控制器2与接收方处理器3相连。中断控制器2是一种优先权裁决器的电子器件,用于处理中断任务的相关流程,发送方处理器1和接收方处理器3均可以对中断处理器进行配置。
其中,共享内存指(shared memory)在多处理器的计算机系统中,可以被不同处理器访问的大容量内存。由于多个处理器需要快速访问存储器,这样就要对存储器进行缓存。任何一个缓存的数据被更新后,由于其他处理器也可能要存取,共享内存就需要立即更新,否则不同的处理器可能用到不同的数据。
其中,预设任务优选为高实时性的任务,如此使得接收方处理器3在执行高实时性的任务时,对中断控制器2的状态进行配置,使得接收方处理器3优先处理高实时性的任务。
本实施例的技术方案,通过接收方处理器3在待执行任务为预设任务时,配置中断控制器2的状态,使得发送方处理器1向中断控制器2发送中断信号时,中断控制器2根据接收方处理器3的配置,生成屏蔽位以处于屏蔽状态,或者清除屏蔽位以处于非屏蔽状态,并在非屏蔽状态时,将中断信号发送至接收方处理器3,接收方处理器3在接收到中断控制器2发送的中断信号时,从共享内存中读取目标数据。如此提高预设任务执行的实时性,同时也提高了系统处理任务的效率,降低了系统负荷。
在上述技术方案的基础上,优选的,所述当待执行任务为预设任务时,配置中断控制器2的状态具体包括:
当待执行任务为预设任务时,在执行预设任务之前,将中断控制器2配置为屏蔽状态,并在执行完预设任务之后,将中断控制器2配置为非屏蔽状态。
其中,对于实时性较高的预设任务,接收方处理器3需要优先执行,因此在执行预设任务之前,将中断控制器2配置为屏蔽状态以屏蔽中断信号,此时中断控制器2不会将中断信号发送至接收方处理器3,因此接收方处理器3不会被中断打断而可以执行该实时性较高的预设任务,在接收方处理器3执行完预设任务之后,接收方处理器3将中断控制器2配置为非屏蔽状态,中断控制器2将之前被屏蔽的中断信号发送至接收方处理器3,接收方处理器3接收中断信号后从共享内存中读取目标数据。
在上述技术方案的基础上,优选的,接收方处理器3对中断控制器2的配置方案还可以是替换为:当待执行任务的实时性等级达到预设等级时,配置中断控制器2的状态。
其中,实时性等级是根据系统对该任务的完成时限要求来划分的,要求完成时限越短的,其实时性越高。示例性的,任务task1要求完成的时限为5ms,任务task2要求完成的时限为10ms,则任务task1的实时性等级高于任务task2。
具体地,接收方处理器3将所有待执行任务预先划分实时性等级,当执行待处理任务时,先判断该待处理任务的实时性等级是否达到预设等级,如果是,则配置中断控制器2的状态,具体是,在执行该待处理任务之前,将中断控制器2配置为屏蔽状态,在执行完该待处理任务时,将中断控制器2配置为非屏蔽状态。
实施例二
图2为本发明实施例二提供的一种多处理器通信装置的结构示意图,本实施例在上述实施例的基础上,优选是对发送方处理器1、中断控制器2以及接收方处理器3进一步优化,具体的:
所述发送方处理器1可以包括:
发送方数据处理单元11,用于将目标数据写入共享内存;
发送方中断控制单元12,用于在目标数据写入共享内存之后,触发硬件中断,并向中断控制器2发送中断信号。
其中,发送方处理器1的工作原理是:当发送方数据处理单元11有数据写入的需求时,将目标数据写入共享内存中,发送方中断控制单元12触发硬件中断,并向中断控制器2发送中断信号,如果在某一时间段,发送方数据处理单元11连续有n个数据写入需求时,则向中断控制器2发送n个中断信号。
优选的,所述中断控制器2具体包括:
状态寄存器21,用于接收中断信号,并生成中断标志,所述中断标志用于触发将中断信号发送至接收方处理器3;
屏蔽寄存器22,用于根据接收方处理器3的配置,生成屏蔽位使得中断标志失效,或者清除屏蔽位使得中断标志生效。
进一步,所述中断控制器2具体还包括清除寄存器23,用于当中断信号被发送至接收方处理器3时,清除中断标志。
其中,状态寄存器21标明了是否有中断信号接入,当有中断信号时,状态寄存器21表现为有中断标志;清除寄存器23用来清除已经发生的中断,清除中断后,状态寄存器21中的中断标志被清除,后续不再进入中断处理流程;屏蔽寄存器22用来屏蔽中断的软件处理流程,具体是,根据接收方处理器3的配置,当屏蔽寄存器22使能时产生屏蔽位,即使有中断发生(即状态寄存器21有中断标志),也不会进入软件中断处理流程,屏蔽寄存器22不会清除中断标志,只是屏蔽了软件流程,当屏蔽寄存器22再次使能时清除屏蔽位,如果中断标志依然在位,此时仍会进入软件中断处理流程。
优选的,所述接收方处理器3具体包括:
接收方中断控制单元31,用于当待执行任务为预设任务时,配置中断控制器2的状态,以及在接收到来自中断控制器2的中断信号时,启动接收方数据处理单元32的功能;
接收方数据处理单元32,用于从共享内存中读取目标数据。
其中,配置中断控制器2的状态具体可以是,在执行预设任务之前,控制中断控制器2中的屏蔽寄存器22生成屏蔽位使得中断标志失效,此时中断控制器2中的中断信号暂时不能发送至接收方处理器3,在执行完预设任务之后,控制中断控制器2中的屏蔽寄存器22清除屏蔽位使得中断标志重新生效,使得中断信号被发送至接收方处理器3。
本实施例的技术方案,通过接收方处理器3在待执行任务为预设任务时,配置中断控制器2的状态,使得当发送方处理器1向中断控制器2发送中断信号时,中断控制器2根据接收方处理器3的配置,生成屏蔽位以处于屏蔽状态,或者清除屏蔽位以处于非屏蔽状态,并在非屏蔽状态时,将中断信号发送至接收方处理器3,接收方处理器3在接收到中断控制器2发送的中断信号时,从共享内存中读取目标数据。如此提高预设任务执行的实时性,同时也提高了系统处理任务的效率,降低了系统负荷。
实施例三
图3为本发明实施例三提供的一种多处理器通信方法的流程示意图,本实施例可适用于通信双方处理能力不对等的多处理器之间相互通信的情况,尤其适用于以应用处理器为发送方,通信处理器为接收方的情况,该方法可由多处理器通信装置来执行,该装置可通过硬件和/或软件的方式实现。参考图3,本实施例提供的多处理器通信方法具体包括:
S310、当发送方处理器有数据写入的需求时,将目标数据写入共享内存,并向中断控制器发送中断信号。
S320、中断控制器接收中断信号,并根据自身当前状态,在处于屏蔽状态时将中断信号屏蔽,在处于非屏蔽状态时,将中断信号发送至接收方处理器,其中,当接收方处理器待执行任务为预设任务时,由接收方处理器配置中断控制器的状态。
S330、当接收方处理器接收到中断信号时,从共享内存中读取目标数据。
在上述技术方案的基础上,优选的,所述当接收方处理器待执行任务为预设任务时,由接收方处理器配置中断控制器的状态具体包括:
当接收方处理器待执行任务为预设任务时,则在执行预设任务之前,控制中断控制器生成屏蔽位以处于屏蔽状态,并在执行完预设任务之后,控制中断控制器清除屏蔽位以处于非屏蔽状态。
具体地,接收方处理器在执行预设任务之前,将中断控制器配置为屏蔽状态,此时如果发送方处理器有数据写入的需求,其具体执行过程为:
发送方处理器将目标数据写入共享内存,并向中断控制器发送中断信号,中断控制器接收中断信号并生成中断标志,此时由于中断控制器中有屏蔽位,因此中断标志不起作用,中断控制器不会将中断信号发送至接收方处理器。
当接收方处理器执行完预设任务之后,将中断控制器配置为非屏蔽状态,中断控制器中的屏蔽位被清除,此时由于中断标志还在,中断标志仍可以生效,因此中断控制器将中断信号发送至接收方处理器,接收方处理器接收到中断信号后配置中断控制器清除中断标志,并从共享内存中读取目标数据。
在上述技术方案的基础上,优选的,所述中断控制器接收中断信号,并根据自身当前状态,在处于屏蔽状态时将中断信号屏蔽,在处于非屏蔽状态时,将中断信号发送至接收方处理器具体包括:
中断控制器接收到中断信号后生成中断标志,所述中断标志用于触发将中断信号发送至接收方处理器;
当中断控制器中有屏蔽位时,中断标志失效使得中断信号被屏蔽,当中断控制器中屏蔽位被清除时,中断标志生效使得中断信号被发送至接收方处理器。
本实施例提供的多处理器通信方法与上述任一实施例提供的多处理通信装置属于同一发明构思,可用于本发明任意实施例所提供的多处理通信装置,具备执行装置相应的功能模块和有益效果。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种多处理器通信装置,其特征在于,包括:
发送方处理器,用于当有数据写入的需求时,将目标数据写入共享内存,并向中断控制器发送中断信号;
接收方处理器,用于当待执行任务为预设任务时,配置中断控制器的状态,以及在接收到中断控制器发送的中断信号时,从共享内存中读取目标数据;
中断控制器,用于根据接收方处理器的配置,生成屏蔽位以处于屏蔽状态,或者清除屏蔽位以处于非屏蔽状态,并在非屏蔽状态时,将中断信号发送至接收方处理器。
2.根据权利要求1所述的多处理器通信装置,其特征在于,所述当待执行任务为预设任务时,配置中断控制器的状态具体包括:
当待执行任务为预设任务时,在执行预设任务之前,将中断控制器配置为屏蔽状态,并在执行完预设任务之后,将中断控制器配置为非屏蔽状态。
3.根据权利要求1或2所述的多处理器通信装置,其特征在于,所述发送方处理器包括:
发送方数据处理单元,用于将目标数据写入共享内存;
发送方中断控制单元,用于在目标数据写入共享内存之后,触发硬件中断,并向中断控制器发送中断信号。
4.根据权利要求1或2所述的多处理器通信装置,其特征在于,所述中断控制器具体包括:
状态寄存器,用于接收中断信号,并生成中断标志,所述中断标志用于触发将中断信号发送至接收方处理器;
屏蔽寄存器,用于根据接收方处理器的配置,生成屏蔽位使得中断标志失效,或者清除屏蔽位使得中断标志生效。
5.根据权利要求4所述的多处理器通信装置,其特征在于,所述中断控制器具体还包括:
清除寄存器,用于当中断信号被发送至接收方处理器时,清除中断标志。
6.根据权利要求1或2所述的多处理器通信装置,其特征在于,所述接收方处理器具体包括:
接收方中断控制单元,用于当待执行任务为预设任务时,配置中断控制器的状态,以及在接收到来自中断控制器的中断信号时,启动接收方数据处理单元的功能;
接收方数据处理单元,用于从共享内存中读取目标数据。
7.根据权利要求1或2所述的多处理器通信装置,其特征在于,所述发送方处理器为应用处理器,所述接收方处理器为通信处理器。
8.一种多处理器通信方法,其特征在于,包括:
当发送方处理器有数据写入的需求时,将目标数据写入共享内存,并向中断控制器发送中断信号;
中断控制器接收中断信号,并根据自身当前状态,在处于屏蔽状态时将中断信号屏蔽,在处于非屏蔽状态时,将中断信号发送至接收方处理器,其中,当接收方处理器待执行任务为预设任务时,由接收方处理器配置中断控制器的状态;
当接收方处理器接收到中断信号时,从共享内存中读取目标数据。
9.根据权利要求8所述的多处理器通信方法,其特征在于,所述当接收方处理器待执行任务为预设任务时,由接收方处理器配置中断控制器的状态具体包括:
当接收方处理器待执行任务为预设任务时,则在执行预设任务之前,控制中断控制器生成屏蔽位以处于屏蔽状态,并在执行完预设任务之后,控制中断控制器清除屏蔽位以处于非屏蔽状态。
10.根据权利要求9所述的多处理器通信方法,其特征在于,所述中断控制器接收中断信号,并根据自身当前状态,在处于屏蔽状态时将中断信号屏蔽,在处于非屏蔽状态时,将中断信号发送至接收方处理器具体包括:
中断控制器接收到中断信号后生成中断标志,所述中断标志用于触发将中断信号发送至接收方处理器;
当中断控制器中有屏蔽位时,中断标志失效使得中断信号被屏蔽,当中断控制器中屏蔽位被清除时,中断标志生效使得中断信号被发送至接收方处理器。
CN201611024100.3A 2016-11-17 2016-11-17 一种多处理器通信装置及方法 Pending CN108073545A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611024100.3A CN108073545A (zh) 2016-11-17 2016-11-17 一种多处理器通信装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611024100.3A CN108073545A (zh) 2016-11-17 2016-11-17 一种多处理器通信装置及方法

Publications (1)

Publication Number Publication Date
CN108073545A true CN108073545A (zh) 2018-05-25

Family

ID=62160987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611024100.3A Pending CN108073545A (zh) 2016-11-17 2016-11-17 一种多处理器通信装置及方法

Country Status (1)

Country Link
CN (1) CN108073545A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109343981A (zh) * 2018-09-30 2019-02-15 南京国电南自维美德自动化有限公司 一种片上双核系统及其虚拟串口通信方法
CN110532217A (zh) * 2019-08-02 2019-12-03 广州粒子微电子有限公司 一种双处理器通信方法及其通讯装置
CN110647494A (zh) * 2019-10-09 2020-01-03 盛科网络(苏州)有限公司 多处理器通信方法及装置
CN110825690A (zh) * 2019-11-14 2020-02-21 北京华捷艾米科技有限公司 多核处理器的核间通信方法及装置
CN111061674A (zh) * 2019-11-30 2020-04-24 武汉船舶通信研究所(中国船舶重工集团公司第七二二研究所) 多处理器交叉通信装置及方法
CN111639043A (zh) * 2020-06-05 2020-09-08 展讯通信(上海)有限公司 一种通信装置
CN112181877A (zh) * 2020-10-28 2021-01-05 瑞芯微电子股份有限公司 一种显示变频方法和系统
CN112306217A (zh) * 2020-10-28 2021-02-02 瑞芯微电子股份有限公司 一种显示变频方法和系统
CN113703818A (zh) * 2021-08-18 2021-11-26 深圳数马电子技术有限公司 设备升级方法和装置、计算机设备和计算机可读存储介质
CN114595186A (zh) * 2022-05-09 2022-06-07 深圳比特微电子科技有限公司 一种多核处理器的核间通信方法、通信装置
WO2023093403A1 (zh) * 2021-11-29 2023-06-01 苏州密尔光子科技有限公司 激光手术器械控制方法、装置及电子设备
CN117331720A (zh) * 2023-11-08 2024-01-02 瀚博半导体(上海)有限公司 用于多核间通信的方法、寄存器组、芯片及计算机设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894045A (zh) * 2010-06-18 2010-11-24 阳坚 一种实时Linux操作系统
CN101980149A (zh) * 2010-10-15 2011-02-23 无锡中星微电子有限公司 主处理器与协处理器通信系统及通信方法
CN102099797A (zh) * 2008-04-03 2011-06-15 松下电器产业株式会社 多处理器系统以及多处理器系统的中断控制方法
CN102135906A (zh) * 2011-03-18 2011-07-27 深圳市民德电子科技有限公司 面向嵌入式实时操作系统的功耗控制方法及系统
CN104111870A (zh) * 2014-07-08 2014-10-22 福建星网锐捷网络有限公司 一种中断处理装置及中断处理方法
US20150242254A1 (en) * 2012-08-10 2015-08-27 Samsung Techwin Co., Ltd. Method and apparatus for processing message between processors
JP2016143120A (ja) * 2015-01-30 2016-08-08 富士通株式会社 情報処理装置及びプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102099797A (zh) * 2008-04-03 2011-06-15 松下电器产业株式会社 多处理器系统以及多处理器系统的中断控制方法
CN101894045A (zh) * 2010-06-18 2010-11-24 阳坚 一种实时Linux操作系统
CN101980149A (zh) * 2010-10-15 2011-02-23 无锡中星微电子有限公司 主处理器与协处理器通信系统及通信方法
CN102135906A (zh) * 2011-03-18 2011-07-27 深圳市民德电子科技有限公司 面向嵌入式实时操作系统的功耗控制方法及系统
US20150242254A1 (en) * 2012-08-10 2015-08-27 Samsung Techwin Co., Ltd. Method and apparatus for processing message between processors
CN104111870A (zh) * 2014-07-08 2014-10-22 福建星网锐捷网络有限公司 一种中断处理装置及中断处理方法
JP2016143120A (ja) * 2015-01-30 2016-08-08 富士通株式会社 情報処理装置及びプログラム

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109343981A (zh) * 2018-09-30 2019-02-15 南京国电南自维美德自动化有限公司 一种片上双核系统及其虚拟串口通信方法
CN110532217A (zh) * 2019-08-02 2019-12-03 广州粒子微电子有限公司 一种双处理器通信方法及其通讯装置
CN110647494A (zh) * 2019-10-09 2020-01-03 盛科网络(苏州)有限公司 多处理器通信方法及装置
CN110825690A (zh) * 2019-11-14 2020-02-21 北京华捷艾米科技有限公司 多核处理器的核间通信方法及装置
CN111061674A (zh) * 2019-11-30 2020-04-24 武汉船舶通信研究所(中国船舶重工集团公司第七二二研究所) 多处理器交叉通信装置及方法
CN111061674B (zh) * 2019-11-30 2023-05-16 武汉船舶通信研究所(中国船舶重工集团公司第七二二研究所) 多处理器交叉通信装置及方法
CN111639043A (zh) * 2020-06-05 2020-09-08 展讯通信(上海)有限公司 一种通信装置
CN112181877B (zh) * 2020-10-28 2022-06-21 瑞芯微电子股份有限公司 一种显示变频方法和系统
CN112181877A (zh) * 2020-10-28 2021-01-05 瑞芯微电子股份有限公司 一种显示变频方法和系统
CN112306217A (zh) * 2020-10-28 2021-02-02 瑞芯微电子股份有限公司 一种显示变频方法和系统
CN113703818A (zh) * 2021-08-18 2021-11-26 深圳数马电子技术有限公司 设备升级方法和装置、计算机设备和计算机可读存储介质
CN113703818B (zh) * 2021-08-18 2024-05-17 深圳数马电子技术有限公司 设备升级方法和装置、计算机设备和计算机可读存储介质
WO2023093403A1 (zh) * 2021-11-29 2023-06-01 苏州密尔光子科技有限公司 激光手术器械控制方法、装置及电子设备
CN114595186A (zh) * 2022-05-09 2022-06-07 深圳比特微电子科技有限公司 一种多核处理器的核间通信方法、通信装置
CN117331720A (zh) * 2023-11-08 2024-01-02 瀚博半导体(上海)有限公司 用于多核间通信的方法、寄存器组、芯片及计算机设备
CN117331720B (zh) * 2023-11-08 2024-02-23 瀚博半导体(上海)有限公司 用于多核间通信的方法、寄存器组、芯片及计算机设备

Similar Documents

Publication Publication Date Title
CN108073545A (zh) 一种多处理器通信装置及方法
CN108628684B (zh) 一种基于dpdk的报文处理方法及计算机设备
CN100456251C (zh) 一种涉及处理器间中断的方法、处理器和系统
US9471532B2 (en) Remote core operations in a multi-core computer
EP3343377A1 (en) Debugging method, multi-core processor, and debugging equipment
CN106034120B (zh) 一种多进程访问可信应用的方法和系统
CN111506528B (zh) 一种存储数据访问方法、通信设备
CN101221541A (zh) 用于soc的可编程通信控制器及其编程模型
CN105579963A (zh) 任务处理装置、电子设备及方法
KR20150079411A (ko) 인터커넥트에서 코히어런스 확인 응답들의 제거 및 최적화
CN112231124A (zh) 基于隐私保护的应用间通信方法及装置
US20050172287A1 (en) Bus management techniques
CN110427206B (zh) 一种基于zynq的算法动态更新方法
US10678744B2 (en) Method and system for lockless interprocessor communication
US8276824B2 (en) Communication device, communication method, program, and communication system
CN102023898A (zh) 中央处理器热插拔的实现方法及装置
CN104679687B (zh) 一种识别中断源的方法及装置
CN103885824B (zh) 接口控制电路、设备和标识切换方法
KR20160026599A (ko) 반도체 장치, 반도체 시스템 및 시스템 온 칩
US10353833B2 (en) Configurable ordering controller for coupling transactions
CN106598755B (zh) 一种处理器及dcc通信系统
CN104317728A (zh) 一种安全复位存储设备的方法和装置
CN110427269A (zh) 处理器及其数据传递方法、计算机可读存储介质
US9201818B2 (en) Interface module for HW block
CN108153703A (zh) 一种外设访问方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20180525

Assignee: Shanghai Li Ke Semiconductor Technology Co.,Ltd.

Assignor: LEADCORE TECHNOLOGY Co.,Ltd.

Contract record no.: 2018990000159

Denomination of invention: A kind of multiprocessor communication device and method

License type: Common License

Record date: 20180615

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180525