CN110427206B - 一种基于zynq的算法动态更新方法 - Google Patents

一种基于zynq的算法动态更新方法 Download PDF

Info

Publication number
CN110427206B
CN110427206B CN201910649697.8A CN201910649697A CN110427206B CN 110427206 B CN110427206 B CN 110427206B CN 201910649697 A CN201910649697 A CN 201910649697A CN 110427206 B CN110427206 B CN 110427206B
Authority
CN
China
Prior art keywords
algorithm
data
controller
zynq
axi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910649697.8A
Other languages
English (en)
Other versions
CN110427206A (zh
Inventor
高金超
白梦莹
樊镕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
707th Research Institute of CSIC
Original Assignee
707th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 707th Research Institute of CSIC filed Critical 707th Research Institute of CSIC
Priority to CN201910649697.8A priority Critical patent/CN110427206B/zh
Publication of CN110427206A publication Critical patent/CN110427206A/zh
Application granted granted Critical
Publication of CN110427206B publication Critical patent/CN110427206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/656—Updates while running

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明涉及一种基于ZYNQ的算法动态更新设计方法，ZYNQ的PS部分采用ARM控制器单元，PL部分采用现场可编程门阵列，PS与PL通过AXI总线控制单元进行数据交互通信，PS部分接收PC机指令,步骤为：DMA控制器通过PCIE总线接收PC机输入数据，根据数据协议区分输入的数据是通信数据还是算法数据，若收到连续三个特定序列的指令后，判断输入数据为算法数据；算法数据通过FIFO缓冲器后经过AXI总线控制器送入到PS端，ARM控制器对输入的算法数据进行解析，并将有效的运算算法经AXI控制器下发到PL端；根据下发的运算算法，通过重配置控制单元对算法核进行更新。本方法实现了ZYNQ内算法核的动态加载。

Description

一种基于ZYNQ的算法动态更新方法
技术领域
本发明属于数据加解密技术领域，涉及一种基于ZYNQ的算法动态更新方法。
背景技术
传统的基于FPGA的算法核设计需要单独的算法芯片,算法更新时对整个算法芯片进行重新编程，操作麻烦。而基于ZYNQ的信息传输加密设备没有设计单独的算法芯片,而是将加解密算法功能与接口和控制功能集成在同一颗芯片内来实现。为实现算法更新时不能影响芯片内其他模块功能,必须采用算法动态更新设计,实现算法核区域动态重配置。
经现有技术检索，未检索到与本专利相近技术方案。
发明内容
本发明的目的在于克服现有技术的不足之处，提供一种能根据ARM核实现重新配置ZYNQ内的算法核区域，而使ZYNQ其他部分功能的工作状态不受影响的基于ZYNQ的算法动态更新方法。
本发明的上述目的通过如下技术方案来实现：
一种基于ZYNQ的算法动态更新设计方法，其特征在于：ZYNQ的PS部分采用ARM控制器单元，ARM控制器单元连接FLASH存储模块和DDR存储模块，PL部分采用现场可编程门阵列，PS与PL通过AXI总线控制单元进行数据交互通信，PS部分接收PC机指令,包括如下步骤：
PL部分的DMA控制器通过PCIE总线接收PC机输入数据，根据数据协议区分输入的数据是通信数据还是算法数据，若收到连续三个特定序列的指令后，判断输入数据为算法数据；
算法数据通过PL部分的FIFO缓冲器后经过AXI总线控制器送入到PS端，ARM控制器对输入的算法数据进行解析，并将有效的运算算法经AXI控制器下发到PL端；
根据下发的运算算法，通过重配置控制单元对算法核进行更新，同时根据需要将更新的算法写入FLASH存储模块。
本发明具有的优点和积极效果：
本算法动态更新设计方法根据ARM核实现重新配置ZYNQ内的算法核区域，实现了ZYNQ内算法核的动态加载，从而实现了原算法的动态销毁和新算法的更新固化。采用本算法动态更新设计方法进行算法更新时，ZYNQ其他部分功能的工作状态不受影响。
附图说明
图1是发明的电路方框图。
具体实施方式
下面结合附图并通过具体实施例对本发明作进一步详述，以下实施例只是描述性的，不是限定性的，不能以此限定本发明的保护范围。
一种基于ZYNQ的算法动态更新设计方法，请参见图1，其发明点为：
ZYNQ的PS(处理器系统)部分采用ARM控制器单元，ARM控制器单元连接FLASH存储模块和DDR存储模块，PL(可编程逻辑)部分采用现场可编程门阵列FPGA，PS与PL通过AXI总线控制单元进行数据交互通信，PS部分接收PC机指令,包括如下步骤：
PL部分的DMA控制器通过PCIE总线接收PC机输入数据，根据数据协议区分输入的数据是通信数据还是算法数据，若收到连续三个特定序列的指令后，判断输入数据为算法数据；
算法数据通过PL部分的FIFO缓冲器后经过AXI总线控制器送入到PS端，ARM控制器对输入的算法数据进行解析，并将有效的运算算法经AXI控制器下发到PL端；
根据下发的运算算法，通过重配置控制单元对算法核进行更新，同时根据需要将更新的算法写入FLASH存储模块。
在算法更新完毕后，PL端DMA控制器切换到算法核连接状态，即可进行加解密通信操作。
上述DDR存储模块作为ARM控制器的缓存RAM使用，存放运算ARM程序及运算过程缓存数据。
尽管为说明目的公开了本发明的实施例和附图，但是本领域的技术人员可以理解：在不脱离本发明及所附权利要求的精神和范围内，各种替换、变化和修改都是可能的，因此，本发明的范围不局限于实施例和附图所公开的内容。

Claims (1)

1.一种基于ZYNQ的算法动态更新设计方法，其特征在于：ZYNQ的PS部分采用ARM控制器单元，ARM控制器单元连接FLASH存储模块和DDR存储模块，PL部分采用现场可编程门阵列，PS与PL通过AXI总线控制单元进行数据交互通信，PS部分接收PC机指令,包括如下步骤：
PL部分的DMA控制器通过PCIE总线接收PC机输入数据，根据数据协议区分输入的数据是通信数据还是算法数据，若收到连续三个特定序列的指令后，判断输入数据为算法数据；
算法数据通过PL部分的FIFO缓冲器后经过AXI总线控制器送入到PS端，ARM控制器对输入的算法数据进行解析，并将有效的运算算法经AXI控制器下发到PL端；
根据下发的运算算法，通过重配置控制单元对算法核进行更新，同时根据需要将更新的算法写入FLASH存储模块。
CN201910649697.8A 2019-07-18 2019-07-18 一种基于zynq的算法动态更新方法 Active CN110427206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910649697.8A CN110427206B (zh) 2019-07-18 2019-07-18 一种基于zynq的算法动态更新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910649697.8A CN110427206B (zh) 2019-07-18 2019-07-18 一种基于zynq的算法动态更新方法

Publications (2)

Publication Number Publication Date
CN110427206A CN110427206A (zh) 2019-11-08
CN110427206B true CN110427206B (zh) 2022-10-28

Family

ID=68410982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910649697.8A Active CN110427206B (zh) 2019-07-18 2019-07-18 一种基于zynq的算法动态更新方法

Country Status (1)

Country Link
CN (1) CN110427206B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111008029B (zh) * 2019-12-05 2021-07-06 江西洪都航空工业集团有限责任公司 一种Zynq处理器的远程升级系统和方法
CN111563059B (zh) * 2019-12-18 2022-05-24 中国船舶重工集团公司第七0九研究所 一种基于PCIe的多FPGA动态配置装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708273B1 (en) * 1997-09-16 2004-03-16 Safenet, Inc. Apparatus and method for implementing IPSEC transforms within an integrated circuit
US9164953B2 (en) * 2005-09-30 2015-10-20 Synopsys, Inc. Scheduling in a multicore architecture
CN105631798A (zh) * 2016-03-04 2016-06-01 北京理工大学 低功耗便携式实时图像目标检测与跟踪系统及方法
CN108363347A (zh) * 2017-01-27 2018-08-03 李尔公司 用于电子控制单元的硬件安全
CN109525472A (zh) * 2018-09-30 2019-03-26 大族激光科技产业集团股份有限公司 一种总线通讯转换电路、装置及系统
CN109800558A (zh) * 2018-12-27 2019-05-24 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 密码服务板卡以及密码服务装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10754746B2 (en) * 2017-11-15 2020-08-25 General Electric Company Virtual processor enabling unobtrusive observation of legacy systems for analytics in SoC

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6708273B1 (en) * 1997-09-16 2004-03-16 Safenet, Inc. Apparatus and method for implementing IPSEC transforms within an integrated circuit
US9164953B2 (en) * 2005-09-30 2015-10-20 Synopsys, Inc. Scheduling in a multicore architecture
CN105631798A (zh) * 2016-03-04 2016-06-01 北京理工大学 低功耗便携式实时图像目标检测与跟踪系统及方法
CN108363347A (zh) * 2017-01-27 2018-08-03 李尔公司 用于电子控制单元的硬件安全
CN109525472A (zh) * 2018-09-30 2019-03-26 大族激光科技产业集团股份有限公司 一种总线通讯转换电路、装置及系统
CN109800558A (zh) * 2018-12-27 2019-05-24 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 密码服务板卡以及密码服务装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"A review and analysis of communication logic between PL and PS in ZYNQ AP SoC";Sunita Ramagond 等;《2017 International Conference On Smart Technologies For Smart Nation》;20180514;946-951 *
"一种新型串口速率自适应的算法与实现";黄建刚 等;《成都大学学报(自然科学版)》;20160930;第35卷(第3期);240-244 *
"抗恶劣环境国产安全可信计算机";白梦莹 等;《科技成果》;20180628;1-4 *

Also Published As

Publication number Publication date
CN110427206A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
WO2021164170A1 (zh) 多路高速协议接口动态可重构系统及实现方法
CN106155960B (zh) 基于gpio握手和edma的uart串口通信方法
CN109471824B (zh) 基于axi总线的数据传输系统及方法
JP2018533120A (ja) マルチノードネットワークにおける入力／出力信号のブリッジングおよび仮想化
CN108132897B (zh) 一种基于zynq平台软核的srio控制器
CN110427206B (zh) 一种基于zynq的算法动态更新方法
CN104714918B (zh) 主机环境下高速fc总线数据接收及缓冲方法
CN107562672B (zh) 一种提高矢量网络分析仪数据传输速率的系统及方法
CN113220108B (zh) 计算机可读取存储介质、操作频率调整方法及装置
CN105893311A (zh) 通用串行总线接口驱动配置方法和装置
CN103823447B (zh) 半导体设备的上下位机的通信方法和通信系统
CN110781120B (zh) 一种axi总线主机设备跨4kb传输的实现方法
CN113010470B (zh) 边缘节点远程控制系统、方法、设备及存储介质
CN104636300A (zh) 基于soc fpga的串行收发器及数据接收发送方法
CN105446916A (zh) Usb总线状态切换方法及装置
CN111563059B (zh) 一种基于PCIe的多FPGA动态配置装置及方法
CN111581152A (zh) 可重构硬件加速soc芯片系统
US20070293984A1 (en) Method for command transmission between systems
CN110287141B (zh) 一种基于多种接口的fpga重构方法和系统
CN103838694A (zh) 一种fpga高速读取usb接口数据的方法
CN109189705B (zh) 一种usb扩展方法、装置、设备、存储介质及系统
CN110765065A (zh) 片上系统
EP4170538A1 (en) Chip simulation method, apparatus and system, and device and storage medium
CN204706031U (zh) 串行外设接口spi总线电路以及电子设备
CN111290889B (zh) 基于fpga的面向通用处理器的测试方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant