CN111639043A

CN111639043A - 一种通信装置

Info

Publication number: CN111639043A
Application number: CN202010507850.6A
Authority: CN
Inventors: 甄亮文
Original assignee: Spreadtrum Communications Shanghai Co Ltd
Current assignee: Spreadtrum Communications Shanghai Co Ltd
Priority date: 2020-06-05
Filing date: 2020-06-05
Publication date: 2020-09-08
Anticipated expiration: 2040-06-05
Also published as: CN111639043B

Abstract

一种通信装置，包括：应用处理器，所述应用处理器包括第一总线控制器；调制解调器，所述调制解调器包括第二总线控制器，所述第一总线控制器与第二总线控制器通过串行总线相耦接；对于所述第一总线控制器和第二总线控制器中的任一总线控制器，所述总线控制器包括：输入FIFO，用于接收通过所述串行总线传输的数据；输出FIFO，用于通过所述串行总线向外传输数据；中断控制器，所述中断控制器与所述输入FIFO耦接，以在所述输入FIFO接收到数据时触发中断信号。通过本发明方案基于硬件实现提供一种更高效的中断消息交互机制，减少软件控制，极大地提高信号产生的效率、可靠度和准确度。

Description

一种通信装置

技术领域

本发明涉及通信技术领域，具体地涉及一种通信装置。

背景技术

为满足用户的多样化需求，手机等通信装置除了实现通话功能外，还逐渐扩展出摄像、游戏等多样化功能。这些应用可以是基于独立的系统来控制和实现的。

因此，对于能够实现多种应用的通信装置，通常至少具有两个集成电路芯片，其中一个芯片为调制解调器(modem)，用于实现蜂窝通信功能，可以理解为通信系统；其中另一个芯片为应用处理器(Application Processor，简称AP)，用于实现诸如拍摄、显示、2D/3D引擎等功能，可以理解为应用处理系统。

通常，应用处理器作为主控芯片(Master IC)控制被控芯片(Slave IC)调制解调器，两者之间采用串行总线耦接以进行数据传输。串行总线需要在工作状态下才能完成数据传输操作。

另一方面，应用处理器和调制解调器之间进行数据传输或消息交互时，需要通过中断机制告知对方。对方在收到中断信号后，就在中断处理服务程序中获取对应的数据或消息。

在现有的通信装置中，需要通过软件对通用型的输入输出(General-purposeinput/output，简称GPIO)或其他特定硬件管脚拉高、拉低或产生特定电平脉冲作为中断信号通知对方。现有这种中断消息交互机制存在软件开销大、控制复杂度大、对信号有效性判定要求高等缺点。

发明内容

本发明解决的技术问题是如何实现更高效的中断消息交互。

为解决上述技术问题，本发明实施例提供一种通信装置，包括：应用处理器，所述应用处理器包括第一总线控制器；调制解调器，所述调制解调器包括第二总线控制器，所述第一总线控制器与第二总线控制器通过串行总线相耦接；对于所述第一总线控制器和第二总线控制器中的任一总线控制器，所述总线控制器包括：输入FIFO，用于接收通过所述串行总线传输的数据；输出FIFO，用于通过所述串行总线向外传输数据；中断控制器，所述中断控制器与所述输入FIFO耦接，以在所述输入FIFO接收到数据时触发中断信号。

可选的，所述第一总线控制器与第二总线控制器通过所述串行总线相通信，以同步第一总线控制器中的输入FIFO和第二总线控制器中的输入FIFO的数据缓存状态。

可选的，所述输入FIFO包括多个FIFO单元，所述输出FIFO包括多个FIFO单元，其中，对于设置于同一总线控制器的输入FIFO和输出FIFO，所述输入FIFO和输出FIFO各自包括的FIFO单元的数量相同或不相同。

可选的，所述输入FIFO包括多个FIFO单元，设置于所述第一总线控制器的输入FIFO包括的FIFO单元的数量，与设置于所述第二总线控制器的输入FIFO包括的FIFO单元的数量相同或不相同。

可选的，所述输出FIFO包括多个FIFO单元，设置于所述第一总线控制器的输出FIFO包括的FIFO单元的数量，与设置于所述第二总线控制器的输出FIFO包括的FIFO单元的数量相同或不相同。

可选的，将所述应用处理器和调制解调器中的一个记作数据发送方，将所述应用处理器和调制解调器中的另一个记作数据接收方，响应于接收到数据发送请求，所述数据发送方的输出FIFO通过所述串行总线将待传输的数据传输至所述数据接收方的输入FIFO。

可选的，响应于接收到所述数据，所述数据接收方的输入FIFO将本次数据接收事件上报所述数据接收方的中断控制器，所述数据接收方的中断控制器生成所述中断信号并上报至所述数据接收方的处理器。

可选的，在通过所述串行总线传输所述数据之前，所述数据发送方的总线控制器判断所述数据接收方的输入FIFO的数据缓存是否已满；当判断结果表明所述数据接收方的输入FIFO的数据缓存未满时，控制所述数据发送方的输出FIFO通过所述串行总线将待传输的数据传输至所述数据接收方的输入FIFO。

可选的，当判断结果表明所述数据接收方的输入FIFO的数据缓存已满时，控制所述数据发送方的中断控制器生成中断信号并通过所述串行总线发送至所述数据接收方的总线控制器。

可选的，响应于接收到所述中断信号，所述数据接收方的总线控制器将所述中断信号上报至所述数据接收方的处理器。

可选的，在所述数据接收方的输入FIFO的数据缓存状态更新为数据缓存未满之前，暂停向所述数据接收方的数据传输。

可选的，在通过所述串行总线传输所述数据之前，所述数据发送方的总线控制器判断本侧输出FIFO的数据缓存是否已满；当判断结果表明所述数据发送方的输出FIFO的数据缓存未满时，将待传输的数据写入本侧输出FIFO。

可选的，所述通信装置还包括：共享存储模块，所述应用处理器与所述共享存储模块耦接并可直接访问所述共享存储模块，所述调制解调器与所述应用处理器通过所述串行总线耦接并通过所述应用处理器间接访问所述共享存储模块。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例提供一种通信装置，包括：应用处理器，所述应用处理器包括第一总线控制器；调制解调器，所述调制解调器包括第二总线控制器，所述第一总线控制器与第二总线控制器通过串行总线相耦接；对于所述第一总线控制器和第二总线控制器中的任一总线控制器，所述总线控制器包括：输入FIFO，用于接收通过所述串行总线传输的数据；输出FIFO，用于通过所述串行总线向外传输数据；中断控制器，所述中断控制器与所述输入FIFO耦接，以在所述输入FIFO接收到数据时触发中断信号。

较之现有基于软件控制以及特定管脚的状态改变来触发中断信号的交互机制，本实施例方案基于硬件实现提供一种更高效的中断消息交互机制，减少软件控制，极大地提高信号产生的效率、可靠度和准确度。具体而言，现有的中断信号交互机制需要先通过串行总线向数据接收方发送中断信号，数据接收方在收到中断信号后再通过串行总线进行相应的数据传输。而本实施例所述通信装置通过输出FIFO和输入FIFO使得基于串行总线的数据传输和中断是融合在一起的，无需数据发送方基于软件层面的控制额外生成中断信号发送给数据接收方。基于本实施例方案，数据接收方的中断控制器可以根据本侧输入FIFO的数据接收情况自动判断并产生相应的中断信号。由于所述中断信号的产生是由硬件直接控制的，具有稳定可靠、时延低等优点。由此，减少了软件控制，提高信号产生的效率，可靠度和准确度，降低软件系统的复杂度，具有更简单，更高效、更稳定，时延低的特点。

进一步而言，由于输入FIFO先进先出的数据缓存特性，使得数据发送方无需提前发送中断信号即可直接将数据缓存到数据接收方的输入FIFO中。相应的，在输入FIFO存入新数据后，数据接收方的中继控制器即可确认产生了基于串行总线的数据传输，并生成相应的中断信号。中断信号可以用于提示数据接收方的处理器串行总线上有新数据到达，处理器可以根据中断信号暂停其他进程并从输入FIFO读取新到的数据。由此，中断信号的发送实际上隐含在基于串行总线的数据传输动作中，而真实的中断信号是由数据接收方的中断控制器产生的。并且，中断信号产生的全过程基本都是基于硬件控制实现的，软件层面的参与度降低，使得降低通信装置的软件系统复杂度成为可能。

附图说明

图1是本发明实施例一种通信装置的原理示意图。

具体实施方式

如背景技术所言，现有通信装置的中断消息交互机制繁琐，需要先通过串行总线向数据接收方发送中断信号，数据接收方在收到中断信号后再通过串行总线进行相应的数据传输，软件开销大、控制复杂度大、对信号有效性判定要求高。

本实施例方案基于硬件实现提供一种更高效的中断消息交互机制，减少软件控制，极大地提高信号产生的效率、可靠度和准确度。具体而言，本实施例所述通信装置通过输出FIFO和输入FIFO使得基于串行总线的数据传输和中断是融合在一起的，无需数据发送方基于软件层面的控制额外生成中断信号发送给数据接收方。基于本实施例方案，数据接收方的中断控制器可以根据本侧输入FIFO的数据接收情况自动判断并产生相应的中断信号。由于所述中断信号的产生是由硬件直接控制的，具有稳定可靠、时延低等优点。由此，减少了软件控制，提高信号产生的效率，可靠度和准确度，降低软件系统的复杂度，具有更简单，更高效、更稳定，时延低的特点。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例一种通信装置的原理示意图。

所述通信装置可以为手机等用户设备。

具体地，参考图1，本实施例所述的通信装置1可以包括：应用处理器11，所述应用处理器11可以包括第一总线控制器111。

进一步，所述通信装置1还可以包括调制解调器12，所述调制解调器12可以包括第二总线控制器121。

进一步地，所述应用处理器11和调制解调器12之间可以通过串行总线13耦接以通信。所述第一总线控制器111与第二总线控制器121通过串行总线13相耦接以进行数据传输和消息交互。

例如，应用处理器11可以设置有第一接口(图未示)，调制解调器12可以设置有第二接口(图未示)，第一接口和第二接口分别耦接所述串行总线13的两端。

进一步，第一接口耦接第一总线控制器111以进行物理层面的数据收发和传输处理，第一总线控制器111通过第一接口使用串行总线13传输数据。

第二接口耦接第二总线控制器121以进行物理层面的数据收发和传输处理，第二总线控制器121通过第二接口使用串行总线13传输数据。

在一个具体实施中，第一接口可以集成于第一总线控制器111内，类似的，第二接口可以集成于第二总线控制器121内。

在一个具体实施中，所述串行总线13可以为D-BUS总线。相应的，所述第一总线控制器111和第二总线控制器121可以为D-BUS控制器。

在一个具体实施中，对于所述第一总线控制器111和第二总线控制器121中的任一总线控制器，所述总线控制器可以包括：输入FIFO14，用于接收通过所述串行总线13传输的数据；输出FIFO15，用于通过所述串行总线13向外传输数据；中断控制器16，所述中断控制器16与所述输入FIFO14耦接，以在所述输入FIFO14接收到数据时触发中断信号。

例如，参考图1，将设置于第一总线控制器111的中断控制器16记作第一中断控制器161，将设置于第二总线控制器121的中断控制器16记作第二中断控制器162。类似的，将设置于第一总线控制器111的输入FIFO14记作第一输入FIFO141，将设置于第二总线控制器121的输入FIFO14记作第二输入FIFO142。类似的，将设置于第一总线控制器111的输出FIFO15记作第一输出FIFO151，将设置于第二总线控制器121的输出FIFO15记作第二输出FIFO152。

进一步地，位于同一侧的中断控制器16和输入FIFO14耦接，以在本侧输入FIFO14接收到数据时触发中断信号。进一步，产生的中断信号被发送至本侧的处理器，以指示串行总线上有新数据到达。

例如，处理器可以为设置于应用处理器11的第一处理器112，或者为设置于调制解调器12的第二处理器122。其中，第一处理器112和第二处理器122均可以为CPU。

例如，第一中断控制器161在第一输入FIFO接收到数据时产生中断信号并发送至第一处理器112。

又例如，第二中断控制器162在第二输入FIFO接收到数据时产生中断信号并发送至第二处理器122。

在一个具体实施中，中断控制器16还可以与同侧的输出FIFO15耦接，以控制输出FIFO的数据传输进程。

需要指出的是，图1仅示例性示出第一总线控制器111和第二总线控制器121为执行本实施例方案而设置的局部结构。

在一个具体实施中，第一总线控制器111可以包括FIFO控制器(图未示)，用于控制第一输入FIFO141和第一输出FIFO151的数据存取。类似的，第二总线控制器121可以包括FIFO控制器(图未示)，用于控制第二输入FIFO142和第二输出FIFO152的数据存取。

进一步，第一中断控制器161可以为第一总线控制器111中FIFO控制器的一个子模块。类似的，第二中断控制器162可以为第二总线控制器121中FIFO控制器的一个子模块。

在一个具体实施中，所述第一总线控制器111与第二总线控制器121可以通过所述串行总线13相通信，以同步第一总线控制器111中的输入FIFO14(即第一输入FIFO141)和第二总线控制器121中的输入FIFO14(即第二输入FIFO142)的数据缓存状态。

具体地，输入FIFO14的数据缓存状态可以包括：数据缓存已满和数据缓存未满两种状态。其中，数据缓存已满是指输入FIFO14的缓存空间已全部用完，没有空余量供新数据写入；数据缓存未满是指输入FIFO14的缓存空间至少部分存在空闲，可供新数据写入。

例如，第一输入FIFO141和第二输入FIFO142各自的数据缓存状态可以是定期同步至对方的。

在一个具体实施中，输入FIFO14可以包括多个FIFO单元。以图1所示通信装置1为例，第一输入FIFO141可以包括多个FIFO单元，如图中以Rx1、Rx2、...、Rxn为例进行标示，其中每个Rxi对应一个FIFO单元，1≤i≤n。

类似的，第二输入FIFO142也可以包括多个FIFO单元，如图中以Rx1、Rx2、...、Rxn为例进行标示，其中每个Rxi对应一个FIFO单元，1≤i≤n。

每一FIFO单元的消息空间可根据数据的最小传输单元配置。例如，每一FIFO单元的消息空间可以配置为8比特。

在一个具体实施中，设置于所述第一总线控制器111的输入FIFO14(即第一输入FIFO141)包括的FIFO单元的数量，与设置于所述第二总线控制器121的输入FIFO14(即第二输入FIFO142)包括的FIFO单元的数量可以是相同的。例如，每一侧的输入FIFO14均可以包括16个FIFO单元。

在一个变化例中，设置于所述第一总线控制器111的输入FIFO14(即第一输入FIFO141)包括的FIFO单元的数量，与设置于所述第二总线控制器121的输入FIFO14(即第二输入FIFO142)包括的FIFO单元的数量可以是不相同的。

在一个具体实施中，输出FIFO15可以包括多个FIFO单元。以图1所示通信装置1为例，第一输出FIFO151可以包括多个FIFO单元，如图中以Tx1、Tx2、...、Txn为例进行标示，其中每个Txi对应一个FIFO单元，1≤i≤n。

在一个具体实施中，设置于所述第一总线控制器111的输出FIFO15(即第一输出FIFO151)包括的FIFO单元的数量，与设置于所述第二总线控制器121的输出FIFO15(即第二输出FIFO152)包括的FIFO单元的数量可以是相同的。例如，每一侧的输出FIFO15均可以包括16个FIFO单元。

在一个变化例中，设置于所述第一总线控制器111的输出FIFO15(即第一输出FIFO151)包括的FIFO单元的数量，与设置于所述第二总线控制器121的输出FIFO15(即第二输出FIFO152)包括的FIFO单元的数量可以是不相同的。

在一个具体实施中，对于设置于同一总线控制器的输入FIFO14和输出FIFO15，所述输入FIFO14和输出FIFO15各自包括的FIFO单元的数量可以是相同的。

例如，第一总线控制器111中的第一输入FIFO141和第一输出FIFO151可以各包括16个FIFO单元。

又例如，第二总线控制器121中的第二输入FIFO142和第二输出FIFO152可以各包括16个FIFO单元。

在一个变化例中，对于设置于同一总线控制器的输入FIFO14和输出FIFO15，所述输入FIFO14和输出FIFO15各自包括的FIFO单元的数量可以是不相同的。

在一个具体实施中，将所述应用处理器11和调制解调器12中的一个记作数据发送方，将所述应用处理器11和调制解调器12中的另一个记作数据接收方。

响应于接收到数据发送请求，所述数据发送方的总线控制器可以判断本侧输出FIFO15的数据缓存是否已满。其中，数据发送请求可以指请求通过串行总线13向数据接收方传输数据。本侧输出FIFO15是指设置于数据发送方的输出FIFO15。

当判断结果表明所述数据发送方的输出FIFO15的数据缓存未满时，所述数据发送方的总线控制器可以将待传输的数据写入本侧输出FIFO15。

当判断结果表明所述数据发送方的输出FIFO15的数据缓存已满时，所述数据发送方的总线控制器可以暂停将待传输的数据写入所述数据发送方的输出FIFO15，直至检测到所述数据发送方的输出FIFO15的数据缓存状态更新为数据缓存未满。

进一步，所述数据发送方的总线控制器可以判断所述数据接收方的输入FIFO14的数据缓存是否已满。例如，可以通过第一总线控制器111和第二总线控制器121预先的同步交互获取所述数据接收方的输入FIFO14的数据缓存状态。

当判断结果表明所述数据接收方的输入FIFO14的数据缓存未满时，可以控制所述数据发送方的输出FIFO15通过所述串行总线13将待传输的数据传输至所述数据接收方的输入FIFO14。

当判断结果表明所述数据接收方的输入FIFO14的数据缓存已满时，可以控制所述数据发送方的中断控制器16生成中断信号并通过所述串行总线13发送至所述数据接收方的总线控制器。

响应于接收到所述中断信号，所述数据接收方的总线控制器可以将所述中断信号上报至所述数据接收方的处理器。相应的，所述数据接收方的处理器可以根据所述中断信号读取所述数据接收方的输入FIFO14中已经写入的数据，以改变所述数据接收方的输入FIFO14的数据缓存状态。

进一步，在所述数据接收方的输入FIFO14的数据缓存状态更新为数据缓存未满之前，所述数据发送方的总线控制器可以暂停向所述数据接收方的数据传输。进一步，所述数据接收方的输入FIFO14的数据缓存状态的更新情况可以及时同步至数据发送方的总线控制器。

进一步，判断所述数据接收方的输入FIFO的数据缓存是否已满的操作可以是在待传输的数据写入数据发送方的输出FIFO15后执行的。

进一步，在确定所述数据接收方的输入FIFO14的数据缓存未满后，所述数据发送方的输出FIFO15可以通过所述串行总线13将待传输的数据传输至所述数据接收方的输入FIFO14。

进一步，响应于接收到所述数据，所述数据接收方的输入FIFO14可以将本次数据接收事件上报所述数据接收方的中断控制器16，所述数据接收方的中断控制器16可以生成所述中断信号并上报至所述数据接收方的处理器。

进一步，响应于接收到所述中断信号，所述数据接收方的处理器可以及时读取本侧输入FIFO14新写入的数据。

在一个具体实施中，所述通信装置1还可以包括：共享存储模块(图未示)，所述应用处理器11与所述共享存储模块耦接并可直接访问所述共享存储模块，所述调制解调器12与所述应用处理器11通过所述串行总线13耦接并通过所述应用处理器11间接访问所述共享存储模块。

例如，通过所述串行总线13传输的数据可以是由应用处理器11读取自所述共享存储模块，并传输至调制解调器12的。

又例如，通过所述串行总线13传输的数据可以是由调制解调器12发出，并通过应用处理器11写入共享存储模块的。

对于应用处理器11和调制解调器12共享所述共享存储模块的架构，所述共享存储模块是挂载在应用处理器11侧的，串行总线13是应用处理器11和调制解调器12之间的互联总线。应用处理器11和调制解调器12之间的数据传输和地址空间访问、调制解调器12对共享存储模块的空间访问等，均通过串行总线13进行。这些数据传输和空间访问均通过两侧的输入FIFO14和输出FIFO15以及连接两端的串行总线13实现。

由上，采用本实施方案，能够基于硬件实现提供一种更高效的中断消息交互机制，减少软件控制，极大地提高信号产生的效率、可靠度和准确度。具体而言，通信装置1通过输出FIFO15和输入FIFO14使得基于串行总线13的数据传输和中断是融合在一起的，无需数据发送方基于软件层面的控制额外生成中断信号发送给数据接收方。

基于本实施例方案，数据接收方的中断控制器16可以根据本侧输入FIFO14的数据接收情况自动判断并产生相应的中断信号。由于所述中断信号的产生是由硬件直接控制的，具有稳定可靠、时延低等优点。由此，减少了软件控制，提高信号产生的效率，可靠度和准确度，降低软件系统的复杂度，具有更简单，更高效、更稳定，时延低的特点。

进一步而言，由于输入FIFO14先进先出的数据缓存特性，使得数据发送方无需提前发送中断信号即可直接将数据缓存到数据接收方的输入FIFO14中。相应的，在输入FIFO14存入新数据后，数据接收方的中继控制器16即可确认产生了基于串行总线13的数据传输，并生成相应的中断信号。中断信号可以用于提示数据接收方的处理器串行总线13上有新数据到达，处理器可以根据中断信号暂停其他进程并从输入FIFO14读取新到的数据。

由此，中断信号的发送实际上隐含在基于串行总线13的数据传输动作中，而真实的中断信号是由数据接收方的中断控制器16产生的。并且，中断信号产生的全过程基本都是基于硬件控制实现的，软件层面的参与度降低，使得降低通信装置1的软件系统复杂度成为可能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种通信装置，包括：

应用处理器，所述应用处理器包括第一总线控制器；

调制解调器，所述调制解调器包括第二总线控制器，所述第一总线控制器与第二总线控制器通过串行总线相耦接；

其特征在于，对于所述第一总线控制器和第二总线控制器中的任一总线控制器，所述总线控制器包括：

输入FIFO，用于接收通过所述串行总线传输的数据；

输出FIFO，用于通过所述串行总线向外传输数据；

中断控制器，所述中断控制器与所述输入FIFO耦接，以在所述输入FIFO接收到数据时触发中断信号。

2.根据权利要求1所述的通信装置，其特征在于，所述第一总线控制器与第二总线控制器通过所述串行总线相通信，以同步第一总线控制器中的输入FIFO和第二总线控制器中的输入FIFO的数据缓存状态。

3.根据权利要求1所述的通信装置，其特征在于，所述输入FIFO包括多个FIFO单元，所述输出FIFO包括多个FIFO单元，其中，对于设置于同一总线控制器的输入FIFO和输出FIFO，所述输入FIFO和输出FIFO各自包括的FIFO单元的数量相同或不相同。

4.根据权利要求1所述的通信装置，其特征在于，所述输入FIFO包括多个FIFO单元，设置于所述第一总线控制器的输入FIFO包括的FIFO单元的数量，与设置于所述第二总线控制器的输入FIFO包括的FIFO单元的数量相同或不相同。

5.根据权利要求1所述的通信装置，其特征在于，所述输出FIFO包括多个FIFO单元，设置于所述第一总线控制器的输出FIFO包括的FIFO单元的数量，与设置于所述第二总线控制器的输出FIFO包括的FIFO单元的数量相同或不相同。

6.根据权利要求1至5中任一项所述的通信装置，其特征在于，将所述应用处理器和调制解调器中的一个记作数据发送方，将所述应用处理器和调制解调器中的另一个记作数据接收方，响应于接收到数据发送请求，所述数据发送方的输出FIFO通过所述串行总线将待传输的数据传输至所述数据接收方的输入FIFO。

7.根据权利要求6所述的通信装置，其特征在于，响应于接收到所述数据，所述数据接收方的输入FIFO将本次数据接收事件上报所述数据接收方的中断控制器，所述数据接收方的中断控制器生成所述中断信号并上报至所述数据接收方的处理器。

8.根据权利要求6所述的通信装置，其特征在于，在通过所述串行总线传输所述数据之前，所述数据发送方的总线控制器判断所述数据接收方的输入FIFO的数据缓存是否已满；当判断结果表明所述数据接收方的输入FIFO的数据缓存未满时，控制所述数据发送方的输出FIFO通过所述串行总线将待传输的数据传输至所述数据接收方的输入FIFO。

9.根据权利要求8所述的通信装置，其特征在于，当判断结果表明所述数据接收方的输入FIFO的数据缓存已满时，控制所述数据发送方的中断控制器生成中断信号并通过所述串行总线发送至所述数据接收方的总线控制器。

10.根据权利要求9所述的通信装置，其特征在于，响应于接收到所述中断信号，所述数据接收方的总线控制器将所述中断信号上报至所述数据接收方的处理器。

11.根据权利要求8所述的通信装置，其特征在于，在所述数据接收方的输入FIFO的数据缓存状态更新为数据缓存未满之前，暂停向所述数据接收方的数据传输。

12.根据权利要求6所述的通信装置，其特征在于，在通过所述串行总线传输所述数据之前，所述数据发送方的总线控制器判断本侧输出FIFO的数据缓存是否已满；当判断结果表明所述数据发送方的输出FIFO的数据缓存未满时，将待传输的数据写入本侧输出FIFO。

13.根据权利要求1所述的通信装置，其特征在于，还包括：

共享存储模块，所述应用处理器与所述共享存储模块耦接并可直接访问所述共享存储模块，所述调制解调器与所述应用处理器通过所述串行总线耦接并通过所述应用处理器间接访问所述共享存储模块。