CN107750358B - 数据处理方法 - Google Patents

Abstract

一种电子数据处理设备，包括：处理器(1)；串行接口，其包括用于输入数据(16)的连接及用于输出数据(18)的连接；用以控制串行接口的硬件串行接口控制器(6)；以及用以接收输入数据的接收缓冲器(22)。处理器被设置为自动地读取被写入接收缓冲器的数据。该设备被设置为使得处理器可向串行接口控制器指示无法接受数据。控制器被设置为通过从输出串行连接发送拒绝消息以响应于输入数据以及防止输入数据被放置于接收缓冲器中。

Description

数据处理方法

技术领域

本发明涉及一种数据处理方法。

背景技术

许多现代电子系统，特别是嵌入式系统，为了允许不同设备根据需要共享数据需要具有一种通信方法。串行通信允许包括经由通信信道一次发送及接收一比特的事务(亦即，从一个设备传送数据至另一个设备)。

有许多不同的串行通信协议及规范在不同情境中使用以满足不同设计参数及限制。一种此类协议为串行外围接口(SPI)总线，为一种首先由摩托罗拉(Motorola)设计的协议，其在嵌入式系统行业中成为实际的标准。SPI在主设备与一或多个从设备之间提供串行通信、全双工通信。

用于处理串行数据的电子设备通常使用移位寄存器来实现，该移位寄存器在每个时钟周期同时地时钟输入新数据并时钟输出旧数据。重要的是，在任何特定的事务开始之前提取所有现存数据并加载所有新数据到该移位寄存器内以防止损坏数据的传送。在许多此类设备中，CPU被赋予确保不会发生此状况的责任。

用于所有事务的串行通信协议的共同特征是要通过主设备而启动，且由于从设备对数据流没有控制权，所以它们不可避免地被强加一有限时间限制，用于在所有输入数据永远丢失之前将其读取至该移位寄存器。若该移位寄存器在该主设备启动另一事务之前没有实时更新，则从设备将有可能发送损坏数据。

一种可能的解决方案是试图使用高优先级中断以防止主设备在不合适的时间启动事务(将导致数据损坏)。然而，当在嵌入式系统CPU内有其他高优先级任务时，此解决方案并非总是可行。

发明内容

当考虑第一方面时，本发明提供一种电子数据处理设备，包括：

处理器；

串行接口，其包括用于输入数据的连接及用于输出数据的连接；

用以控制串行接口的硬件串行接口控制器；以及

用以接收输入数据的接收缓冲器，其中处理器被设置成自动地读取被写入至接收缓冲器的数据；

其中所述设备被设置成使得处理器可向串行接口控制器指示无法接受数据，所述控制器被设置成随后通过从输出串行连接发送拒绝消息来响应于输入数据以及防止输入数据被放置于接收缓冲器中。

因此本领域技术人员将可领会，依据本发明，该设备可向发送数据给它的另外的设备提供其无法接受该数据的指示，而非将该数据丢失或损坏。

在一些协议中，每个设备可被认为是“平等的”；然而，在其他协议中主从等级可能比较合适。在一些实施例中，该设备为从设备。在一些实施例中，该从设备被设置成使得拒绝消息被发送至主设备。这种设置为从设备(其通常对数据流没有控制权)提供对输入数据的一些控制权。尽管从设备可能无法阻止主设备向其发送任何额外的数据，但却可至少向主设备提供任何额外数据将会被舍弃的指示。反过来，这允许主设备在稍后时间重新发送该数据。

本发明在许多不同的串行通信协议中皆有应用。在一些实施例中，串行接口为串行外围接口(SPI)总线。如上所述，SPI为实际的标准且特别地适合于本文所述的数据处理设备。在一些实施例中，该设备包括SPI从设备。

缓冲器可使用存储设备上固定存储器位置实体地以硬件实现，或可利用存储设备上的指向存储器位置的指示器虚拟地以软件实现。缓冲器通常基于先进先出(FIFO)而操作，藉此缓冲器以数据输入的顺序输出数据。在一些实施例中，接收缓冲器包括移位寄存器。移位寄存器提供实施FIFO缓冲器的有效方式，其中在每个时钟周期时钟输入新数据以及时钟输出最旧的数据。本领域技术人员将可了解术语“时钟输入”与“时钟输出”是指移位寄存器接收上升或下降沿(取决于配置)并分别输入或输出数据，其中所有存在的数据相应地沿着缓存器内部“移位”。

所有缓冲器都限于(通过实体存储空间或通过软件限制)其在任一时间可存储的特定数据量。在一些实施例中，该设备包括最大接收限制。在一些另外的实施例中，该设备被设置成如果所接收的数据量超过该最大接收限制则产生溢出事件。这可允许该设备舍弃导致溢出事件的输入数据。

在一些实施例中，该设备包括接收计数器。该接收计数器允许该设备监控在之前事务中写入至接收缓冲器的数据量。由于该设备可能事先不知道其要接收的数据量，所以接收计数器可例如使得CPU追踪已经接收了多少字节。

除了接收数据，该设备也可以能够发送数据。因此在一些实施例中，该设备包括用于发送数据的发送缓冲器。在一些实施例中，接收缓冲器与发送缓冲器不同。具有用于发送与接收数据的单独的缓冲器，使得该设备同时执行此二个操作。

如上所述，对可在缓冲器中保持的数据的量存在限制。在一些实施例中，该设备包括最大发送限制。在一些另外的实施例中，该设备被设置成在该设备被强制发送多于该最大传送限制的数据时产生过度读取(overread)事件。在一些实施例中，该设备被设置成在该事件中发送过度读取字符。这指示该设备已被强制发送多于其在缓冲器中实际拥有的数据。

在一些实施例中，该设备包括发送计数器。该发送计数器允许该设备监控在先前事务中从发送缓冲器读取的数据量。由于该设备可能不具有其要发送的数据量的现有技术常识，该发送计数器可，例如允许CPU追踪已经从发送缓冲器读取了多少字节。

拒绝消息可用于警告其他设备不要传送任何另外的数据，或重新发送可能已丢失或损坏的数据。在一些实施例中，该设备还被设置成使得串行接口可产生接收缓冲器满标记。这有利地意味着处理器在接收数据时不需要主动地监控串行接口。

虽然上文所述的实施例涉及设置有引入连接和输出连接的设备，但在一些实施例中串行接口包括多个用于输入数据的连接。此外或可替选地，串行接口包括多个用于输出数据的连接。这允许本发明的实施例可用于诸如双SPI与四SPI的多线通信接口。这些设置提供多重平行串行连接，使得更多串行数据可在给定时间段内发送，增加了系统的比特率。

附图说明

现将参照附图仅通过示例的形式描述本发明某些实施例，其中：

图1示出了根据本发明实施例的电子数据处理设备的框图；

图2示出了与如图1相同实施例相关联的一组典型务的时序图；以及

图3示出了根据本发明另一实施例的电子数据处理设备的框图。

具体实施方式

图1示出根据本发明实施例的电子数据处理设备的框图。在此实施例中，该设备包括SPI从设备2，其系连接至随机存取存储器(RAM)4。

SPI从设备2包括信号量(semaphore)6；收发机8；直接存储器存取(DMA)模块10；以及两个单极双投开关13、14，其可实体上使用多工器实现。该设备2也包括多个一般用途输入/输出(GPIO)插脚，其中四个被示出并布置如下：芯片选择12；主输出从输入(MOSI)—或串行数据输入16；主输入从输出(MISO)—或串行数据输出18；以及串行时钟20。

存储器4包含接收缓冲器22以及发送缓冲器24。DMA模块10被连接为对缓冲器22、24直接存取并可使用接收指示器26与发送指示器28分别寻址具体存储器位置。

信号量6为相当于软件信号量的硬件且通过经由控制线15切换两个开关13、14之状态通过来控制对缓冲器22、24的存取。在一个状态下，开关13、14将数据输入插脚及数据输出插脚16、18连接至DMA模块10，其进而允许数据在插脚16、18与接收和发送缓冲器22、24之间分别通过。在另一状态下，与数据输出插脚18相关联的开关14连接至默认字符30，而与数据输入插脚16相关联的开关13连接至空白端子32。

信号量6取获取信号34及释放信号36作为输入。在CPU 1可安全地更新接收指示器和发送指示器26、28之前，其首先必须“获取”信号量6。CPU可通过发送“获取”信号34并等待以接收“获取”事件40来获取信号量6。当CPU已更新了接收指示器和发送指示器26、28时，CPU必须在SPI从设备2将能够获取信号量6之前将其“释放”(通过发送“释放”信号36)。

最大接收寄存器48指定了在一个授权事务中SPI从设备2可接收的最大字节数。若SPI从设备2接收多于其被允许接收的最大字节数(如由最大接收寄存器48所定义的)，则将产生溢出事件50且过量的引入字节将被舍弃。

最大过渡寄存器52指定了在一个授权事务中SPI从设备2可发送的最大字节数。若SPI从设备2被强制发送多于被许可发送的最大字节数(如由最大过渡寄存器52所定义)，则将产生过度读取事件54且过度读取字符56将被时钟输出。

当完成一个授权事务时，量接收缓存器和量发送缓存器58、60被更新。该量发送缓存器60指示在最后事务中有多少字节读取自发送缓冲器24，亦即过度读取字符56不包括在该数量中。相似地，量接收缓存器58指示在最后事务中有多少字节被写入接收缓冲器22内。

图2示出与如图1实施例相关联的一组典型事务的时序图。该时序图示出作为时间函数的事务状态62与信号量状态64。在此例子中，启用了结束获取快捷方式46。该结束获取快捷方式使得CPU能够在结束事件之后即刻从SPI从设备获取信号量。信号量状态64用信号量6当前被指派的当前实体(CPU、SPI从设备)来标记、或未被未指派时标记为“N/A”。

在初始时间100，信号量6在SPI从设备2被启用之后被默认指派至CPU 1。对于初始信号量移交不会产生获取事件。

在后续时间102，芯片选择插脚12变低使得SPI从设备2试图获取信号量6，并启用串行时钟12。当信号量6已经被指派至CPU 1时，SPI从设备2不会在该点设法获取该信号量6，且该事务被忽视66。在串行数据输入16上的所有输入数据70A随后被舍弃，且针对该事务的持续时间默认字符30经由串行数据输出18线被时钟输出。即使在时间104试图进行事务期间当该信号量6被CPU 1释放时，该事务仍继续被忽视66(亦即该事务必须在请求的初始时间被授权)。

在时间106出现竞态条件，其中CPU 1与SPI从设备2皆尝试同时地获取信号量6。在此情形下默认动作为授权CPU 1存取信号量6。此外，默认字符30经由串行输出18被时钟输出并且所有输入数据72A、72B、72C皆被舍弃。

在时间108，SPI从设备2设法获取信号量6，且事务被授权68。因此，在串行数据输入16上的输入数据74A、74B、74C被储存于接收缓冲器22中且在发送缓冲器24内的数据80A、80B、80C被时钟输出于串行数据输出18上。当经授权事务68完成且芯片选择插脚12变高时，SPI从设备2自动地释放信号量6并产生结束事件44。

只要信号量6未被指派，SPI从设备2可先后被授权多个事务。若CPU 1不能够在授权事务间重新配置接收指示器26与发送指示器28，相同的发送数据将会被时钟输出且接收缓冲器22将会被过度写入。为了防止此情形发生，可使用“结束获取快捷方式”46。随着快捷方式46被启用，一旦当前经授权事务完成，信号量6将自动地被移交至CPU 1，提供给CPU 1以更新接收指示器与发送指示器26、28的能力。

若CPU 1在信号量6被指派给SPI从设备2时试图获取它，立即移交将会被拒绝。然而，在该场景下，只要SPI从设备2在当前事务完成之后一释放信号量6，信号量6将会被移交给该CPU 1。在时间110，由于“结束获取快捷方式”46被启用并且CPU 1在事务期间已发送获取信号34，该移交在事务之后立即发生。

图3示出根据本发明另一实施例的电子数据处理设备的框图。此实施例与图1的实施例非常相似而不同之处仅在于可独立地控制发送事务与接收事务。与先前实施例的共同特征由加有相同的附图标记表示并不再描述。

在此实施例中的信号量6’通过分别经由接收机控制线15a和发送控制线15b切换两开关13’、14’的状态来控制对缓冲器22’、24’的存取。

信号量6’将获取接收机信号34a、释放接收机信号36a、获取发射机信号34b及释放发射机信号36b作为输入。若CPU 1’希望接收，其可发送获取接收机信号34a并等待以接收“接收机获取”事件40a。当CPU已更新接收指示器26’时，CPU 1’必须在SPI从设备2’为了接收目的将能够获取信号量6’之前将其“释放”(通过发送释放接收机信号36a)。

相似地，若CPU 1’希望发送，其可发送获取发射机信号34b并等待以接收“发射机获取”事件40b。当CPU已更新发送指示器28’时，CPU 1’必须在SPI从设备2’为了传送目的将能够获取信号量6’之前将其“释放”(通过发送释放发射机信号36b)。

因此将可以看出，在本文中已经描述了能够共享数据缓冲器同时防止数据损坏的电子数据处理设备。尽管已经详细描述了特定的实施例，但在本发明的范围内可以进行许多变化和修改。

Claims (17)

1.一种电子数据处理设备，包括：

中央处理单元；

用以接收输入数据的接收缓冲器，其中所述中央处理单元被设置为自动地读取被写入所述接收缓冲器的数据；以及

串行外围接口从设备，所述串行外围接口从设备包括：

串行接口，所述串行接口包括用于输入数据的连接及用于输出数据的连接；

硬件信号量，所述硬件信号量控制对所述接收缓冲器的存取，并且能够被所述中央处理单元或所述串行外围接口从设备获取；

其中所述设备被设置成使得当所述中央处理单元已经获取所述硬件信号量时，所述串行外围接口从设备被配置成然后通过从用于输出数据的连接发送拒绝消息以响应于输入数据以及防止输入数据被放置于所述接收缓冲器中。

2.根据权利要求1所述的设备，其中所述串行外围接口从设备被设置成使得所述拒绝消息被发送至主设备。

3.根据权利要求1或2所述的设备，其中所述串行接口是串行外围接口（SPI）总线。

4.根据权利要求1或2所述的设备，其中所述接收缓冲器包括移位寄存器。

5.根据权利要求1或2所述的设备，其中所述设备包括最大接收限制。

6.根据权利要求5所述的设备，其中所述设备被设置成如果所接收数据的量超过所述最大接收限制则产生溢出事件。

7.根据权利要求1或2所述的设备，其中所述设备包括接收计数器。

8.根据权利要求1或2所述的设备，其中所述设备包括用于发送数据的发送缓冲器。

9.根据权利要求8所述的设备，其中所述接收缓冲器与发送缓冲器不同。

10.根据权利要求9所述的设备，其中所述设备包括最大发送限制。

11.根据权利要求10所述的设备，其中所述设备被设置成在所述设备被强制发送多于所述最大发送限制的数据时产生过度读取事件。

12.根据权利要求11所述的设备，其中所述设备被设置成随着所述过度读取事件发送过度读取字符。

13.根据权利要求9所述的设备，其中所述设备包括发送计数器。

14.根据权利要求1或9所述的设备，其中所述串行接口被设置成产生接收缓冲器满标记。

15.根据权利要求1或9所述的设备，其中所述串行接口包括多个用于输入数据的连接。

16.根据权利要求1或9所述的设备，其中所述串行接口包括多个用于输出数据的连接。

17.根据权利要求1或2所述的设备，其中所述串行外围接口从设备被设置成通过从用于输出数据的连接时钟输出默认字符来发送所述拒绝消息。

Images