CN105468548B - 串行外围接口的通信 - Google Patents

串行外围接口的通信 Download PDF

Info

Publication number
CN105468548B
CN105468548B CN201510621144.3A CN201510621144A CN105468548B CN 105468548 B CN105468548 B CN 105468548B CN 201510621144 A CN201510621144 A CN 201510621144A CN 105468548 B CN105468548 B CN 105468548B
Authority
CN
China
Prior art keywords
slave
state
select line
line
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510621144.3A
Other languages
English (en)
Other versions
CN105468548A (zh
Inventor
O·尚蕾
N·莫金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ai Demiyafaguo
Original Assignee
Oberthur Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oberthur Technologies SA filed Critical Oberthur Technologies SA
Publication of CN105468548A publication Critical patent/CN105468548A/zh
Application granted granted Critical
Publication of CN105468548B publication Critical patent/CN105468548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24—Interrupt
    • G06F2213/2418—Signal interruptions by means of a message

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及串行外围接口。串行外围接口(20)连接主设备(10)和至少一个从设备(1‑3)。串行外围接口(20)包括从选择线(25)。从设备(1)可以通过将从选择线(25)的状态从指示非激活状态的第一状态改变为指示激活状态的第二状态来向主设备(10)发信号表示中断请求。从选择线(25)可以与从设备(1)的输入/输出级(52)连接，该输入/输出级：如果主设备(10)或从设备(1)不改变从选择线(25)的状态，则允许从选择线(25)保持在第一状态；以及如果主设备(10)或从设备(1)想要改变从选择线(25)的状态，则允许从选择线(25)改变为第二状态。

Description

串行外围接口的通信
技术领域
本发明涉及使用串行外围接口的通信。
背景技术
串行外围接口(SPI)是一种串行数据链路，其允许主设备与一个或多个从设备之间的通信。
串行外围接口包括四条线：串行时钟(SCLK)、主出从入(MOSI)、主入从出(MISO)以及从选择(SS)。线SCLK、MOSI和MISO连接在主设备和所有从设备之间。每个从设备有一条专用SS线。主设备使用SS线来向从设备发信号表示该从设备当前被选择用于通信。
主设备可各个地轮询从设备以确定这些从设备是否有数据要发送。另一方法是在从设备和主设备之间提供另外的线。该另外的线可用于自从设备向主设备发信号表示中断请求。该方法的缺点是它需要另外的线以及在需要主设备处的另外的输入/输出处理。
发明内容
本发明的一个方面提供一种使用串行外围接口在从设备和主设备之间通信的方法，所述串行外围接口包括从选择线，所述方法包括：在从设备处，通过将从选择线的状态从指示非激活状态的第一状态改变为指示激活状态的第二状态而向主设备发信号表示中断请求。
发信号可进一步包括使从选择线返回第一状态。
所述方法可进一步包括等待主设备使从选择线进入第二状态；并且自从设备经由串行外围接口的数据线发送数据。
从选择线可与从设备的输入/输出级连接，从设备的输入/输出级：允许从选择线保持在第一状态，如果主设备或从设备不改变从选择线的状态；允许从选择线改变为第二状态，如果主设备或从设备想要改变从选择线的状态。
输入/输出级可允许从选择线保持在第二状态，如果主设备或从设备想要将从选择线的状态维持在第二状态。
优选地，有单个从设备，其是嵌入式的或可移动的安全部件，与主设备一起位于同一个诸如移动电话的移动设备中。
根据另一个优选的特征，主设备和从设备之间的通信通过遵循ISO78/16-4标准的应用协议数据单元进行。
本发明的另一个方面提供一种使用串行外围接口在从设备和主设备之间通信的方法，所述串行外围接口包括每个从设备一个的从选择线，所述方法包括：在主设备处，通过检测何时从设备将从选择线从指示非激活状态的第一状态改变为指示激活状态的第二状态来确定何时从设备已请求中断。
该方法还可包括，响应于确定从设备已请求中断：通过使从选择线进入第二状态而选择从设备；以及经由串行外围接口的数据线自从设备检索数据。
可以有多个从设备，每个从设备通过各自的从选择线与主设备连接，该方法可包括监视多个从设备的从选择线。
该方法还可包括：接收来自多个从设备的中断请求；以及对中断请求进行优先级排序。
从选择线可以与从设备的输入/输出级连接，从设备的输入/输出级：允许从选择线保持在第一状态，如果主设备或从设备不改变从选择线的状态；允许从选择线改变为第二状态，如果主设备或从设备想要改变从选择线的状态。
输入/输出级还可允许从选择线保持在第二状态，如果主设备或从设备想要将从选择线的状态维持在第二状态。
输入/输出级可以是通用输入输出模块。
第一状态可以是高的状态，第二状态可以是低的状态。
串行外围接口还可以包括时钟线、主出从入数据线以及主入从出数据线。
本发明的另一方面在从设备处提供装置，从设备包括与主设备通信的串行外围接口，所述串行外围接口包括从选择线，其中，所述装置被配置为通过将从选择线的状态从指示非激活状态的第一状态改变为指示激活状态的第二状态来向主设备发信号表示中断请求。
本发明的另一方面在主设备处提供装置，主设备包括与从设备通信的串行外围接口，所述串行外围接口包括每个从设备一个的从选择线，其中所述装置被配置为通过检测何时从设备已使得从选择线从指示非激活状态的第一状态改变为指示激活状态的第二状态来确定何时从设备已请求中断。
从设备和主设备处的串行外围接口可包括输入/输出级，该输入/输出级被配置为：允许从选择线保持在第一状态，如果主设备或从设备不改变从选择线的状态；允许从选择线改变为第二状态，如果主设备或从设备想要改变从选择线的状态。
输入/输出级可包括通用输入输出模块。
输入/输出级可包括具有上拉电阻器的开集(open collector)或开漏(opendrain)级。
这里描述的功能性可用硬件、处理装置所执行的软件、或者通过硬件和软件的组合来实现。
所述处理装置可以包括计算机、处理器、状态机、逻辑阵列或任何其它合适的处理装置。所述处理装置可以是通用处理器，其执行软件来使得该通用处理器执行所需任务，或者所述处理装置可以专用于执行所需功能。本发明的另一方面提供机器可读指令(软件)，其在被处理器执行时执行所描述或要求保护的方法中的任一个。机器可读指令可以存储在电子存储设备、硬盘、光盘、或其它机器可读存储介质上。机器可读介质可以是非暂态机器可读介质。术语“非暂态机器可读介质”包括除了暂态传播信号之外的所有机器可读介质。机器可读指令可以经由网络连接下载到存储介质。
至少一个实施例的优点是从设备在需要通信时可以向主设备发信号表示中断请求。这可以避免在普通方式中从设备需要一直等到下一次被轮询到，由此可以减少设备之间的通信延迟。
至少一个实施例的优点是从设备可以向主设备发信号表示中断请求，而在从设备和主设备之间无需另外的线。
附图说明
将参考附图仅以示例方式描述本发明的实施例，在所述附图中：
图1示意性地地示出了通过SPI连接的主设备和多个从设备；
图2示出了在主设备和从设备之间通过SPI发信号的例子；
图3示出了设备处的装置的例子。
具体实施方式
图1示意性地地示出了包括主设备10和三个从设备1、2、3的系统。设备1、2、3、10通过串行外围接口(SPI)20连接。SPI 20包括在设备1、2、3、10中的每一个设备处的接口28、29以支持设备之间的线21和该接口携带信号。线21可以是设备1、2、3、10之间的导电迹线(conductive track)。SPI包括：串行时钟(SCLK)线22、主出从入(MOSI)线23、以及主入从出(MISO)线24。SCLK、MOSI、以及MISO线连接在主设备10和所有的从设备1-3之间。SPI还包括每个从设备一个的从选择(SS)线。从设备1的是第一SS线25，从设备2的是第二SS线26，从设备3的是第三SS线27。从选择线的另一个名字是芯片选择线。每个设备处的接口28、29可包括物理连接到SPI的线21的电路。接口28、29可包括驱动SPI的线21的电路。接口28、29可包括读取SPI的一条或多条线21的电路。为了清楚起见，在本说明书中，SPI的每条线根据它携带的信号来描述。例如，串行时钟线22携带串行时钟信号。SPI可在相同或不同电路板上的集成电路(芯片)之间使用。从设备的例子包括外围设备和智能卡。作为一个例子，从设备可以是嵌入在诸如移动电话的移动设备中的安全芯片，向主处理器提供支付或认证服务。在该情况下，可以有SPI主设备，典型地是移动电话应用处理器的一部分，通过SPI链路与由固定或可移动的安全部件构成的单个从设备连接。在该布置中，应用协议数据单元(APDU)优选地遵循ISO7816第四部分的标准。
将更详细地描述SPI的线21。SCLK线22携带串行时钟(SCLK)信号，并且使得能够同步通信。MOSI线23携带沿从主设备10向从设备方向的数据信号。该数据与SCLK同步。MISO线24携带由从设备向主设备发送的数据。该数据与SCLK同步。SS线25-27允许对从设备1-3中的一个的选择。如果一个从设备没有被选择，则该从设备忽视在MISO线24上发送的数据。
特定的从设备通过将该从设备的SS信号/线从第一(非激活)状态改变为第二(激活)状态被选择。典型地，第一(非激活)状态为“高”，第二(激活)状态为“低”。然后，数据沿一个或两个方向被发送。数据可以从主设备10经由MOSI线23向从设备1-3中的一个发送。数据可以自从设备1-3中的一个经由MISO线24向主设备10发送。一次仅选择从设备1-3中的一个。
主设备10可以根据轮询顺序来轮询各个从设备1-3。轮询顺序可以是依次序轮询从设备1、2、3，或者是按照其它的某个轮询顺序。
除了常规上使用SS线来发信号表示哪个从设备当前被选中之外，还可以是从设备使用该从设备的专用SS线向主设备发送中断请求(IRQ)。可以在任何时间发送中断请求。例如，中断请求可以在从设备1的普通轮询和从设备1的下一次轮询时间之间的时间发送。这样，SS线25-27用于主设备和从设备之间的双向通信。这与SPI的常规操作相反，在该常规操作中，SS线以单向方式完全被主设备控制(主到从)。
图2示出了经由SPI20在主设备10和从设备1之间发信号的例子。图2仅示出了主设备10和从设备1之间的SS线25。没有示出其它SS线26、27。在时刻t1，通过将SS线25从高状态改变为低状态，主设备10向从设备1发起数据传送。这向从设备1通知它已经被选中用于通信，并且它可以侦听MOSI线23。在时刻t2，主设备10开始向从设备1发送数据。数据与线SCLK22上的时钟信号同步地被发送。数据传送在时刻t3结束，在时刻t4，主设备将SS线25从低状态改变为高状态，以结束与从设备1的通信。在时刻t5，通过将SS线25从高状态改变为低状态，从设备1向主设备10发信号表示中断请求。在时刻t6，从设备1使SS线25从低状态返回高状态。中断请求被主设备10接收。在时刻t7，主设备10将SS线25从高状态改变为低状态。这向从设备1通知它已经被选中用于通信，并且它可以使用MISO线24。在时刻t8，从设备1开始向主设备10发送数据。数据与线SCLK22上的时钟信号同步地被发送。数据传送在时刻t9结束，在时刻t10，主设备将SS线25从低状态改变为高状态，以结束与从设备1的通信。
中断请求可以在SS线上的信号的边缘被检测。即，主设备10可以检测从高状态到低状态的转换。在该情况下，低状态的持续时间(t5-t6)可以是非常短的时间段，例如几纳秒。可替代地，主设备10可以检测状态本身(即，低状态或高状态)而不是状态之间的转换。注意，为了清楚起见，对于线性刻度，图2的时间线不是必要的。
在图2的示例性的交换中，从设备1在发信号表示中断请求(在时刻t5)之后很快被选中(在时刻t7)。主设备可以具有用于处理中断请求的策略。例如，当主设备10接收到中断请求时，它可以等待直到完成与当前选择的从设备的通信、然后选择发送该中断请求的从设备，或者它可以放弃与当前选择的从设备的通信、然后立即选择发送该中断请求的从设备。从设备可以发信号表示有重要信息，例如警告情形的提示，并且它可以对于主设备尽快接收该提示是有用的。如果主设备10从多个从设备接收到中断请求，则它可以按照接收的顺序、按照分配给这些从设备的优先级的顺序、按照优先级与接收顺序的组合、或者按照某种/某些其它准则来服务这些请求。
上面描述的操作可以要求主设备10或从设备1-3可以改变SS线的状态。从设备可以改变SS线的状态以发信号表示中断请求。主设备可以改变SS线的状态以发信号表示从设备选中。SS线的非激活状态是高状态(逻辑“1”)，SS线的激活状态是低状态(逻辑“0”)。该功能性可以总结为：
-如果主设备或从设备不想要激活SS线，则SS线保持在高状态；
-如果主设备或从设备之一想要激活SS线，则SS线可以改变为低状态。
另外，如果主设备和从设备都想要激活SS线，SS线可以保持在低状态。
SS线可以由主设备按照与常规SPI的方式相同的方式控制。一旦主设备10有数据要发送，它就可以使SS线成为低(激活)状态。当从设备有数据要发送时，它可以使SS线足够长时间地低，以向主设备发信号表示中断请求。然后，主设备可以激活SPI交换以自从设备检索数据。
如果主设备和从设备一起将SS线改变为低状态，则这意味着主设备有数据要发送到从设备。因为SPI是具有MOSI线23和MISO线24的全双工链路，所以从设备可以在它被选中的时段期间向主设备发送数据。在主设备和从设备都激活SS线的该情况下，主设备将看不到中断请求，因为SS线已经是低了。然而，因为从设备已经被选中，因此它可以经由MISO线24发送数据到主设备10。
图3示出了设备处的装置50的例子。装置50可以在主设备10或从设备1-3中的一个处使用。装置50包括处理器(CPU)60和用于与SPI20的线连接的输入/输出级51。在本例子中，输入/输出级51包括通用输入/输出(GPIO)模块52。详细示出了一个GPIO52。GPIO是出现在大部分微控制器芯片中的硬件模块，其使得微控制器能够控制芯片外部的电信号。GPIO52可以将线上的信号驱动至高状态(逻辑“1”)或低状态(逻辑“0”)。此外，GPIO可进入高阻抗状态并且读取该线上的信号的值(状态)。这允许该装置确定与该线25连接的另一设备是否已改变该线的状态。简化的GPIO包括输出缓冲器53，其可驱动与接口的该线连接的信号。输出缓冲器53可以被另一信号(oe指输出使能)控制，该另一信号可确定缓冲器53是否可驱动该信号(写模式)或者缓冲器53是否处于高阻抗状态(读模式)。输入缓冲器54读取出现在线25上的值。寄存器56存储用于控制信号oe1的值。寄存器57存储用于施加到输出缓冲器53的值。寄存器58存储从输入缓冲器54读取的值。寄存器56、57、58可被CPU60访问，提供对GPIO的全面控制。
主设备10处的装置50还包括硬件逻辑55，硬件逻辑55可向CPU60通知何时SS线被从设备改变为激活状态。在本例子中，该逻辑包括与门，该与门接收输入IRQ_mask与来自输入缓冲器54的代表SS线的输入。当来自输入缓冲器的该输入等于IRQ_mask时，门55的IRQ输出59升高。IRQ_mask代表发信号表示IRQ所需的输出缓冲器的逻辑值，可以是逻辑“0”。中断请求(IRQ)59根据GPIO52的输入缓冲器54的状态而输出到CPU60。虽然图3示出的是硬件逻辑55执行在从设备将SS线改变为激活状态时状态变化的检测，但是应当理解，该功能性可用其它方式实现。例如，寄存器3(58)的输出可被CPU60读取并且CPU中的逻辑可以通过检测何时从寄存器3读取的信号改变为逻辑“0”来检测何时从设备将SS线改变为激活状态。这是由CPU执行的一种轮询方法。与图3中所示的那样使用将中断信号输入交付到CPU的逻辑相比，轮询会需要CPU的处理资源。
如上所述，输入/输出级51的功能性被配置为：
-如果主设备或从设备中的任一个都不想要激活SS线，则允
许SS线保持在非激活(高)状态；
-如果主设备或从设备之一想要激活SS线，则SS线可以改变为激活(低)状态。
另外，如果主设备和从设备都想要激活SS线，SS线可以保持在激活(低)状态。
对于主设备和从设备而言，实现该功能性的一种方式是用开漏(或开极)输出和上拉电阻器来控制SS线。图3的边框示意性地示出了应用于GPIO模块52的该类型的输出的一个例子。GPIO模块52可具有图3的主要部分中示出的部件。上拉电阻器72连接在SS线25与供应线71之间。如果该设备不想激活SS线25，则该线保持经由上拉电阻器72与供应线71连接，由此确保向与SS线25连接的其它设备发信号表示明确的逻辑状态。如果与SS线25连接的该设备或另一设备想要激活SS线25，则可使得SS线25进入激活(低)状态。上拉电阻器72防止对地短路。
图3所示的装置50可以用在主设备10处或从设备1-3处。在图3所示的装置50用在主设备10的情况下，图3所示的其它GPIO可与其它SS线26、27连接。
处理器60可以是微处理器，其它任何合适类型的用于执行指令来控制设备的操作的处理器。处理器可执行的指令62可以使用任何计算机可读介质，例如存储器61来提供。存储器61可以随处理器60放置，或者通信地耦接到处理器60。处理器可执行指令62可包括用于使用SPI链路与一个或多个从设备通信的指令。处理器可执行指令62可包括用于实现所描述的方法中的任一个的功能性的指令。例如，当在主设备10处实现时，指令62可以使得处理器60确定从设备何时将SS线改变为激活状态。当在从设备1-3处实现时，指令62可以使得处理器60通过将从选择线25的状态从指示非激活状态的第一状态改变为指示激活状态的第二状态而向主设备10发信号表示中断请求。存储器61可以是任何合适的类型，诸如只读存储器(ROM)，随机存取存储器(RAM)，任何类型的存储设备，诸如磁或光学存储设备。
在上面的描述中，SS线的非激活状态是高状态(逻辑“1”)，SS线的激活状态是低状态(逻辑“0”)。这对于SPI是典型的约定。可以使用不同的约定，即，SS线的非激活状态是低状态(逻辑“0”)，SS线的激活状态是高状态(逻辑“1”)，假定所有的设备遵循该约定。
对于本领域技术人员而言，会想到所公开的发明的变型或其它实施例具有上面的描述和相关附图中呈现的教导的好处。因此，应当理解，本发明不限于所公开的具体实施例，变型和其它实施例意在包含在本公开的范围内。虽然在本文可能使用了具体的术语，但是这些术语是在广义和描述性的意义上使用的，不是为了限制的目的。

Claims (20)

1.一种使用串行外围接口(20)在从设备(1)和主设备(10)之间通信的方法，所述串行外围接口(20)包括从选择线(25)，所述方法包括在从设备(1)处：
通过所述从设备(1)通过将从选择线(25)的状态从指示非激活状态的第一状态改变为指示激活状态的第二状态而向主设备(10)发信号表示中断请求。
2.根据权利要求1所述的方法，其中发信号进一步包括使从选择线(25)返回第一状态。
3.根据权利要求1或2所述的方法，进一步包括：
等待主设备(10)使从选择线(25)进入第二状态；以及
自从设备(1)经由串行外围接口(20)的数据线发送数据。
4.根据权利要求1或2所述的方法，其中，从选择线(25)与从设备(1)的输入/输出级(52)连接，从设备的该输入/输出级：
如果主设备(10)或从设备(1)不改变从选择线(25)的状态，则允许从选择线(25)保持在第一状态；
如果主设备(10)或从设备(1)想要改变从选择线(25)的状态，则允许从选择线(25)改变为第二状态。
5.根据权利要求1或2所述的方法，其中，有单个从设备，其是嵌入式的安全部件，与主设备一起位于同一个移动设备中。
6.根据权利要求1或2所述的方法，其中，主设备和从设备之间的通信通过遵循ISO 78/16-4标准的应用协议数据单元来进行。
7.根据权利要求4所述的方法，其中，该输入/输出级是通用输入输出模块。
8.根据权利要求1或2所述的方法，其中，第一状态是高的状态，并且第二状态是低的状态。
9.根据权利要求1或2所述的方法，其中，串行外围接口(20)还包括时钟线(22)、主出从入数据线(23)以及主入从出数据线(24)。
10.一种使用串行外围接口(20)在从设备(1)和主设备(10)之间通信的方法，所述串行外围接口(20)包括每个从设备一个的从选择线(25)，所述方法包括在主设备(10)处：
通过检测何时从设备(1)将从选择线(25)从指示非激活状态的第一状态改变为指示激活状态的第二状态来确定何时从设备(1)已请求中断。
11.根据权利要求10所述的方法，还包括，响应于确定从设备(1)已请求中断：
通过使从选择线(25)进入第二状态而选择从设备(1)；以及
经由串行外围接口(20)的数据线自从设备(1)检索数据。
12.根据权利要求10或11所述的方法，其中，有多个从设备(1-3)，每个从设备通过各自的从选择线(25-27)与主设备(10)连接，并且该方法包括监视多个从设备(1-3)的从选择线(25-27)。
13.根据权利要求10或11所述的方法，其中，从选择线(25)与主设备(10)处的输入/输出级(52)连接，主设备处的该输入/输出级(52)：
如果主设备(10)或从设备(1)不改变从选择线(25)的状态，则允许从选择线(25)保持在第一状态；以及
如果主设备(10)或从设备(1)想要改变从选择线(25)的状态，则允许从选择线(25)改变为第二状态。
14.根据权利要求13所述的方法，其中，该输入/输出级是通用输入输出模块。
15.根据权利要求10或11所述的方法，其中，第一状态是高的状态，并且第二状态是低的状态。
16.根据权利要求10或11所述的方法，其中，串行外围接口(20)还包括时钟线(22)、主出从入数据线(23)以及主入从出数据线(24)。
17.一种在从设备(1)处的装置，所述装置包括：
与主设备(10)通信的串行外围接口(29)，所述串行外围接口(20)包括从选择线(25)；
其中，所述装置被配置为通过所述装置通过将从选择线(25)的状态从指示非激活状态的第一状态改变为指示激活状态的第二状态来向主设备(10)发信号表示中断请求。
18.根据权利要求17所述的装置，其中，所述串行外围接口(29)包括输入/输出级(52)，该输入/输出级(52)被配置为：
如果主设备(10)或从设备(1)不改变从选择线(25)的状态，则允许从选择线(25)保持在第一状态；以及
如果主设备(10)或从设备(1)想要改变从选择线(25)的状态，则允许从选择线(25)改变为第二状态。
19.一种在主设备(10)处的装置，所述装置包括：
与从设备(1)通信的串行外围接口(28)，所述串行外围接口(28)包括每个从设备一个的从选择线(25)；
其中，所述装置被配置为通过检测何时从设备(1)已使得从选择线(25)从指示非激活状态的第一状态改变为指示激活状态的第二状态来确定何时从设备(1)已请求中断。
20.根据权利要求19所述的装置，其中，所述串行外围接口(28)包括输入/输出级(52)，该输入/输出级(52)被配置为：
如果主设备(10)或从设备(1)不改变从选择线(25)的状态，则允许从选择线(25)保持在第一状态；以及
如果主设备(10)或从设备(1)想要改变从选择线(25)的状态，则允许从选择线(25)改变为第二状态。
CN201510621144.3A 2014-09-26 2015-09-25 串行外围接口的通信 Active CN105468548B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP14306489.7 2014-09-26
EP14306489.7A EP3001323B1 (en) 2014-09-26 2014-09-26 Serial peripheral interface

Publications (2)

Publication Number Publication Date
CN105468548A CN105468548A (zh) 2016-04-06
CN105468548B true CN105468548B (zh) 2020-11-03

Family

ID=51690987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510621144.3A Active CN105468548B (zh) 2014-09-26 2015-09-25 串行外围接口的通信

Country Status (5)

Country Link
EP (1) EP3001323B1 (zh)
KR (1) KR102416283B1 (zh)
CN (1) CN105468548B (zh)
ES (1) ES2643437T3 (zh)
PL (1) PL3001323T3 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10019306B2 (en) * 2016-04-27 2018-07-10 Western Digital Technologies, Inc. Collision detection for slave storage devices
CN107346294B (zh) * 2016-05-04 2020-11-20 上海商米科技集团股份有限公司 基于spi协议的数据流控系统及方法
FR3068797B1 (fr) * 2017-07-04 2019-07-19 STMicroelectronics (Grand Ouest) SAS Procede de communication entre un dispositif maitre et n dispositifs esclaves connectes sur un bus de donnees synchrone du type spi et dispositif correspondant
KR102428450B1 (ko) * 2017-12-21 2022-08-01 삼성전자주식회사 호스트 컨트롤러, 보안 요소 및 직렬 주변기기 인터페이스 통신 시스템
CN113220610B (zh) * 2020-01-21 2024-04-09 华为技术有限公司 通信系统和spi接口的通信方法及装置
EP4033370B1 (en) * 2021-01-22 2023-11-15 Aptiv Technologies Limited Communications system and method of operating the same
US11928065B2 (en) 2021-02-25 2024-03-12 Stmicroelectronics S.R.L. Digital interrupt management system with bidirectional selection lines
CN113407478B (zh) * 2021-08-23 2021-11-30 上海泰矽微电子有限公司 一种实现spi从设备主动申请传输的方法
CN115580507A (zh) * 2022-12-09 2023-01-06 北京紫光青藤微系统有限公司 一种通信总线结构及通信方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303227A (en) * 1992-08-03 1994-04-12 Motorola, Inc. Method and apparatus for enhanced modes in SPI communication
CN1637256A (zh) * 2004-01-07 2005-07-13 株式会社日立制作所 数据通信装置及使用该装置的控制器
CN101582823A (zh) * 2008-05-13 2009-11-18 深圳迈瑞生物医疗电子股份有限公司 基于spi总线的通讯方法、通讯系统和通讯路由装置
EP2141607A1 (en) * 2008-06-30 2010-01-06 Thomson Telecom Belgium Method for transferring or erasing data in a master-slave environment

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7769932B2 (en) * 2005-09-09 2010-08-03 Honeywell International, Inc. Bitwise arbitration on a serial bus using arbitrarily selected nodes for bit synchronization
CN101436170A (zh) * 2007-11-12 2009-05-20 鸿富锦精密工业（深圳）有限公司 Spi设备通信电路
CN103744825A (zh) * 2013-12-31 2014-04-23 北京中宇新泰科技发展有限公司 一种扩展兼容spi接口双向实时通讯方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303227A (en) * 1992-08-03 1994-04-12 Motorola, Inc. Method and apparatus for enhanced modes in SPI communication
CN1637256A (zh) * 2004-01-07 2005-07-13 株式会社日立制作所 数据通信装置及使用该装置的控制器
CN101582823A (zh) * 2008-05-13 2009-11-18 深圳迈瑞生物医疗电子股份有限公司 基于spi总线的通讯方法、通讯系统和通讯路由装置
EP2141607A1 (en) * 2008-06-30 2010-01-06 Thomson Telecom Belgium Method for transferring or erasing data in a master-slave environment

Also Published As

Publication number Publication date
PL3001323T3 (pl) 2018-01-31
EP3001323A1 (en) 2016-03-30
ES2643437T3 (es) 2017-11-22
KR102416283B1 (ko) 2022-07-01
CN105468548A (zh) 2016-04-06
KR20160037114A (ko) 2016-04-05
EP3001323B1 (en) 2017-07-12

Similar Documents

Publication Publication Date Title
CN105468548B (zh) 串行外围接口的通信
US8042743B2 (en) IC card comprising a main device and an additional device
KR100833176B1 (ko) 착탈가능 전자회로 카드들의 모듈들간의 효율적 접속
US20110149116A1 (en) Imaging device and method for sharing memory among chips
US8307143B2 (en) Interface card system
CN110008151B (zh) 电子设备、数据传输装置和数据传输方法
US8335883B2 (en) Data processing device and data processing system
US10078568B1 (en) Debugging a computing device
CN102073611B (zh) 一种i2c总线控制系统及方法
CN104021101A (zh) 基于lpc1768平台的usb接口系统及实现方法
US10127172B2 (en) Single SDIO interface with multiple SDIO units
CN107851076B (zh) 用于控制存储器访问的装置、系统及方法
US8897705B2 (en) Data transmitting system and data transmitting method
US10095643B2 (en) Direct memory access control device for at least one computing unit having a working memory
WO2010103987A1 (ja) データ伝送システムおよびそのデータ読出し方法
CN109582634B (zh) 总线系统
US7457904B2 (en) Methods and systems for a reference clock
KR101260313B1 (ko) 전자장치 및 그 데이터 송수신방법과, 슬레이브 장치 및복수의 장치 간의 통신방법
US10185684B2 (en) System interconnect and operating method of system interconnect
CN114328350A (zh) 一种基于axi总线的通讯方法、装置以及介质
WO2014036725A1 (zh) 一种配置pcie端口的方法、装置和设备
EP2800003B1 (en) Method and device for realizing end-to-end hardware message passing
CN103365811A (zh) 电子装置和主机确定方法
US20240004806A1 (en) Advanced initialization bus (aib)
CN114595188A (zh) 片上系统和事务处理

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Cologne, France

Patentee after: Ai Demiyafaguo

Address before: Cologne, France

Patentee before: OBERTHUR TECHNOLOGIES

CP01 Change in the name or title of a patent holder