CN115580507A - 一种通信总线结构及通信方法 - Google Patents

一种通信总线结构及通信方法 Download PDF

Info

Publication number
CN115580507A
CN115580507A CN202211576540.5A CN202211576540A CN115580507A CN 115580507 A CN115580507 A CN 115580507A CN 202211576540 A CN202211576540 A CN 202211576540A CN 115580507 A CN115580507 A CN 115580507A
Authority
CN
China
Prior art keywords
interface
slave
chip selection
master device
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211576540.5A
Other languages
English (en)
Inventor
黄金煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Unigroup Tsingteng Microsystems Co Ltd
Original Assignee
Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Unigroup Tsingteng Microsystems Co Ltd filed Critical Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority to CN202211576540.5A priority Critical patent/CN115580507A/zh
Publication of CN115580507A publication Critical patent/CN115580507A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请公开了一种通信总线结构及通信方法，所述通信总线结构包括主设备和至少一个从设备；所述主设备包括第一输入接口、第一输出接口、时钟信号输出接口以及第一片选接口；所述从设备包括第二输出接口、第二输入接口、时钟信号输入接口以及第二片选接口；所述第一输入接口与所述第二输出接口相连，所述第一输出接口与所述第二输入接口相连，所述时钟信号输出接口与所述时钟信号输入接口相连，以及所述第一片选接口与所述第二片选接口相连；其中，所述第一片选接口和所述第二片选接口为开漏输出。由于所述第二片选接口为开漏输出，从设备可通过对第二片选接口的信息输出的控制，可使主设备与从设备建立通信窗口，从而可由所述从设备给所述主设备发送数据。

Description

一种通信总线结构及通信方法
技术领域
本申请属于通信的技术领域，特别涉及一种通信总线结构及通信方法。
背景技术
SPI（串行外设接口,Serial PeripheralInterface）是一种高速的，全双工，同步的通信总线。总线结构包括一主设备（Master）和一从设备（Slave）、及一主设备和多个从设备的结构，一主设备和多个从设备结构包括常规模式及菊花链模式。主设备选择一个从设备进行同步通信，从而完成数据的交换。
然而，现有技术中，时钟信号线的SCLK（时钟信号，Serial Clock）只能由主设备控制，从设备不能控制，当没有时钟跳变时，从设备不采集或传送数据，从设备只能被动等待被主设备选中，选中后才能进行数据交换。
发明内容
为了解决所述现有技术的不足，本申请提供了一种通信总线结构，用于解决上述存在的问题。
本申请通过如下技术实现：
第一方面，本申请提供一种通信总线结构，其特征在于，包括主设备和至少一个从设备；
所述主设备包括第一输入接口、第一输出接口、时钟信号输出接口以及第一片选接口；
所述从设备包括第二输出接口、第二输入接口、时钟信号输入接口以及第二片选接口；
所述第一输入接口与所述第二输出接口相连，所述第一输出接口与所述第二输入接口相连，所述时钟信号输出接口与所述时钟信号输入接口相连，以及所述第一片选接口与所述第二片选接口相连；
其中，所述第一片选接口和所述第二片选接口为开漏输出。
可选地，所述主设备设有第一三极管，所述主设备的时钟源连接所述第一三极管的第一基极，所述第一三极管的第一发射极接地，以及所述第一三极管的第一极电极连接第一上拉电阻，且连接第一输出，所述第一输出还连接第一片选接口；所述从设备设有第二三极管，所述从设备的时钟源连接所述第二三极管的第二基极，所述第二三极管的第二发射极接地，以及所述第二三极管的第二极电极连接第二上拉电阻，且连接第二输出，所述第二输出还连接第二片选接口。
可选地，所述通信总线结构包括主设备和多个从设备。
可选地，所述主设备的所述第一输入接口分别连接多个所述从设备的所述第二输出接口；
所述主设备的所述第一输出接口分别连接多个所述从设备的所述第二输入接口；
所述主设备的所述时钟信号输出接口分别连接多个所述从设备的所述时钟信号输入接口；
以及，所述主设备设有多个所述第一片选接口，所述第一片选接口的数量大于或等于所述从设备的数量，多个所述第一片选接口与多个所述从设备的所述第二片选接口一一对应相连。
可选地，多个所述从设备依次排列，所述主设备的所述第一输入接口连接排列第一的所述从设备的第二输出接口；
所述主设备的所述第一输出接口连接排列最后的所述从设备的第一输入接口；
依照排列第一的所述从设备至最后的所述从设备的顺序，相邻两所述从设备中之一者的所述第二输入接口与两者其中之另一者的第二输出接口相连；
所述主设备的所述时钟信号输出接口分别连接多个所述从设备的所述时钟信号输入接口；
所述主设备的所述第一片选接口分别连接多个所述从设备的所述第二片选接口。
可选地，连接所述第一输入接口与所述第二输出接口的第一通信线、连接所述第一输出接口与所述第二输入接口的第二通信线、连接所述时钟信号输出接口与所述时钟信号输入接口的第三通信线均为单向通信线；以及连接所述第一片选接口与所述第二片选接口的第四通信线为双向通信线。
第二方面，本申请提供一种通信方法，所述方法使用第一方面任一所述的通信总线结构进行通信。
第三方面，本申请提供一种通信方法，应用于从设备，所述从设备包括第二片选接口、以及第二输出接口，所述方法包括：
响应于所述从设备需发送数据的指令，从所述第二片选接口输出低电平，低电平持续第一预设时间；
响应于主设备的第一片选接口接收到低电平后发送时钟信号，所述从设备通过所述第二输出接口发送数据给所述主设备，其中，时钟信号持续第二预设时间。
可选地，所述第一预设时间小于所述第二预设时间。
第四方面，本申请提供一种通信方法，应用于主设备，所述主设备包括时钟信号输出接口，所述方法包括：
响应于从设备的第二片选接口发送的低电平，所述主设备建立与所述从设备的通信窗口，通过时钟输出接口给所述从设备发送持续第二预设时间的时钟信号；
响应于所述从设备接受时钟信号后发送数据，所述主设备接收所述数据。
本申请具有以下优点：
本申请提供了一种通信总线结构，所述通信总线结构包括主设备和至少一个从设备；所述主设备包括第一输入接口、第一输出接口、时钟信号输出接口以及第一片选接口；所述从设备包括第二输出接口、第二输入接口、时钟信号输入接口以及第二片选接口；所述第一输入接口与所述第二输出接口相连，所述第一输出接口与所述第二输入接口相连，所述时钟信号输出接口与所述时钟信号输入接口相连，以及所述第一片选接口与所述第二片选接口相连；其中，所述第一片选接口和所述第二片选接口为开漏输出。由于所述第一片选接口和所述第二片选接口为开漏输出，从设备可通过对第二片选接口的信息输出的控制，可使主设备与从设备建立通信窗口，从而可由所述从设备给所述主设备发送数据。
附图说明
为了更清楚地说明本申请实施例或现有的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例中所述通信总线结构的示意图一；
图2为本申请一实施例中主设备和从设备设置有所述开漏输出电路的结构示意图；
图3为本申请一实施例中所述通信总线结构的示意图二；
图4为本申请一实施例中所述通信总线结构的示意图三；
图5为本申请一实施例中所述通信方法的流程图一；
图6为本申请一实施例中由所述从设备触发而建立的通信时序图；
图7为本申请一实施例中所述通信方法的流程图二；
图8为本申请一实施例中所述电子设备的结构示意图。
附图符号说明：1、第一输入接口；2、第一输出接口；3、时钟信号输出接口；4、第一片选接口；5、第二输出接口；6、第二输入接口；7、时钟信号输入接口；8、第二片选接口。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合具体实施例及相应的附图对本申请的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面结合附图，详细地说明本申请非限制性的实施方案。
如附图1，示出了本申请一实施例中所述通信总线结构的示意图，所述通信总线以SS（片选，Slave select）总线为例，所述通信总线结构包括主设备和至少一个从设备；
具体地，所述主设备包括第一输入接口1、第一输出接口2、时钟信号输出接口3以及第一片选接口4；所述从设备包括第二输出接口5、第二输入接口6、时钟信号输入接口7以及第二片选接口8。所述第一输入接口1与所述第二输出接口5相连，即为MISO（主设备数据输入，从设备数据输出；Master Input Slave Output）通信线。所述第一输出接口2与所述第二输入接口6相连，即为MOSI（主设备数据输出，从设备数据输入；Master Output SlaveInput）通信线。所述时钟信号输出接口3与所述时钟信号输入接口7相连，即为SCLK（时钟信号，Serial Clock）通信线。以及所述第一片选接口4与所述第二片选接口8相连，即为SS（片选，Slave select）通信线。
其中，所述第一片选接口7和所述第二片选接口8为开漏输出。从设备可通过对第二片选接口8的信息输出的控制，主设备在第一片选接口7接收到的信号指令时，主设备基于信号指令与从设备建立通信窗口，从而可由所述从设备给所述主设备发送数据。信号指令可以是电平变化。由于开漏输出的输出电平完全由上拉电阻连接的电源电平决定，所以开漏输出可以很方便的调节输出电平。如果主设备和从设备已经建立通信窗口，从设备的第二片选接口8不会再输出信号指令。
在一实施例中，开漏输出结构包括三极管，三极管的基极连接信号输入，三极管的发射极接地，极电极连接上拉电阻R，上拉电阻连接电源电压Vdd，且极电极连接信号输出Vout，如下开漏输出电路的结构大致如此。具体地，如附图2所示，主设备和从设备设置有开漏输出电路的结构示意图。所述主设备设有第一三极管，所述主设备的时钟源连接所述第一三极管的第一基极，所述第一三极管的第一发射极接地，以及所述第一三极管的第一极电极连接第一上拉电阻R1，且连接第一输出Vout1，所述第一输出Vout1还连接第一片选接口7。所述第一上拉电阻连接第一电源电压，第一极电极的电压为第一电源电压供给。所述第一三极管为NPN三极管，当第一基极输入Vin1为高电平时，NPN三极管导通，第一输出Vout1被拉到接地，输出为低电平；当输入为低电平时，NPN三极管闭合，第一输出Vout1相当于开路，输出高电平。
所述从设备设有第二三极管，所述从设备的时钟源连接所述第二三极管的第二基极，所述第二三极管的第二发射极接地，以及所述第二三极管的第二极电极连接第二上拉电阻R2，且连接第二输出Vout2，所述第二输出还连接第二片选接口。所述第二上拉电阻连接第二电源电压，第二极电极的电压为第二电源电压供给。所述第二三极管为NPN三极管，当第二基极输入Vin2为高电平时，NPN三极管导通，第二输出Vout2被拉到接地，输出为低电平；当输入为低电平时，NPN三极管闭合，第二输出Vout2相当于开路，输出高电平。
在一实施例中，所述通信总线结构包括主设备和多个从设备。当多个从设备需要给主设备发送数据时，多个从设备拉低第二片选接口的第二基极的电平输入，即可给主设备发送信号指令。基于信号指令，所述主设备与所述从设备建立通信窗口。主设备以从设备发送信号指令的先后顺序或以从设备的优先级顺序进行通信。如果所述主设备正在与一所述从设备通信，其他从设备发送信号指令后，将等待所述主设备与所述从设备通信完成后，所述主设备再与该发送指令的所述从设备通信。
在一实施例中，如附图3所示，所述从设备包括从设备1、从设备2......从设备N。所述主设备的所述第一输入接口分别连接多个所述从设备的所述第二输出接口；当所述主设备与多个所述从设备中的一个设备建立通信窗口后，所述从设备通过所述第二输出接口给所述主设备发送数据，所述主设备通过第一输入接口接受数据。所述主设备的所述第一输出接口分别连接多个所述从设备的所述第二输入接口，所述主设备通过所述第一输出接口给所述从设备发送数据或指令，所述从设备通过所述第二输入接口接收数据。所述主设备的所述时钟信号输出接口分别连接多个所述从设备的所述时钟信号输入接口，所述主设备通过时钟信号输出接口给所述从设备发送时钟信号，所述从设备通过时钟信号输入接口接收时钟信号。以及，所述主设备设有多个所述第一片选接口，第一片选接口包括第一片选接口SS1、第一片选接口SS2......第一片选接口SSn。所述第一片选接口的数量大于或等于所述从设备的数量，多个所述第一片选接口与多个所述从设备的所述第二片选接口一一对应相连。所述从设备通过第二片选接口给所述主设备发送信号指令或是调整所述第二片选接口的电平变化，所述主设备通过第一片选接口接收到信号指令或是电平变化，基于信号指令或是电平变化，所述主设备与所述从设备建立通信窗口。
在一实施例中，如附图4所示，多个所述从设备依次排列，所述主设备的所述第一输入接口连接排列第一的所述从设备的第二输出接口；所述主设备的所述第一输出接口连接排列最后的所述从设备的第一输入接口；依照排列第一的所述从设备至最后的所述从设备的顺序，相邻两所述从设备中之一者的所述第二输入接口与两者其中之另一者的第二输出接口相连；所述主设备的所述时钟信号输出接口分别连接多个所述从设备的所述时钟信号输入接口；所述主设备的所述第一片选接口分别连接多个所述从设备的所述第二片选接口。在一示例中，所述从设备的数量为N，分别为从设备1、从设备2、从设备3......从设备N。所述主设备的第一输出接口与设备1的第二输入接口连接，设备1的第二输出接口与所述设备2的第二输入接口连接，所述设备2的第二输出接口与设备3的第二输入接口连接......所述设备N的第二输出接口与所述主设备的第一输入接口连接。
在一实施中，连接所述第一输入接口与所述第二输出接口的第一通信线、连接所述第一输出接口与所述第二输入接口的第二通信线、以及连接所述时钟信号输出接口与所述时钟信号输入接口的第三通信线均为单向通信线；以及连接所述第一片选接口与所述第二片选接口的第四通信线为双向通信线。第二通信线和第三通信线的信号传输、数据传输或是电平变化需要由所述主设备发起。第一通信线的信号传输、数据传输或是电平变化需要由所述从设备发起。特别地，所述第四通信线的信号传输、数据传输或是电平变化可以由主设备和从设备发起。
本申请实施例中还提供一种通信方法，所述方法使用如上述实施例中任一所述的通信总线结构进行通信。所述通信总线结构的具体结构参照上述实施方式，由于本通信方法采用了上述所有实施方式的全部技术方案，因此至少具有上述实施方式的技术方案所带来的所有有益效果，在此不再一一赘述。同样地，所述通信方法的具体步骤参照上述实施方式，因此至少具有上述实施方式的技术方案所带来的所有有益效果，再次不再一一赘述。
如附图5所示，本申请实施例中还提供一种通信方法，所述通信方法应用于从设备，所述从设备包括第二片选接口、以及第二输出接口，所述通信设备包括步骤01-步骤02。
步骤01：响应于所述从设备需发送数据的指令，从所述第二片选接口输出低电平，低电平持续第一预设时间；
步骤02：响应于主设备的第一片选接口接收到低电平后发送时钟信号，所述从设备通过所述第二输出接口发送数据给所述主设备，其中，时钟信号持续第二预设时间。
在一实施例中，如附图6所示，为本实施例中由所述从设备触发而建立的通信时序图，在本实施例中，以时钟采样模式为CPHA（时钟相位，Clock Phase）=1，CPOL（时钟极性，Clock Polarity）=1为例。在从设备（Slave）通过所述第二片选接口输出低电平，即从设备输出低电平，此时SS总线的时序图中为低电平，低电平的持续时间为第一预设时间T1。当主设备（Master）完成对低电平脉冲的捕获时，主设备通过时序信号输出接口给所述从设备输出低电平，持续时间为第二预设时间T2，之后就是从设备与主设备建立通信窗口后进行通信。T1和T2之间有一定的时间空隙。在该时间空隙，主设备完成对从设备所发送的低电平的捕获。
若主设备与从设备之间没有通信，而从设备由数据要发送。则由从设备在第二片选接口先拉低SS通信线电平，使低脉冲的持续时间为第一预设时间T1，然后释放；主设备的第一片选接口采集到这个低脉冲后，驱动SS总线，开始建立通讯。主设备驱动SS总线到主设备发送SCLK的时间为第二预设时间T2，需要保证T2时间大于T1时间，防止从设备来不及接收主设备发送的数据。由于主设备与从设备的通信窗口的建立，由从设备在第二片选接口先拉低SS通信线电平，故而SS总线信号有一个T1时间的低电平。
若主设备与从设备连接后，从设备的第二片选接口不会再次拉低SS通信线电平。
若主设备和从设备一起拉低SS通信线的电平，则需要保证第二预设时间T2大于第一预设时间T1，避免从设备来不及接收主设备发送的数据。
若主设备正在与其他从设备正在通信，则该从设备拉低SS通信线的电平并释放后，需等待主设备与其他从设备通信完成后，主设备再与该从设备进行通信。
若多个从设备均拉低SS通信线的电平，则主设备以多个从设备拉低SS通信线的电平的先后顺序或者多个从设备的优先级进行通信。
如附图7所示，本申请实施例中还提供一种通信方法，所述通信方法应用于主设备，所述主设备包括时钟信号输出接口，所述方法包括步骤101和步骤102。
步骤101：响应于从设备的第二片选接口发送的低电平，所述主设备建立与所述从设备的通信窗口，通过时钟输出接口给所述从设备发送持续第二预设时间的时钟信号；
步骤102：响应于所述从设备接受时钟信号后发送数据，所述主设备接收所述数据。
同样地，再参见附图6，为本实施例中由所述从设备触发而建立的通信时序图，在本实施例中，以时钟采样模式为CPHA（时钟相位，Clock Phase）=1，CPOL（时钟极性，ClockPolarity）=1为例。
若主设备与从设备之间没有通信，而从设备由数据要发送。则由从设备在第二片选接口先拉低SS通信线电平，使低脉冲的持续时间为第一预设时间T1，然后释放；主设备的第一片选接口采集到这个低脉冲后，驱动SS总线，开始建立通讯。主设备驱动SS总线到主设备发送SCLK的时间为第二预设时间T2，需要保证T2时间大于T1时间，防止从设备来不及接收主设备发送的数据。由于主设备与从设备的通信窗口的建立，由从设备在第二片选接口先拉低SS通信线电平，故而SS总线信号有一个T1时间的低电平。
若主设备与从设备连接后，从设备的第二片选接口不会再次拉低SS通信线电平。
若主设备和从设备一起拉低SS通信线的电平，则需要保证第二预设时间T2大于第一预设时间T1，避免从设备来不及接收主设备发送的数据。
若主设备正在与其他从设备正在通信，则另一从设备拉低SS通信线的电平并释放后，需等待主设备与其他从设备通信完成后，主设备再与该从设备进行通信。
若多个从设备均拉低SS通信线的电平，则主设备以多个从设备拉低SS通信线的电平的先后顺序或者多个从设备的优先级进行通信。
图8是本申请实施例提供的一种电子设备的结构示意图。在硬件层面，该电子设备包括处理器，可选地还包括内部总线、网络接口、存储器。其中，存储器可能包含内存，例如高速随机存取存储器(Random-Access Memory，RAM)，也可能还包括非易失性存储器（non-volatile memory），例如至少1个磁盘存储器等。当然，该电子设备还可能包括其他业务所需要的硬件。
处理器、网络接口和存储器可以通过内部总线相互连接，该内部总线可以是ISA(Industry Standard Architecture，工业标准体系结构）总线、PCI(PeripheralComponent Interconnect，外设部件互连标准)总线或EISA(Extended Industry StandardArchitecture，扩展工业标准结构）总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图8中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。
存储器，用于存放执行指令。具体地，执行指令即可被执行的计算机程序。存储器可以包括内存和非易失性存储器，并向处理器提供执行指令和数据。
在一种可能实现的方式中，处理器从非易失性存储器中读取对应的执行指令到内存中然后运行，也可从其它设备上获取相应的执行指令，以在逻辑层面上形成通信方法。处理器执行存储器所存放的执行指令，以通过执行的执行指令实现本申请任一实施例中提供的通信方法。
上述如本申请图5和图7任一所示实施例提供的通信方法执行的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器，包括中央处理器（Central Processing Unit，CPU）、网络处理器（Network Processor，NP）等；还可以是数字信号处理器（Digital SignalProcessor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field－Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
本申请实施例还提出了一种可读介质，该可读存储介质存储有执行指令，存储的执行指令被电子设备的处理器执行时，能够使该电子设备执行本申请任一实施例中提供的通信方法，并具体用于执行上述通信方法。
前述各个实施例中所述的电子设备可以为计算机。
本领域内的技术人员应明白，本申请的实施例可提供为方法或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例，或软件和硬件相结合的形式。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种通信总线结构，其特征在于，包括主设备和至少一个从设备；
所述主设备包括第一输入接口、第一输出接口、时钟信号输出接口以及第一片选接口；
所述从设备包括第二输出接口、第二输入接口、时钟信号输入接口以及第二片选接口；
所述第一输入接口与所述第二输出接口相连，所述第一输出接口与所述第二输入接口相连，所述时钟信号输出接口与所述时钟信号输入接口相连，以及所述第一片选接口与所述第二片选接口相连；
其中，所述第一片选接口和所述第二片选接口为开漏输出。
2.根据权利要求1所述的通信总线结构，其特征在于，所述主设备设有第一三极管，所述主设备的时钟源连接所述第一三极管的第一基极，所述第一三极管的第一发射极接地，以及所述第一三极管的第一极电极连接第一上拉电阻，且连接第一输出，所述第一输出还连接第一片选接口；所述从设备设有第二三极管，所述从设备的时钟源连接所述第二三极管的第二基极，所述第二三极管的第二发射极接地，以及所述第二三极管的第二极电极连接第二上拉电阻，且连接第二输出，所述第二输出还连接第二片选接口。
3.根据权利要求1所述的通信总线结构，其特征在于，所述通信总线结构包括主设备和多个从设备。
4.根据权利要求3所述的通信总线结构，其特征在于，所述主设备的所述第一输入接口分别连接多个所述从设备的所述第二输出接口；
所述主设备的所述第一输出接口分别连接多个所述从设备的所述第二输入接口；
所述主设备的所述时钟信号输出接口分别连接多个所述从设备的所述时钟信号输入接口；
以及，所述主设备设有多个所述第一片选接口，所述第一片选接口的数量大于或等于所述从设备的数量，多个所述第一片选接口与多个所述从设备的所述第二片选接口一一对应相连。
5.根据权利要求3所述的通信总线结构，其特征在于，多个所述从设备依次排列，所述主设备的所述第一输入接口连接排列第一的所述从设备的第二输出接口；
所述主设备的所述第一输出接口连接排列最后的所述从设备的第一输入接口；
依照排列第一的所述从设备至最后的所述从设备的顺序，相邻两所述从设备中之一者的所述第二输入接口与两者其中之另一者的第二输出接口相连；
所述主设备的所述时钟信号输出接口分别连接多个所述从设备的所述时钟信号输入接口；
所述主设备的所述第一片选接口分别连接多个所述从设备的所述第二片选接口。
6.根据权利要求1所述的通信总线结构，其特征在于，连接所述第一输入接口与所述第二输出接口的第一通信线、连接所述第一输出接口与所述第二输入接口的第二通信线、以及连接所述时钟信号输出接口与所述时钟信号输入接口的第三通信线均为单向通信线；以及连接所述第一片选接口与所述第二片选接口的第四通信线为双向通信线。
7.一种通信方法，其特征在于，使用如权利要求1-6任一所述的通信总线结构进行通信。
8.一种通信方法，应用于从设备，所述从设备包括第二片选接口、以及第二输出接口，其特征在于，所述方法包括：
响应于所述从设备需发送数据的指令，从所述第二片选接口输出低电平，低电平持续第一预设时间；
响应于主设备的第一片选接口接收到低电平后发送时钟信号，所述从设备通过所述第二输出接口发送数据给所述主设备，其中，时钟信号持续第二预设时间。
9.如权利要求8所述的通信方法，应用于主设备，其特征在于，所述第一预设时间小于所述第二预设时间。
10.一种通信方法，应用于主设备，所述主设备包括时钟信号输出接口，其特征在于，所述方法包括：
响应于从设备的第二片选接口发送的低电平，所述主设备建立与所述从设备的通信窗口，通过时钟输出接口给所述从设备发送持续第二预设时间的时钟信号；
响应于所述从设备接受时钟信号后发送数据，所述主设备接收所述数据。
CN202211576540.5A 2022-12-09 2022-12-09 一种通信总线结构及通信方法 Pending CN115580507A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211576540.5A CN115580507A (zh) 2022-12-09 2022-12-09 一种通信总线结构及通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211576540.5A CN115580507A (zh) 2022-12-09 2022-12-09 一种通信总线结构及通信方法

Publications (1)

Publication Number Publication Date
CN115580507A true CN115580507A (zh) 2023-01-06

Family

ID=84590750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211576540.5A Pending CN115580507A (zh) 2022-12-09 2022-12-09 一种通信总线结构及通信方法

Country Status (1)

Country Link
CN (1) CN115580507A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100138576A1 (en) * 2007-05-25 2010-06-03 Patrick Goerlich Data transmission method between master and slave devices
CN105468548A (zh) * 2014-09-26 2016-04-06 欧贝特科技公司 串行外围接口的通信
CN109902053A (zh) * 2017-12-07 2019-06-18 厦门雅迅网络股份有限公司 一种基于双控制器的spi通信方法、终端设备及存储介质
CN114706808A (zh) * 2022-02-18 2022-07-05 北京中科银河芯科技有限公司 一种基于spi菊花链结构的通信系统、方法及设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100138576A1 (en) * 2007-05-25 2010-06-03 Patrick Goerlich Data transmission method between master and slave devices
CN105468548A (zh) * 2014-09-26 2016-04-06 欧贝特科技公司 串行外围接口的通信
CN109902053A (zh) * 2017-12-07 2019-06-18 厦门雅迅网络股份有限公司 一种基于双控制器的spi通信方法、终端设备及存储介质
CN114706808A (zh) * 2022-02-18 2022-07-05 北京中科银河芯科技有限公司 一种基于spi菊花链结构的通信系统、方法及设备

Similar Documents

Publication Publication Date Title
US20190272252A1 (en) Method of processing deadlock of i2c bus, electronic device and communication system
CN101770443B (zh) 一种内部集成电路总线时序调节方法、相应装置及系统
US8667185B2 (en) Method and device for communication between a master and a number of slaves according to a serial communication protocol, in particular of the open drain type
CN112445740B (zh) 一种数据异步采集方法、系统和设备
KR101910933B1 (ko) 반도체 집적회로 및 그의 테스트 제어방법
CN108920401B (zh) 多主多从的i2c通信方法、系统及节点设备
US20150163046A1 (en) Clock for serial communication device
CN110569208A (zh) 一种控制电路、信号控制装置、信号控制方法及系统
CN109859454B (zh) 基于红外协议的红外码发送电路、芯片、遥控设备及空调
CN109933368A (zh) 一种指令的发射和验证方法及装置
CN115580507A (zh) 一种通信总线结构及通信方法
JPH08111632A (ja) 自己リセット式ｃｍｏｓ多重化回路および信号変換方法
EP3934102B1 (en) Multi-stage drive data transmission circuit and data transmission method
CN111103959B (zh) 寄存器复位系统及芯片
CN115016360A (zh) 一种数据传输控制电路、方法、设备及存储介质
CN214480671U (zh) 一种基于spi通讯的一对多通讯电路
CN112100955B (zh) 一种信号传输方法及装置
CN107368643B (zh) 基于rtl的模块划分方法、装置及终端设备
CN218446655U (zh) 一种总线通讯接口电路
CN114070666B (zh) 一种总线通讯接口电路及增强总线通讯效果的通信方法
WO2020107199A1 (zh) 信息配置方法及装置、电子设备、存储介质和程序产品
US20140281446A1 (en) Method for initializing expended modules in programmable logic controller system
JPH10270558A (ja) 非同期ラッチおよび外部非同期信号のラッチ方法
CN117251403B (zh) 一种spi协议主从设备的通讯模式配置方法及装置
CN115687190B (zh) 一种多路交互控制电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230106

RJ01 Rejection of invention patent application after publication