TW201710917A - 資料處理技術 - Google Patents

資料處理技術 Download PDF

Info

Publication number
TW201710917A
TW201710917A TW105118589A TW105118589A TW201710917A TW 201710917 A TW201710917 A TW 201710917A TW 105118589 A TW105118589 A TW 105118589A TW 105118589 A TW105118589 A TW 105118589A TW 201710917 A TW201710917 A TW 201710917A
Authority
TW
Taiwan
Prior art keywords
data
serial
serial interface
buffer
receive buffer
Prior art date
Application number
TW105118589A
Other languages
English (en)
Inventor
喬哈爾Ｏ 陸斯登
Original Assignee
諾迪克半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 諾迪克半導體股份有限公司 filed Critical 諾迪克半導體股份有限公司
Publication of TW201710917A publication Critical patent/TW201710917A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30134—Register stacks; shift registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

一種電子資料處理裝置，其包含：一處理器(1)；一串列介面，其包含用於傳入資料(16)之連結及用於傳出資料(18)之連結；用以控制該串列介面之一硬體串列介面控制器(6)；以及用以接收傳入資料之一接收緩衝器(22)。該處理器係配置來自動地讀取寫至該接收緩衝器之資料。該裝置係經配置使得該處理器可向該串列介面控制器指示無法接收資料。該控制器係配置來藉由從傳出串列連結發送一拒絕訊息以響應傳入資料以及防止傳入資料被放置於該接收緩衝器中。

Description

資料處理技術
本發明係有關於一種資料處理技術。
許多現代電子系統，特別是嵌入式系統，為了允許裝置依據需求共享資料需要提供一種通訊方法。串列通訊允許包含經由一通訊通道一次發送及接收一位元的交易(亦即，從一裝置傳送資料至另一個裝置)。
有許多不同的串列通訊協定及規格在不同情境中使用以滿足不同設計參數及限制。一種此類協定為串列周邊介面(SPI)埠，一種首先由摩托羅拉設計之協定，其在嵌入式系統產業上成為實際的標準。SPI在一主方裝置與一或多個從屬裝置之間提供串列、全雙工的通訊。
用以處理串列資料的電子裝置一般係使用在每個時鐘週期同時地時鐘輸入新資料與時鐘輸出舊資料的一移位暫存器來實行。重要的是在任何特定的交易開始之前提取所有現存資料並載入所有新資料進該移位暫存器內以防止損壞資料的傳送。在許多此類裝置中，CPU被賦予確保不會發生此狀況的責任。
串列通訊協定對於要藉一主方裝置而起始的所有交 易係一共同的特徵，且由於從屬裝置對資料流沒有控制權，其不可避免地被賦予一有限時間限制，用於在所有傳入資料永遠丟失之前將其讀取至該移位暫存器。若該移位暫存器在該主方裝置起始另一交易之前沒有即時更新，該從屬裝置將有可能發送損壞資料。
一種可能的解決方式係在一試圖中使用高優先序中斷以防止該主方裝置在一不合適的時間起始將導致資料損壞的交易。然而，此解決方式當在該嵌入式系統CPU內有其他高優先序任務時並不總為可行的。
當從一第一態樣觀視時，本發明提供一電子資料處理裝置，其包含：一處理器；一串列介面，包含一用於傳入資料之連結及一用於傳出資料之連結；用以控制該串列介面之一硬體串列介面控制器；以及用以接收傳入資料之一接收緩衝器，其中該處理器係配置來自動地讀取寫入至該接收緩衝器之資料；其中該裝置係配置來使得該處理器可向該串列介面控制器指示無法接收資料，以及該控制器係配置來隨後藉由從該傳出串列連結發送一拒絕訊息來響應傳入資料以及防止傳入資料被放置於該接收緩衝器中。
因此此領域熟習技術者將可看到依據本發明，該裝置可向傳送資料給其之一進一步裝置提供一指示，指示無法接 受該資料，而非讓該資料丟失或損壞。
在一些協定中，每個裝置可被認為是「相等的」；然而，在其他協定中一主從階層可就其位。在一些實施例中，該裝置係一從屬裝置。在一些實施例中，該從屬裝置係經配置使得該拒絕訊息係發送至一主方裝置。此配置提供該從屬裝置(其一般來說對資料流沒有控制權)對傳入資料的一些控制權。儘管該從屬裝置可能無法阻止該主方裝置對其傳送任何額外的資料，但卻可至少對該主方裝置提供一指示，指示任何額外的資料將會被捨棄。反過來，此允許該主方裝置在一後續的時間重新傳送該資料。
本發明在許多不同的串列通訊協定中皆有應用。在一些實施例中，該串列介面係一串列周邊介面(SPI)埠。如上所述，SPI係一實際的標準且特別地適合於此處敘述之資料處理裝置。在一些實施例中，該裝置包含一SPI從屬裝置。
緩衝器可實體地以硬體實現，使用儲存裝置上一固定記憶體位置、或可虛擬地以軟體實現，利用儲存裝置上指向記憶體位置的指標器。緩衝器通常以一先進先出(FIFO)的基礎而操作，藉此該緩衝器以其輸入的順序輸出資料。在一些實施例中，該接收緩衝器包含一移位暫存器。移位暫存器提供實行FIFO緩衝器一有效的方式，其中在每個時鐘週期時鐘輸入新資料以及時鐘輸出最舊的資料。本領域熟習技術者將可了解用語「時鐘輸入」與「時鐘輸出」係指該移位暫存器接收一上升或下降邊緣(取決於設定)並個別地輸入或輸出資料，伴隨所有存在的資料相應地沿著暫存器內部「移位」。
所有緩衝器係皆限制(不是藉實體儲存空間就是通過軟體限制)於其在任一時間可儲存之一特定資料量。在一些實施例中，該裝置包含一最大接收限制。在一些進一步實施例中，該裝置係配置來在接收的資料量超過該最大接收限制時產生一溢流事件。此可允許該裝置捨棄導致該溢流事件的傳入資料。
在一些實施例中，該裝置包含一接收計數器。該接收計數器允許該裝置監控在先前交易中寫入至該接收緩衝器的資料量。由於該裝置可能不具其要接收之資料量的先前消息，該接收計數器可，例如允許CPU追蹤已經接收了多少位元組。
除了接收資料，該裝置亦可以是能夠傳送資料。因此在一些實施例中，該裝置包含用於傳送資料之一傳送緩衝器。在一些實施例中，該接收緩衝器與傳送緩衝器不同。具有用於資料之傳送與接收的分離緩衝器允許該裝置同時地執行此二操作。
如上所述，可以保持於一緩衝器中之資料的量具有限制。在一些實施例中，該裝置包含一最大傳送限制。在一些進一步實施例中，該裝置係配置來在該裝置被強制傳送多於該最大傳送限制之資料時產生一過讀(overread)事件。在一些實施例中，該裝置係配置來在此一事件中發送一過讀字元。此指示該裝置已被強制傳送多於其在緩衝器中實際擁有的資料。
在一些實施例中，該裝置包含一傳送計數器。該傳送計數器允許該裝置監控在先前交易中從該傳送緩衝器讀取的資料量。由於該裝置可能不具其要傳送之資料量的先前消息， 該傳送計數器可，例如允許CPU追蹤已經從該傳送緩衝器讀取了多少位元組。
該拒絕訊息可被使用來警告其他裝置不要傳送任何進一步資料，或重新傳送可能已丟失或損壞的資料。在一些實施例中，該裝置係進一步經配置使得該串列介面可產生一接收緩衝器全旗標。此有利地意味者處理器在接收資料時不需要主動地監控該串列介面。
雖然上文所述之實施例提及該裝置係提供有一傳入及一傳出連結，在一些實施例中該串列介面包含多個用於傳入資料的連結。另外地或擇一地該串列介面包含多個用於傳出資料的連結。此允許本發明之實施例可使用於諸如雙SPI與四SPI之多線通訊介面。諸此配置提供多重平行串列連結，使得更多串列資料可在一給定時期間發送，增加系統的位元率。
1、1’‧‧‧CPU
2、2’‧‧‧SPI從屬裝置
4‧‧‧隨機存取記憶體(RAM)
6、6’‧‧‧號誌
8‧‧‧收發機
10‧‧‧直接記憶體存取(DMA)模組
12‧‧‧晶片選擇針腳
13、13’、14、14’‧‧‧開關
15、15a、15b‧‧‧控制線
16‧‧‧資料輸入
18‧‧‧資料輸出
20‧‧‧串列時鐘
22、22’、24、24’‧‧‧緩衝器
26、26’‧‧‧接收指標器
28、28’‧‧‧傳送指標器
30‧‧‧預設字元
32‧‧‧空白端子
34‧‧‧獲取信號
34a‧‧‧獲取接收器信號
34b‧‧‧獲取傳送器信號
36‧‧‧釋放信號
36a‧‧‧釋放接收器信號
36b‧‧‧釋放傳送器信號
40‧‧‧獲取事件
40a‧‧‧接收器獲取事件
40b‧‧‧傳送器獲取事件
44‧‧‧結束事件
46‧‧‧結束獲取捷徑
48‧‧‧最大接收暫存器
50‧‧‧溢流事件
52‧‧‧最大過渡暫存器
54‧‧‧過讀事件
56‧‧‧過讀字元
58‧‧‧數量接收暫存器
60‧‧‧數量傳送暫存器
62‧‧‧交易狀態
64‧‧‧號誌狀態
66‧‧‧忽視
68‧‧‧授權交易
70A、72A、72B、72C、74A、74B、74C‧‧‧傳入資料
80A、80B、80C‧‧‧資料
100、102、104、106、108、110‧‧‧時間
本發明某些實施例現將僅藉由示例之形式，參照隨附之圖式描述於下，其中：圖1顯示依據本發明實施例之一電子資料處理裝置的一區塊圖；圖2顯示與如圖1相同實施例相關聯之一組典型交易的一時序圖；以及圖3顯示依據本發明進一步實施例之一電子資料處理裝置的一區塊圖。
圖1顯示依據本發明實施例之一電子資料處理裝置 的一區塊圖。在此實施例中，該裝置包含一SPI從屬裝置2，其係連接至隨機存取記憶體(RAM)4。
該SPI從屬裝置2包含一號誌6；收發機8；直接記憶體存取(DMA)模組10；以及兩個單極雙投開關13、14，其可實體上使用一多工器而實行。該裝置2亦包含多數一般用途輸入/輸出(GPIO)針腳，其中之四者係顯示並配置如下：晶片選擇12；主方輸出從屬輸入(MOSI)-或串列資料輸入16；主方輸入從屬輸出(MISO)-或串列資料輸出18；以及串列時鐘20。
記憶體4含有一接收緩衝器22以及一發送緩衝器24。該DMA模組10係連接而能直接存取緩衝器22、24以及可使用一接收指標器26與發送指標器28個別地存取特定記憶體位置。
該號誌6係相當於一軟體號誌之一硬體且藉切換該等兩開關13、14之狀態通過控制線15來控制對緩衝器22、24之存取。在一狀態中，該等開關13、14連接資料輸入及資料輸出針腳16、18至該DMA模組10，其輪流允許資料在16、18與該等接收及發送緩衝器22、24之間個別地通過。在另一狀態中，與該資料輸出針腳18相關聯之該開關14係連接至一預設字元30，而與該資料輸入針腳16相關聯之該開關13則連接至一空白端子32。
該號誌6取一獲取信號34及一釋放信號36作為輸入。在CPU 1可安全地更新該等接收及傳送指標器26、28，其首先必須「獲取」該號誌6。CPU可藉由發送一「獲取」信號34並等待以接收一「獲取」事件40來獲取該號誌6。當CPU已更新該等接收及傳送指標器26、28，CPU必須在該SPI從屬裝置2將 能夠獲取該號誌6之前將其「釋放」(藉由發送該「釋放」信號36)。
最大接收暫存器48指明了該SPI從屬裝置2在一授權交易中可接收之最大位元組數。若該SPI從屬裝置2接收多於其被允許接收的該最大位元組數(如由該最大接收暫存器48所定義)，將產生一溢流事件50且超量之傳入位元組將被捨棄。
最大過渡暫存器52指明了該SPI從屬裝置2在一授權交易中可傳送之最大位元組數。若該SPI從屬裝置2被強制傳送多於被許可傳送的該最大位元組數(如由該最大過渡暫存器52所定義)，將產生一過讀事件54且過讀字元56將被時鐘輸出。
數量接收及數量傳送暫存器58、60係在一授權交易完成時被更新。該數量傳送暫存器60指示在最後交易中有多少位元組係讀取自該傳送緩衝器24，亦即該過讀字元56不會被包括於此數字。相似地，該數量接收暫存器58指示在最後交易中有多少位元組被寫入進該接收緩衝器22內。
圖2顯示與如圖1實施例相關聯之一組典型交易的一時序圖。該時序圖顯示作為時間函數之交易狀態62與號誌狀態64。在此例子中，啟用了結束獲取捷徑46。該結束獲取捷徑使CPU能夠在一結束事件後從該SPI從屬裝置即時地獲取該號誌。號誌狀態64係標記有該號誌6當前受指派之當前實體：CPU、SPI從屬、或未指派(標記為「N/A」)。
在初始時間100，該號誌6在SPI從屬裝置2啟用之後係預設指派至CPU 1。對於此初始號誌移交不會產生獲取事件。
在一後續時間102，晶片選擇針腳12變低導致該SPI從屬裝置2試圖獲取該號誌6，並啟用串列時鐘12。當該號誌6已經指派至該CPU 1時，該SPI從屬裝置2不會在此點設法獲取該號誌6，且該交易係被忽視66。所有在串列資料輸入16之傳入資料70A隨後被捨棄，且針對該交易之期間該預設字元30係透過該串列資料輸出18線時鐘輸出。該交易持續被忽視66即使當該號誌6在時間104試圖交易期間藉由該CPU 1被釋放時(亦即該交易必須在請求的初始時間被授權)。
一競爭狀態在時間106發生，其中該CPU 1與該SPI從屬裝置2皆嘗試同時地獲取該號誌6。在此情形下預設動作係授權該CPU 1存取該號誌6。再次地，該預設字元30係透過串列輸出18時鐘輸出且所有傳入資料72A、72B、72C皆被捨棄。
在時間108，該SPI從屬裝置2設法獲取該號誌6，且該交易係被授權68。因此，在串列資料輸入16之傳入資料74A、74B、74C被儲存於該接收緩衝器22中且在該傳送緩衝器24內之資料80A、80B、80C係時鐘輸出於串列資料輸出18上。當經授權交易68完成且晶片選擇針腳12變高，該SPI從屬裝置2自動地釋放該號誌6並產生一結束事件44。
只要該號誌6未經指派，該SPI從屬裝置2可一個接一個地被授權多個交易。若該CPU 1不能夠在授權交易間重新組配該接收指標器26與該傳送指標器28，相同的傳送資料將會被時間輸出且該接收緩衝器22將會被過讀。為了防止此情形發生，可使用該「結束獲取捷徑」46。有了此經啟用之捷徑46，一旦當前之授權交易完成，該號誌6將自動地被移交至該CPU 1，提 供該CPU 1更新該等接收與傳送指標器26、28的能力。
若CPU 1在其被指派給該SPI從屬裝置2時試圖獲取該號誌6，一立即移交將會被拒絕。然而，在此情況下，在該SPI從屬裝置2一釋放當前交易之後的該號誌6，該號誌6將會被移交給該CPU 1。在時間110，由於該「結束獲取捷徑」46被啟用且該CPU 1在一交易期間已發送一獲取信號34，該移交在該交易後立即發生。
圖3顯示依據本發明進一步實施例之一電子資料處理裝置的一區塊圖。此實施例係非常相似於圖1之實施例且僅不同在於可獨立地控制該等傳送與接收交易。與先前之實施例共通之特徵係藉帶有一撇號之相同參考標號指示並不再敘述。
在此實施例中之號誌6’藉由個別地切換該等兩開關13’、14’之狀態通過一接收器控制線15a及一傳送控制線15b來控制對緩衝器22’、24’之存取。
該號誌6’取一獲取接收器信號34a、一釋放接收器信號36a、一獲取傳送器信號34b及一釋放傳送器信號36b作為輸入。若CPU 1’希望接收，其可發送一獲取接收器信號34a並等待以接收一「接收器獲取」事件40a。當CPU已更新接收指標器26’，該CPU 1’必須在SPI從屬裝置2’為了接收目的將能夠獲取該號誌6’之前將其「釋放」(藉由發送該釋放接收器信號36a)。
相似地，若CPU 1’希望傳送，其可發送一獲取傳送器信號34b並等待以接收一「傳送器獲取」事件40b。當CPU已 更新傳送指標器28’，該CPU 1’必須在該SPI從屬裝置2’為了傳送目的將能夠獲取該號誌6’之前將其「釋放」(藉由發送該釋放傳送器信號36b)。
因此將可以看出在防止資料損壞同時啟用一資料緩衝器之共享的一電子資料處理裝置已敘述於本文中。雖然詳述了特定實施例，在本發明之範圍內許多變化與修改是可能的。
1‧‧‧CPU
2‧‧‧SPI從屬裝置
4‧‧‧隨機存取記憶體(RAM)
6‧‧‧號誌
8‧‧‧收發機
10‧‧‧直接記憶體存取(DMA)模組
12‧‧‧晶片選擇針腳
13、14‧‧‧開關
15‧‧‧控制線
16‧‧‧資料輸入
18‧‧‧資料輸出
20‧‧‧串列時鐘
22、24‧‧‧緩衝器
26‧‧‧接收指標器
28‧‧‧傳送指標器
30‧‧‧預設字元
32‧‧‧空白端子
34‧‧‧獲取信號
36‧‧‧釋放信號
40‧‧‧獲取事件
44‧‧‧結束事件
46‧‧‧結束獲取捷徑
48‧‧‧最大接收暫存器
50‧‧‧溢流事件
52‧‧‧最大過渡暫存器
54‧‧‧過讀事件
56‧‧‧過讀字元
58‧‧‧數量接收暫存器
60‧‧‧數量傳送暫存器

Claims (18)

  1. 一種電子資料處理裝置，其包含：一處理器；一串列介面，其包含用於傳入資料之連結及用於傳出資料之連結；用以控制該串列介面之一硬體串列介面控制器；以及用以接收傳入資料之一接收緩衝器，其中該處理器係配置來自動地讀取寫至該接收緩衝器之資料；其中該裝置係配置來使得該處理器可向該串列介面控制器指示無法接收資料，該控制器係配置來隨後藉由從傳出串列連結發送一拒絕訊息以響應傳入資料以及防止傳入資料被放置於該接收緩衝器中。
  2. 如請求項1之裝置，其中該裝置係一從屬裝置。
  3. 如請求項2之裝置，其中該從屬裝置係經配置使得該拒絕訊息係發送至一主方裝置。
  4. 如請求項1至3中任一項之裝置，其中該串列介面係一串列周邊介面(SPI)埠。
  5. 如請求項4之裝置，其中該裝置包含一串列周邊介面(SPI)從屬裝置。
  6. 如請求項1至5中任一項之裝置，其中該接收緩衝器包含一移位暫存器。
  7. 如請求項1至6中任一項之裝置，其中該裝置包含一最大接收限制。
  8. 如請求項7之裝置，其中該裝置係配置來在一接收的資料量超過該最大接收限制時產生一溢流事件。
  9. 如請求項1至8中任一項之裝置，其中該裝置包含一接收計數器。
  10. 如請求項1至9中任一項之裝置，其中該裝置包含用於傳送資料之一傳送緩衝器。
  11. 如請求項10之裝置，其中該接收緩衝器與傳送緩衝器不同。
  12. 如請求項10或11之裝置，其中該裝置包含一最大傳送限制。
  13. 如請求項10至12中任一項之裝置，其中該裝置係配置來在該裝置被強制傳送多於該最大傳送限制之資料時產生一過讀(overread)事件。
  14. 如請求項13之裝置，其中該裝置係配置來發送在該過讀事件之後的一過讀字元。
  15. 如請求項10至14中任一項之裝置，其中該裝置包含一傳送計數器。
  16. 如請求項1至15中任一項之裝置，其中該串列介面係配置來產生一接收緩衝器全旗標。
  17. 如請求項1至16中任一項之裝置，其中該串列介面包含多個用於傳入資料的連結。
  18. 如請求項1至17中任一項之裝置，其中該串列介面包含多個用於傳出資料的連結。
TW105118589A 2015-06-16 2016-06-14 資料處理技術 TW201710917A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB1510552.1A GB2539445A (en) 2015-06-16 2015-06-16 Data processing

Publications (1)

Publication Number Publication Date
TW201710917A true TW201710917A (zh) 2017-03-16

Family

ID=53784815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105118589A TW201710917A (zh) 2015-06-16 2016-06-14 資料處理技術

Country Status (8)

Country Link
US (1) US10552363B2 (zh)
EP (1) EP3311294B1 (zh)
JP (1) JP2018524703A (zh)
KR (1) KR20180019175A (zh)
CN (1) CN107750358B (zh)
GB (1) GB2539445A (zh)
TW (1) TW201710917A (zh)
WO (1) WO2016203238A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102536788B1 (ko) * 2018-09-05 2023-05-30 에스케이하이닉스 주식회사 컨트롤러 및 그것의 동작 방법
US11204889B1 (en) 2021-03-29 2021-12-21 SambaNova Systems, Inc. Tensor partitioning and partition access order
US11366783B1 (en) * 2021-03-29 2022-06-21 SambaNova Systems, Inc. Multi-headed multi-buffer for buffering data for processing
CN113590520B (zh) * 2021-06-15 2024-05-03 珠海一微半导体股份有限公司 Spi系统自动写入数据的控制方法及spi系统
US11709611B2 (en) 2021-10-26 2023-07-25 SambaNova Systems, Inc. Determining and using memory unit partitioning solutions for reconfigurable dataflow computing systems

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696338A (en) 1970-08-20 1972-10-03 Tektronix Inc Data terminal-computer serial interface system having automatic baud rate switching
US3828326A (en) 1973-04-18 1974-08-06 Ibm Adapter for interfacing a programmable controller to a data processor channel
US4291196A (en) * 1979-11-06 1981-09-22 Frederick Electronics Corp. Circuit for handling conversation data in a distributed processing telex exchange
US4546430A (en) 1983-07-13 1985-10-08 Sperry Corporation Control unit busy queuing
JPS6464056A (en) 1987-09-04 1989-03-09 Nec Corp Information processor for connecting serial interface bus
JPH0785219B2 (ja) 1990-11-15 1995-09-13 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システム及びデータ制御方法
JP2972501B2 (ja) 1993-09-20 1999-11-08 富士通株式会社 Ｉ／ｏサブシステム及びｉ／ｏサブシステムにおける排他制御方法
US5535341A (en) * 1994-02-24 1996-07-09 Intel Corporation Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation
US5893919A (en) * 1996-09-27 1999-04-13 Storage Computer Corporation Apparatus and method for storing data with selectable data protection using mirroring and selectable parity inhibition
US6145045A (en) * 1998-01-07 2000-11-07 National Semiconductor Corporation System for sending and receiving data on a Universal Serial Bus (USB) using a memory shared among a number of end points
US6041418A (en) * 1998-08-07 2000-03-21 Lucent Technologies, Inc. Race free and technology independent flag generating circuitry associated with two asynchronous clocks
US6405233B1 (en) * 1999-06-30 2002-06-11 Intel Corporation Unaligned semaphore adder
EP1237090A1 (en) * 2001-02-28 2002-09-04 Alcatel Serial peripheral interface master device, a serial peripheral interface slave device and a serial peripheral interface
US6715000B2 (en) * 2001-03-16 2004-03-30 Texas Instruments Incorporated Method and device for providing high data rate for a serial peripheral interface
US6823416B1 (en) 2001-04-18 2004-11-23 Analog Devices, Inc. Method and apparatus for device interface
US7013364B2 (en) 2002-05-27 2006-03-14 Hitachi, Ltd. Storage subsystem having plural storage systems and storage selector for selecting one of the storage systems to process an access request
US7664902B1 (en) * 2004-03-16 2010-02-16 Super Talent Electronics, Inc. Extended SD and microSD hosts and devices with USB-like high performance packetized interface and protocol
US20070192565A1 (en) * 2004-04-01 2007-08-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and mobile phone using the same
US9726515B2 (en) * 2004-06-24 2017-08-08 Freestyle Technology Pty Ltd Meter device
US8606891B2 (en) * 2004-09-10 2013-12-10 Freestyle Technology Pty Ltd Client processor device for building application files from file fragments for different versions of an application
US7685328B2 (en) * 2004-09-09 2010-03-23 Stmicroelectronics, Inc. Generic universal serial bus device operable at low and full speed and adapted for use in a smart card device
US7533106B2 (en) * 2005-09-09 2009-05-12 Quickfilter Technologies, Inc. Data structures and circuit for multi-channel data transfers using a serial peripheral interface
US7428610B2 (en) * 2006-02-14 2008-09-23 Atmel Corporation Writing to flash memory
WO2007095579A2 (en) * 2006-02-14 2007-08-23 Atmel Corporation Writing to and configuring flash memory
CN2938595Y (zh) * 2006-02-20 2007-08-22 上海欣泰通信技术有限公司 一种用于板间通信的高速串行接口装置
US7962926B2 (en) 2006-04-05 2011-06-14 International Business Machines Corporation Method, system, and program storage device for generating a retry message when a thread in a real-time application is unavailable to process a request to utilize the real-time application
US20130275066A1 (en) * 2007-04-03 2013-10-17 Electro Industries/Gaugetech Digital power metering system
US7793015B2 (en) * 2008-03-27 2010-09-07 Fortemedia, Inc. Method and apparatus for data rate control
US9047421B2 (en) * 2008-04-30 2015-06-02 Alcatel Lucent Serial link buffer fill-level compensation using multi-purpose start of protocol data unit timing characters
US20090310489A1 (en) * 2008-06-17 2009-12-17 Bennett Andrew M Methods and apparatus using a serial data interface to transmit/receive data corresponding to each of a plurality of logical data streams
US9218290B2 (en) * 2009-04-27 2015-12-22 Intel Corporation Data caching in a network communications processor architecture
US8910168B2 (en) * 2009-04-27 2014-12-09 Lsi Corporation Task backpressure and deletion in a multi-flow network processor architecture
CN102652313B (zh) 2009-12-11 2015-04-15 国际商业机器公司 闪速存储器控制器及其操作方法
JP5880177B2 (ja) * 2012-03-15 2016-03-08 富士通株式会社 携帯型端末装置及び携帯型端末装置の制御方法
US10635393B2 (en) * 2012-03-29 2020-04-28 Intel Corporation Buffer-related USB communication
US9753487B2 (en) * 2013-03-14 2017-09-05 Micron Technology, Inc. Serial peripheral interface and methods of operating same
US9658971B2 (en) * 2013-09-11 2017-05-23 Nxp Usa, Inc. Universal SPI (serial peripheral interface)
DE102013220077A1 (de) * 2013-10-02 2015-04-02 Continental Automotive Gmbh Kommunikationssystem zur Inter-Chip-Kommunikation
US9357551B2 (en) * 2014-05-30 2016-05-31 Corning Optical Communications Wireless Ltd Systems and methods for simultaneous sampling of serial digital data streams from multiple analog-to-digital converters (ADCS), including in distributed antenna systems
US20160062331A1 (en) * 2014-08-27 2016-03-03 Freescale Semiconductor, Inc. Apparatus and method for validating the integrity of control signals in timing domain
US9842071B2 (en) * 2014-11-11 2017-12-12 Microchip Technology Incorporated Multi-channel I2S transmit control system and method
US9652430B2 (en) * 2015-02-10 2017-05-16 Nxp Usa, Inc. Configurable serial and pulse width modulation interface
US20170017584A1 (en) * 2015-07-15 2017-01-19 Microchip Technology Incorporated SPI Interface With Less-Than-8-Bit Bytes And Variable Packet Size
EP3163012A1 (en) * 2015-10-30 2017-05-03 Siemens Aktiengesellschaft Subsea communication device
JP6652702B2 (ja) * 2015-12-25 2020-02-26 富士通クライアントコンピューティング株式会社 伝送システムおよびマスタ装置

Also Published As

Publication number Publication date
WO2016203238A1 (en) 2016-12-22
US10552363B2 (en) 2020-02-04
GB2539445A (en) 2016-12-21
JP2018524703A (ja) 2018-08-30
CN107750358B (zh) 2021-03-16
US20180173668A1 (en) 2018-06-21
GB201510552D0 (en) 2015-07-29
EP3311294A1 (en) 2018-04-25
EP3311294B1 (en) 2021-01-20
CN107750358A (zh) 2018-03-02
KR20180019175A (ko) 2018-02-23

Similar Documents

Publication Publication Date Title
US11669481B2 (en) Enabling sync header suppression latency optimization in the presence of retimers for serial interconnect
TW201710917A (zh) 資料處理技術
US10191795B2 (en) Method and system for timeout monitoring
US20160077995A1 (en) Variable frame length virtual gpio with a modified uart interface
CN105468548B (zh) 串行外围接口的通信
CN116257472B (zh) 接口控制方法、装置、电子设备及存储介质
US7610415B2 (en) System and method for processing data streams
CN1973272A (zh) 在与并行通信总线耦合的设备中排队中断消息的计算机系统和方法
US6857033B1 (en) I/O node for a computer system including an integrated graphics engine and an integrated I/O hub
JP2004334840A (ja) システムバスの制御方法及び関連装置
US7073007B1 (en) Interrupt efficiency across expansion busses
WO2024092193A1 (en) Bus transaction security in multi-chip module
KR100451792B1 (ko) Ｉｓａ버스를 이용한 시스템과의 ｐｂ버스 인터페이스로직
JP6631370B2 (ja) マイクロコンピュータ及び電子制御装置
KR100962306B1 (ko) 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법
CN115794699A (zh) 基于spi通信的数据写入方法、电子终端及存储介质
KR101133879B1 (ko) 컴퓨터 시스템, 인터럽트 메시지 큐잉 방법 및 제조물
KR20020065712A (ko) 디바이스 액세스 방법 및 장치
KR20000032155A (ko) 버스트 모드 버스를 탑재한 마이크로프로세서와 주변장치 간 인터페이스 장치 및 그 방법
KR19980034717A (ko) 패리티 방식을 이용한 프레임 구별방법
KR20020021270A (ko) 이동통신용 보드의 데이터 복구 방법 및 장치
JPH04211856A (ja) クロック同期式シリアルインターフェース
JPH03141455A (ja) データ転送方式