KR20020021270A - 이동통신용 보드의 데이터 복구 방법 및 장치 - Google Patents

Abstract

본 발명은 이동통신용 보드의 데이터 복구 방법 및 장치에 관한 것으로 특히, 패킷 데이터의 길이를 계수하여 씨피유에 알림으로써 퍼포먼스(performance)의 저하를 방지하고 또한, 씨피유에서 하나의 패킷 데이터를 읽어 들이면 다음 패킷 데이터가 수신되기 전까지는 선입선출 메모리(FIFO)를 클리어시키도록 하여 에러율을 최소화하도록 함에 목적이 있다. 이러한 목적을 위하여 본 발명은 패킷 데이터(DATA)를 저장하는 데이터 저장부(220)와, 상기 패킷 데이터의 길이 정보를 저장하는 길이정보 저장부(210)와, 상기 길이정보(LENGTH)를 참조하여 상기 패킷 데이터(DATA)를 읽어 들이는 씨피유(CPU)(240)와, 전송 버스(TxBUS)로부터 수신 데이터가 있음을 알리는 라이트 신호(WR)가 전송되면 상기 데이터 저장부(220)에 저장되는 패킷 데이터의 길이를 계수하고 그 계수된 패킷 데이터의 길이 정보(LENGTH)를 상기 길이정보 저장부(210)에 저장하며 상기에서 패킷 데이터(DATA)의 저장이 종료되면 상기 씨피유(240)가 상기 데이터 자장부(220)로부터 데이터(DATA)를 읽도록 인터럽트(INT)를 발생시킨 후 상기 씨피유(240)가 데이터 읽기를 종료하면 상기 데이터 저장부(220)에 다음 데이터가 저장되기 전까지 리셋 신호(RST)에 의해 상기 길이정보 저장부(210) 및 데이터 저장부(220)를 리셋시키는 슬래브 로직(230)으로 구성한다.

Description

이동통신용 보드의 데이터 복구 방법 및 장치{DATA RECOVERY METHOD AND APPARATUS FOR MOBILE COMMUNICATION BOARD}

본 발명은 이동통신 기술에 관한 것으로 특히, 이동통신용 보드의 데이터 복구 방법 및 장치에 관한 것이다.

이동통신 시스템에는 여러 작업에 대해 각기 특정 작업을 수행하기 위한 복수개의 보드가 구비되며 각각의 보드들은 상호간에 통신이 필요한 경우 IPC 방식을 이용하게 된다.

특히, 패킷 버스를 이용한 IPC를 수행하려면 마스터 기능을 하는 보드와 슬래브 기능을 하는 보드가 필요한 데, 마스터 기능을 하는 보드는 각각의 슬래브 보드로부터 오는 데이터를 원하는 슬래브 보드로 보내주는 역할을 한다.

이 경우 각 보드는 고유의 ID(예로, 각 보드에 할당된 어드레스)를 가지고 있어서 송신측에서는 데이터를 보내고자 하는 보드의 ID를 데이터와 함께 송신하고 수신측에서는 자기의 ID와 비교해서 ID가 일치하는 경우에만 데이터를 수신하게 된다.

그리고, 송신측에서는 원하는 슬래브 보드로 데이터를 전송하기 위해서 데이터가 지나가는 경로를 점유하여야 하며, 마스터 보드의 입장에서는 수신 버스(RxBUS)과 전송 버스(TxBUS)의 두가지로 구분하여 슬래브 보드에게 버스 점유권을 허용하게 된다.

여기서, 수신 버스(RxBUS)은 슬래브 보드에서 마스터 보드로 데이터가 가는 경로이고 전송 버스(TxBUS)은 마스터 보드에서 슬래브 보드로 데이터가 가는 경로이다.

따라서, 마스터 보드는 버스 중재신호(예로, 각 슬래브 보드에게 할당되는 어드레스와 같은 고유 ID)를 내보내서 동시에 두개의 슬래브 보드가 버스를 공유하는 일이 없도록 한다.

이에 따라, 보낼 데이터가 있는 슬래브 보드에서는 자기 ID와 마스터 보드에서의 버스 중재신호를 비교하고 그 비교 결과가 일치할 경우 마스터 보드에게 특정 슬래브 보드로 전송할 데이터가 있음을 알린다.

이때, 마스터 보드는 송신측 슬래브 보드에게 버스 사용권을 부여하고 수신 버스(RxBUS)를 통해 데이터를 수신하게 된다.

여기서, 송신측 슬래브 보드는 패킷 데이터를 보내겠다는 신호를 전송한 후 수신 버스(RxBUS)에서 데이터를 읽기 위한 리드 신호(RD)와 마스터 보드에 구비된 선입선출 메모리(FIFO)에 데이터를 쓰기 위한 라이트 신호(WR)와 함께 데이터를 전송하는데, 1패킷에 몇 바이트의 데이터를 넣어서 보낼지는 상황에 따라 달라진다.

이 후, 마스터 보드는 데이터를 보낼 슬래브 보드로 데이터가 있음을 알리고 버스 점유권을 허용하여 전송 버스(TxBUS)로 데이터를 전송하게 되며 수신측 슬래브 보드는 상기 전송 버스(TxBUS)로 전송되는 데이터를 수신하게 된다.

그런데, 상기 과정에서 매번 일정한 크기의 데이터를 송수신하는 것이 아니라 가변된 크기의데이터를 송수신하기 때문에 수신측에서 올바른 데이터를 수신하기 위해서는 한 패킷의 처음과 끝을 반드시 알아야 한다.

따라서, 종래에는 송신측에서 데이터와 함께 패킷의 시작과 끝을 알려주는 태그 신호를 동시에 송신하고 수신측에서는 이 태그신호를 참조하여 수신 데이터를 올바르게 수신하게 된다.

그러나, 종래에는 데이터를 수신할 때마다 씨피유(CPU)가 계속 태그 신호를 점검하고 있어야 하기 때문에 퍼포먼스(performance) 저하 현상이 발생하는 문제점이 있다.

따라서, 본 발명은 종래의 문제점을 개선하기 위하여 씨피유가 태그 신호를 계속 점검하는 것이 아니라 전송 버스로부터 수신된 하나의 패킷 데이터를 수신하면서 그 패킷 데이터의 길이를 계수하고 그 계수된 길이 정보를 씨피유에 알려 해당 데이터를 읽어들이도록 함으로써 퍼포먼스(performance)의 저하를 방지할 수 있도록 창안한 이동통신용 보드의 데이터 복구 방법 및 장치를 제공함에 목적이 있다.

또한, 본 발명은 전송 버스로부터 수신된 하나의 패킷 데이터를 씨피유가 읽어 들이면 FIFO를 클리어시킨 후 다음의 패킷 데이터를 수신하도록 하여 함에 다른 목적이 있다.

도1은 본 발명의 일실시예를 위한 장치의 블럭도.

도2는 도1에서 오류 발생시 선입선출 메모리의 상태를 보인 예시도.

도3은 본 발명의 다른 실시예를 위한 장치의 블럭도.

* 도면의 주요부분에 대한 부호 설명 *

110,210 : 길이정보 저장부 120,220 : 데이터 저장부

130,230 : 슬래브 로직 140,240 : 씨피유(CPU)

본 발명은 상기의 목적을 달성하기 위하여 패킷 데이터의 송수신인지를 판단하는 단계와, 상기에서 패킷 데이터의 송수신으로 판단하면 선입선출 메모리(FIFO)에 패킷 데이터를 저장하면서 그 패킷 데이터의 길이를 계수하는 단계와, 상기에서 패킷 데이터의 저장이 종료되면 씨피유가 상기에서 계수된 길이 정보를 참조하여 해당 패킷 데이터를 읽어 들이는 단계와, 상기에서 씨피유가 해당 패킷 데이터를 모두 읽어 들이면 다음 패킷 데이터가 상기 선입선출 메모리에 수신되기 전까지 그 선입선출 메모리(FIFO)를 리셋시키는 단계를 반복적으로 수행함을 특징으로 한다.

또한 본 발명은 상기의 단계를 수행하기 위하여 패킷 데이터를 저장하는 제1 선입선출 메모리(FIFO)와, 이 제1 선입선출 메모리(FIFO)에 저장된 패킷 데이터의 길이 정보를 저장하는 제2 선입선출 메모리(FIFO)와, 상기 제1 선입선출 메모리에 저장된 패킷 데이터를 상기 제2 선입선출 메모리에 저장된 길이 정보를 참조하여 읽어 들이는 씨피유(CPU)와, 전송 버스(TxBUS)로부터 수신 데이터가 있음을 알리는 신호가 전송되면 상기 제1 선입선출 메모리에 저장되는 패킷 데이터의 길이를 계수하고 그 계수된 패킷 데이터의 길이 정보를 상기 제2 선입선출 메모리에 저장하며 상기에서 패킷 데이터의 저장이 종료되면 상기 씨피유가 제1 선입선출 메모리로부터 데이터를 읽도록 인터럽트를 발생시키는 슬래브 로직으로 구성함을 특징으로 한다.

상기 슬래브 로직은 씨피유가 제2 선입선출 메모리에 저장된 길이 정보를 참조하여 제1 선입선출 메모리에 저장된 해당 데이터를 모두 읽어 들이면 상기 제1 선입선출 메모리에 다음 데이터가 수신되기 전까지 상기 제1,제2 선입선출 메모리를 리셋시키도록 구성함을 특징으로 한다.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.

도1은 본 발명의 일실시예를 보인 회로의 블럭도로서 이에 도시한 바와 같이, 전송 버스(TxBUS)로부터 1패킷의 데이터(DATA)를 저장하면서 그 데이터의 시작과 끝을 알려주는 태그 신호(TAG)를 수신하는 데이터 저장부(110)와, 데이터 길이 정보(LENGTH)를 저장하는 길이정보 저장부(120)와, 전송 버스(TxBUS)로부터 라이트 신호(WR)가 수신되어 수신 데이터가 있음을 인식하면 상기 전송 버스(TxBUS)에 실린 데이터(DATA)를 저장하도록 상기 데이터 저장부(110)를 제어하면서 태그 신호(TAG)를 수신하여 데이터의 길이를 인식한 후 그 데이터 길이 정보(LENGTH)를 상기 길이정보 저장부(120)에 저장함과 동시에 인터럽트 신호(INT)를 발생시키는 슬래브 로직(130)과, 이 슬래브 로직(130)에서 인터럽트 신호(INT)가 발생하면 상기 길이정보 저장부(120)로부터 길이 정보(LENGTH)를 읽은 후 상기 데이터 저장부(110)로부터 해당 길이 정보의 데이터(DATA)를 읽어 들이는 씨피유(140)로 구성한다.

상기 데이터 저장부(110)와 길이정보 저장부(120)는 선입선출 메모리(FIFO)로 구성한다.

이와같이 구성한 본 발명의 일실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.

마스터 보드가 전송 버스(TxBUS)를 통해 수신할 데이터가 있음을 알린 후 라이트 신호(WR)를 전송하면 슬래브 로직(130)은 상기 전송 버스(TxBUS)에 실린 데이터를 저장하도록 데이터 저장부(120)를 제어하게 된다.

이때, 데이터 저장부(120)는 FIFO로서 전송 버스(TxBUS)에 실린 데이터를 저장하면서 데이터의 시작과 끝을 알리는 태그 신호(TAG)를 슬래브 로직(130)으로 전송하게 된다.

이에 따라, 슬래브 로직(130)은 데이터 저장부(120)로부터 입력되는 태그 신호(TAG)를 연산하여 1패킷의 데이터가 몇 바이트인지를 산출하고 FIFO인 길이정보 저장부(110)에 상기에서 산출된 길이 정보(LENGTH)를 저장함과 동시에인터럽트(INT)를 발생시키게 된다.

따라서, 씨피유(140)는 길이정보 저장부(110)에서 길이 정보(LENGTH)를 읽고 그 길이 정보(LENGTH)를 참조하여 데이터 저장부(120)로부터 1패킷의 데이터를 읽어 들이게 된다.

즉, IPC를 수행할 경우에 수신측 슬래브는 전송 버스(TxBUS)에 실린 데이터를 FIFO인 데이터 저장부(120)에 저장할 때 1 패킷의 데이터가 몇 바이트인지를 카운트하고 이 후, 하나의 패킷이 다 수신되면 그 때까지 카운트된 값을 씨피유(140)로 알려 그 씨피유(140)가 상기에서 카운트된 길이 정보(LENGTH)를 참조하여 상기 데이터 저장부(120)로부터 그 길이만큼의 데이터(DATA)를 읽어 들이는 것이다.

또한, 상기에서 데이터 수신 동작에 대해 설명하였으며 데이터 전송 동작의 경우에도 슬래브 로직(130)에서 인터럽트 신호(INT)가 발생하면 씨피유(140)가 길이정보 저장부(210)에 저장된 길이 정보를 참조하여 데이터 저장부(120)에 저장된 패킷 읽어 들인 후 수신 버스(RxBUS)를 통해 마스터 보드로 전송하도록 상기 데이터 수신 동작과 동일한 동작을 수행하게 된다.

따라서, 본 발명의 일실시예는 데이터 수신시 씨피유(140)가 데이터의 시작과 끝을 알리는 태그 신호(TAG)를 계속 점검할 필요가 없으므로 종래에 비하여 퍼포먼스(performance)를 향상시킬 수 있는 효과가 있다.

한편, IPC를 할 때 송신 혹은 수신측 슬래브 보드에서 여러 이유로 패킷 데이터가 중간에 끊기는 경우 그 패킷 데이터의 길이 정보를 씨피유(140)로 알려주지 못하게 되므로 상기 씨피유(140)는 데이터 저장부(120)로부터 데이터를 읽어 들이지 못하게 되며 이 후, 데이터 저장부(120)에 올바른 패킷 데이터가 저장되고 그에 해당하는 길이값을 씨피유(140)에게 알려주면 그 씨피유(140)는 그 길이값을 참조하여 상기 데이터 저장부(120)에서 데이터를 읽어 들이게 된다.

그런데, 도2(a)와 같이 패킷 데이터를 수신하는 중에 에러가 발생하면 씨피유(140)는 그 패킷 데이터를 읽지 못하지만 선입선출 메모리(FIFO)로 구성한 데이터 저장부(120)에는 도2(b)와 같이 그 패킷 데이터가 그대로 남아 있게 된다.

따라서, 선입선출 메모리(FIFO)로 구성한 데이터 저장부(120)는 클리어가 되지 않는 한 먼저 들어온 데이터를 먼저 내보내므로 씨피유(140)에서 새로 들어온 올바른 패킷 데이터가 읽혀지는 것이 아니라 그 전에 들어와서 미처 읽혀지지 못했던 데이터부터 읽혀지므로 도2(c)와 같이 엉뚱한 데이터를 읽게 되는 결과를 가져온다.

즉, 본 발명의 일실시예에서는 씨피유 리셋이 걸렸거나 기타 다른 이유로 보드 리셋이 걸렸거나 혹은 보드상의 결함으로 데이터가 유실되거나 손상되었을 경우 수신측 씨피유는 잘못된 데이터를 수신하는 악순환을 계속 진행하게 되어 시스템이 오동작할 수 있는 문제점이 있다.

따라서, 잘못된 데이터가 들어오는 경우 데이터가 들어있는 선입선출 메모리(FIFO)를 클리어시켜서 그 다음 패킷 데이터의 수신에 영향이 미치지 않도록 하면 상기 일실시예에서의 문제점을 해결할 수 있는데, 이를 본 발명의 다른 실시예에서 설명하기로 한다.

도3은 본 발명의 다른 실시예를 위한 회로의 블럭도로서 이에 도시한 바와 같이, 전송 버스(TxBUS)에 실린 패킷 데이터(DATA)를 저장하는 데이터 저장부(220)와, 이데이터 저장부(220)에 저장된 패킷 데이터의 길이 정보를 저장하는 길이정보 저장부(210)와, 상기 데이터 저장부(220)에 저장된 패킷 데이터(DATA)를 상기 길이정보 저장부(210)에 저장된 길이 정보(LENGTH)를 참조하여 읽어 들이는 씨피유(CPU)(240)와, 전송 버스(TxBUS)로부터 수신 데이터가 있음을 알리는 라이트 신호(WR)가 전송되면 상기 데이터 저장부(220)에 저장되는 패킷 데이터의 길이를 계수하고 그 계수된 패킷 데이터의 길이 정보(LENGTH)를 상기 길이정보 저장부(210)에 저장하며 상기에서 패킷 데이터(DATA)의 저장이 종료되면 상기 씨피유(240)가 상기 데이터 자장부(220)로부터 데이터(DATA)를 읽도록 인터럽트(INT)를 발생시킨 후 상기 씨피유(240)가 데이터 읽기를 종료하면 상기 데이터 저장부(220)에 다음 데이터가 저장되기 전까지 리셋 신호(RST)에 의해 상기 길이정보 저장부(210) 및 데이터 저장부(220)를 리셋시키는 슬래브 로직(230)으로 구성한다.

상기 길이정보 저장부(210)와 데이터 저장부(220)는 선입선출 메모리(FIFO)로 구성한다.

이와같이 구성한 본 발명의 다른 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.

본 발명의 다른 실시예에서 전송 버스(TxBUS)에 실린 데이터를 데이터 저장부(220)에 저장하고 그 데이터 저장부(220)에 저장된 데이터를 씨피유(240)가 읽어 들이는 과정까지는 일실시예의 동작과 동일하게 이루어진다.

즉, 본 발명의 다른 실시예에서도 IPC를 수행할 때 수신측 슬래브는 전송 버스(TxBUS)에 실린 데이터를 선입선출 메모리(FIFO)로 구성한 데이터 저장부(220)에 저장할 때 1 패킷의 데이터가 몇 바이트인지를 카운트하고 이 후, 하나의 패킷이 다 수신되면 그 때까지 카운트된 값을 씨피유(240)로 알려 그 씨피유(240)가 상기에서 카운트된 길이 정보(LENGTH)를 참조하여 상기 데이터 저장부(220)로부터 그 길이만큼의 데이터(DATA)를 읽어 들이는 동작을 수행하게 된다.

이 후, 씨피유(240)가 데이터 저장부(220)로부터 1패킷의 데이터를 모두 읽어 들이면 슬래브 로직(230)은 다음의 패킷 데이터가 수신되기 전까지 길이정보 저장부(210) 및 데이터 저장부(220)를 리셋시켜 현재 저장된 정보를 클리어시키게 된다.

이 후, 전송 버스(TxBUS)에 그 다음의 패킷 데이터가 실려 데이터 저장부(220)에 저장될 때 슬래브 로직(230)은 그 때의 1패킷 데이터가 몇 바이트인지를 카운트하고 이 후, 하나의 패킷 데이터가 상기 데이터 저장부(220)에 모두 저장되면 그 때까지 카운트된 패킷 데이터의 길이값을 씨피유(240)로 알려 그 씨피유(240)가 상기에서 카운트된 길이 정보(LENGTH)를 참조하여 상기 데이터 저장부(220)로부터 그 길이만큼의 데이터(DATA)를 읽어 들이도록 하며 상기에서 1패킷 데이터를 모두 읽어 들이면 다음의 패킷 데이터가 수신되기 전까지 길이정보 저장부(210) 및 데이터 저장부(220)를 리셋시키게 된다.

즉, 본 발명의 다른 실시예는 하나의 전송 동작이 끝나고 그 다음 전송 동작이 시작되기 전까지의 구간에서는 길이정보 저장부(210) 및 데이터 저장부(220)를 리셋시켜 만일, 하나의 동작중에 오류가 발생하더라도 그 다음 동작에는 영향을 미치지 않도록 하는 것이다.

또한, 본 발명의 다른 실시예에서 마스터로의 데이터 전송 동작의 경우에도 씨피유(CPU)가 데이터 저장부(220)로부터 데이터를 완전히 읽어 들인 후 다음 데이터가 상기 데이터 저장부(220)에 저장되기 전까지는 길이정보 저장부(210) 및 상기 데이터 저장부(220)를 리셋시켜 만일의 경우 하나의 동작 구간에서 오류가 발생하더라도 다음 동작에는 영향을 미치지 않도록 한다.

상기에서 상세히 설명한 바와 같이 본 발명은 보드간에 패킷 버스를 통해서 데이터를 주고 받기 위하여 IPC를 할 경우 하나의 동작 구간에서 씨피유가 데이터를 읽어 들이면 다음 데이터가 오기 전까지는 데이터 및 길이 정보를 저장하기 위한 선입선출 메모리를 리셋시킴으로써 하나의 동작 구간에서 오류가 발생하는 경우에도 다음 동작에는 영향을 미치지 않으므로 불안정한 시스템 동작을 최소화할 수 있는 효과가 있다.

따라서, 본 발명은 송수신측 보드에 불안정한 요소가 있을 경우에도 에러율을 최소한으로 줄여서 IPC 성능을 향상시킬 수 있다.

Claims (4)

1. 이동통신 시스템에서 마스터 보드와 복수의 슬래브 보드를 구비하여 보드 상호간 데이터 송수신을 위한 IPC를 수행하는 방법에 있어서, 패킷 데이터의 송수신인지를 판단하는 단계와, 상기에서 패킷 데이터의 송수신으로 판단하면 선입선출 메모리(FIFO)에 패킷 데이터를 저장하면서 그 패킷 데이터의 길이를 계수하는 단계와, 상기에서 패킷 데이터의 저장이 종료되면 씨피유가 상기에서 계수된 길이 정보를 참조하여 해당 패킷 데이터를 읽어 들이는 단계와, 상기에서 씨피유가 해당 패킷 데이터를 모두 읽어 들이면 다음 패킷 데이터가 상기 선입선출 메모리에 수신되기 전까지 그 선입선출 메모리(FIFO)를 리셋시키는 단계를 각각의 보드에서 반복적으로 수행함을 특징으로 하는 이동통신용 보드의 데이터 복구 방법.
2. 마스터 보드와 복수의 슬래브 보드를 구비하여 보드 상호간 데이터 송수신을 위한 IPC를 수행하는 이동통신 시스템에 있어서, 상기 각각의 보드는 패킷 데이터를 저장하는 제1 데이터 저장 수단과, 이 제1 데이터 저장 수단에 저장되는 패킷 데이터의 길이 정보를 저장하는 제2 데이터 저장 수단과, 상기 길이 정보를 참조하여 상기 제1 데이터 저장 수단에 저장된 패킷 데이터를 읽어 들이는 제어 수단과, 전송 버스(TxBUS)로부터 라이트 신호(WR)가 전송되면 상기 제1 데이터 저장 수단에 저장되는 패킷 데이터의 길이를 계수하고 그 계수된 패킷 데이터의 길이 정보를 상기 제2 데이터 저장 수단에 저장하며 상기 제1 데이터 저장 수단에 패킷 데이터의 저장이 종료되면 상기 제어 수단이 제1 데이터 저장 수단으로부터 데이터를 읽도록 인터럽트를 발생시키는 슬래브 로직 수단으로 구성함을 특징으로 하는 이동통신용 보드의 데이터 복구 장치.
3. 제2항에 있어서, 슬래브 로직 수단은 제어 수단이 제2 데이터 저장 수단에 저장된 길이 정보를 참조하여 제1 데이터 저장 수단에 저장된 해당 데이터를 모두 읽어 들이면 상기 제1 데이터 저장 수단에 다음 데이터가 수신되기 전까지 제1,제2 데이터 저장 수단을 리셋시키도록 구성함을 특징으로 하는 이동통신용 보드의 데이터 복구 장치.
4. 제2항 또는 제3항에 있어서, 제1,제2 데이터 저장 수단은 선입선출 메모리(FIFO)로 구성함을 특징으로 하는 이동통신용 보드의 데이터 복구 장치.