CN110647494A - 多处理器通信方法及装置 - Google Patents
多处理器通信方法及装置 Download PDFInfo
- Publication number
- CN110647494A CN110647494A CN201910953078.8A CN201910953078A CN110647494A CN 110647494 A CN110647494 A CN 110647494A CN 201910953078 A CN201910953078 A CN 201910953078A CN 110647494 A CN110647494 A CN 110647494A
- Authority
- CN
- China
- Prior art keywords
- data
- sending
- receiving
- controller
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
Abstract
本发明提供一种多处理器通信方法及装置,所述装置包括:数据交互处理模块,以及至少一组通过数据交互处理模块进行数据交互的发送接收组件;每组发送接收组件包括:独立设置的发送模块和接收模块;发送模块包括:发送端处理器和发送端内存单元,发送端处理器用于当数据有写入的需求时,将目标数据写入发送端内存单元;接收模块包括:接收端处理器和接收端内存单元,接收端处理器用于当有数据读出的需求时,从接收端内存单元读出数据;数据交互处理模块对应每组发送接收组件至少配置一个数据接收和数据发送通道,其包括:发送数据控制器、发送中断控制器、接收数据控制器和接收中断控制器。本发明可以在多个处理器之间实现高效、快速的数据交互。
Description
技术领域
本发明属于集成电路设计技术领域,主要涉及一种多处理器通信方法及装置。
背景技术
当前的集成电路(芯片)设计,功能越来越复杂,功能也越来越多,在芯片中集成多个内嵌处理器,如CPU,或者内嵌处理器与外部处理器同时工作的应用也越来越普遍;相应的,这些处理器之间交互的数据量也越来越多,能否提供一个快速的通信通道以完成数据交互的功能成为影响芯片性能的一个重要因素。
现有技术中,多个处理器之间的数据通信大多是通过MailBox(消息盒子,此处特指处理器核间消息传递的通道)的方式实现,即数据发起端的处理器将待发送数据组成某种格式的信息,通过处理器之间的数据通道传递到目的处理器;目的处理器则在接收到该消息后,对其进行解析,获取其中的有效信息。以上的实现方案中,数据传递通道基本可以任意选择,其传递通道例如:以太网接口、串口通道,整个系统的设计架构相对灵活,但总体上该方案在数据传递效率上相对较低,很难满足大数据量且快速的数据交互需求。
基于以上方案的缺陷,较多的新技术涌现出来,主要有以下两种实现方案。
如图1所示,方案1中描述以两个处理器为例的架构模型,在该示例中,每个处理器都各自有一个数据交互处理模块和一个通信控制模块,数据交互处理模块负责接收和整理处理器的待发送数据,并解析接收到的来自其他处理器的数据;通信控制模块用于发送数据到目的处理器和接收目的地为本处理器的数据;两个处理器的通信控制模块通过处理器之间的通信通道,例如:以太网通道或片上总线系统连接,并完成数据交互。
方案1改进了传统的MailBox的连接方案,每个处理器的通信处理各自独立,且均具有独立的通信控制模块,在架构上较为灵活,数据交互处理模块设计合理,也可以较为高效地实现大数据量的数据交互,但方案1中,每个处理器都需要具备独立的通信处理模块,比较浪费资源;另外,对于已有的处理器,方案1只能通过软件方式实现数据交互处理模块和通信控制模块的功能,效率大大降低。
如图2所示,方案2中描述以两个处理器为例的架构模型;方案2中的处理器之间共享内存,通过中断方式传递数据交互的请求,某个处理器接收到中断信号后,根据中断类型判断待交互数据的源处理器,再从与该处理器共享的内存中读取数据,并解析处理,数据处理完成后,根据需要目的处理器可以发起中断,以通知源处理器当前消息已处理完成。
方案2中,处理器之间共享内存,数据不需要多次搬移,只要源处理器执行写操作,而目的处理器执行读操作即可,因此处理效率较高;但方案2中,两个处理器必须有可以共享的内存才可以实现以上方案,相应的,其限定应用场景,其需要所有处理器同处于一个芯片上,且在芯片设计之初就确定共享内存方案;如此,对于现有的、独立的处理器芯片之间做数据交互时,该方案难以实现;如果通过处理器的已有通信接口共同连接一个独立的内存芯片,虽然可以实现共享内存,但处理器的数据访问效率必会大大降低。
发明内容
为解决上述技术问题,本发明的目的在于提供一种多处理器通信方法、装置、设备及存储介质。
为了实现上述发明目的之一,本发明一实施方式提供一种多处理器通信装置,所述装置包括:数据交互处理模块,以及至少一组通过数据交互处理模块进行数据交互的发送接收组件;每组所述发送接收组件包括:独立设置的发送模块和接收模块;所述发送模块包括:发送端处理器和发送端内存单元,所述发送端处理器用于当数据有写入的需求时,将目标数据写入发送端内存单元;所述接收模块包括:接收端处理器和接收端内存单元,所述接收端处理器用于当有数据读出的需求时,从接收端内存单元读出数据;所述数据交互处理模块对应每组发送接收组件至少配置一个数据接收和数据发送通道,其包括:发送数据控制器、发送中断控制器、接收数据控制器和接收中断控制器;所述发送数据控制器用于接收发送端处理器的发送数据请求,将数据从发送端内存单元中读出并通过接收数据控制器发送给接收端内存单元;发送中断控制器用于检测发送数据控制器的状态,并根据发送数据控制器的状态发送中断请求给发送端处理器,或将中断请求发送给发送端处理器和接收端处理器;接收数据控制器用于接收来自发送数据控制器的数据及地址,并将数据写入接收端内存单元;接收中断控制器用于检测接收端内存单元的存储状态,并根据接收端内存单元的存储状态发送中断请求给接收端处理器,或将中断请求发送给发送端处理器和接收端处理器。
作为本发明一实施方式的进一步改进,在数据发送之前,所述发送端处理器还用于:对发送数据控制器做初始化配置,所述初始化配置包括:对发送数据控制器配置待发送数据的源地址、待发送数据的类型,待发送数据的大小,待发送数据的目的地址和待发送数据占用的通道。
作为本发明一实施方式的进一步改进,所述发送端处理器还用于根据待发送数据的类型将待发送数据写入发送端内存单元的匹配位置中。
作为本发明一实施方式的进一步改进,当发送数据完全写入发送端内存单元和/或当发送端内存单元预设空间被写满时,所述发送端处理器还用于发送配置指令至发送数据控制器,启动数据发送操作;
当发送数据控制器接收到发送配置指令时,按照待发送数据类型和数据大小从发送端内存单元对应的源地址读取数据并执行发送操作。
作为本发明一实施方式的进一步改进,数据发送过程中,发送中断控制器具体用于:在监测到待发送数据通过发送数据控制器发出时,产生中断请求以及修改本地的状态标志信息,并将中断请求发送给发送端处理器;或将中断请求同时发送给发送端处理器和接收端处理器;
发送端处理器具体用于:当接收到发送中断控制器发送的中断请求时,释放已发送数据占用的发送端内存单元的地址;
接收端处理器还用于:当接收到发送中断控制器发送的中断请求时,准备读出数据。
作为本发明一实施方式的进一步改进,在数据发送之前,所述接收端处理器还用于:对接收端内存单元做初始化配置,所述初始化配置包括在接收端内存单元中预留接收数据的内存空间以及配置接收数据的地址映射关系。
作为本发明一实施方式的进一步改进,接收数据控制器还用于:检测来自发送数据控制器的数据和地址,根据本地的地址映射关系,将数据写入接收端内存单元。
作为本发明一实施方式的进一步改进,接收中断控制器具体用于在监测到接收端内存单元接收完成预定数量数据时,产生中断请求以及修改本地的状态标志信号,并将中断请求发送给接收端处理器;
接收端处理器接收到中断请求时,自接收端内存单元读出数据。
作为本发明一实施方式的进一步改进,数据读出完成时,接收端处理器还用于指示接收端中断控制器将产生的中断请求发送给发送端处理器。
为了实现上述发明目的之一,本发明一实施方式提供一种多处理器通信方法,当数据有写入的需求时,所述方法包括:
S1、将目标数据写入发送端内存单元;
S2、在目标数据写入发送端内存单元后,配置发送数据控制器,发送数据控制器从发送端内存单元读出数据,并经过接收端控制器写入接收端内存单元中;
S3、在数据发送过程中,通过发送中断控制器实时监测数据发送进程,并根据发送数据控制器的状态发送中断请求给发送端处理器,或将中断请求发送给发送端处理器和接收端处理器;
当数据有读出需求时,所述方法包括:
M1、接收数据控制器自发送数据控制器接收读出的数据及地址,将数据写入接收端内存单元;
M2、在接收收据过程中,通过接收中断控制器实时监测接收端内存单元的存储状态,并根据接收端内存单元的存储状态发送中断请求给接收端处理器,或将中断请求发送给发送端处理器和接收端处理器;
M3、接收端处理器接收到中断请求时,自接收端内存单元读出数据。
与现有技术相比,本发明的有益效果是:本发明的多处理器通信方法及装置可以在多个处理器之间实现高效、快速的数据交互,同时尽量减少数据传递过程中的处理器的参与程度,降低处理器的逻辑复杂程度,减轻处理器的负担,并在各种应用场景中的数据交互时,均不会有大的效率损失。
附图说明
图1、图2是本发明背景技术提出的不同实施方式的多处理器通信装置的框架结构示意图;
图3是本发明具体实施方式中提出的多处理器通信装置的框架结构示意图;
图4、图5是本发明一实施方式提供的多处理器通信方法的流程示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明,本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
如图3所示,本发明一实施方式提供的多处理器通信装置,所述装置包括:数据交互处理模块100,以及至少一组通过数据交互处理模块100进行数据交互的发送接收组件;每组所述发送接收组件包括:独立设置的发送模块和接收模块;所述发送模块包括:发送端处理器201和发送端内存单元203,所述发送端处理器201用于当数据有写入的需求时,将目标数据写入发送端内存单元203;所述接收模块包括:接收端处理器301和接收端内存单元303,所述接收端处理器301用于当有数据读出的需求时,从接收端内存单元303读出数据;
所述数据交互处理模块100对应每组发送接收组件至少配置一个数据接收和数据发送通道,其包括:发送数据控制器101、发送中断控制器103、接收数据控制器105和接收中断控制器107;所述发送数据控制器101用于接收发送端处理器201的发送数据请求,将数据从发送端内存单元203中读出并通过接收数据控制器105发送给接收端内存单元303;发送中断控制器103用于检测发送数据控制器101的状态,并根据发送数据控制器101的状态发送中断请求给发送端处理器201,或将中断请求发送给发送端处理器201和接收端处理器301;接收数据控制器105用于接收来自发送数据控制器101的数据及地址,并将数据写入接收端内存单元303;接收中断控制器107用于检测接收端内存单元303的存储状态,并根据接收端内存单元303的存储状态发送中断请求给接收端处理器301,或将中断请求发送给发送端处理器201和接收端处理器301。
本发明具体实施方式中,发送数据流程中,所述装置中的各个模块及单元实现如下功能:
在数据发送之前,所述发送端处理器201还用于:对发送数据控制器101做初始化配置,所述初始化配置包括:对发送数据控制器101配置待发送数据的源地址、待发送数据的类型,待发送数据的大小,待发送数据的目的地址和待发送数据占用的通道。
相应的,为了灵活处理,以及各类型之间的独立性,发送数据控制器101中可以用多个通道分别传输不同类型的数据。
所述发送端处理器201还用于根据待发送数据的类型将待发送数据写入的发送端内存单元203的匹配位置中。
当发送数据完全写入发送端内存单元203和/或当发送端内存单元203预设空间被写满时,所述发送端处理器201还用于发送配置指令至发送数据控制器101,启动数据发送操作;当发送数据控制器101接收到发送配置指令时,按照待发送数据类型和数据大小从发送端内存单元203对应的源地址读取数据并执行发送操作。
所述预设空间可以为发送端内存单元203的全部存储空间,也可以为设定的部分存储空间,该实施方式中,不同通道的数据发送有不同的启动开关,针对于每一通道,可以分别启动也可以同时启动;当某一通道启动后,发送数据控制器101从预先配置好的某种类型的待发送数据的源地址读取数据并执行发送操作;这里,需要说明的时,数据发送和接收的物理通道可以是内嵌处理器之间的总线和/或外挂处理器之间的PCIe等接口;进一步的,为了提高数据处理的性能,并不一定要求在所有待发送数据都被写入发送端内存单元203后才执行发送操作;本发明具体实现方式中,可以配置发送数据控制器101,在检测到有适当个数的数据已被写入发送端内存单元203后就启动数据发送操作,以节省数据发送的延时。
发送数据过程中,发送中断控制器103具体用于:在监测到待发送数据通过发送数据控制器101发出时,产生中断请求以及修改本地的状态标志信息,并将中断请求发送给发送端处理器201以及接收端处理器301;此时,当发送端处理器201接收到中断请求时,其还用于释放已发送数据占用的发送端内存单元203的地址,以将释放的地址应用于新的待发送数据的存储。
当接收端处理器301接收到发送中断控制器103发送的中断请求时,准备读出数据。
进一步的,待发送端内存单元203中的数据发送完成时,可以直接转入新的数据的发送处理操作流程,也可以等待接收端处理器301的返回结果,以便于后续的数据处理;这里,接收端处理器301通过接收中断控制器107发送返回结果,该返回结果例如:发送数据完全接收,发送数据出错等。
本发明具体实施方式中,读出数据的流程中,所述装置中的各个模块及单元实现如下功能:
在数据发送之前,所述接收端处理器301用于:对接收端内存单元303做初始化配置,所述初始化配置包括在接收端内存单元303中预留接收数据的内存空间。
等待接收数据,接收数据控制器105用于检测来自发送数据控制器101的数据和地址,根据本地的地址映射关系,将数据写入接收端内存单元303。这里需要说明的时,发送数据控制器101发送到接收数据控制器105的地址信息,并不一定是接收端处理器301的决对物理地址,如此,接收数据控制器105接收到地址信息时,需要根据本地的实际地址映射关系灵活地做相应处理。
接收中断控制器107具体用于在监测到接收端内存单元303接收完成预定数量数据时,产生中断请求以及修改本地的状态标志信号,并将中断请求发送给接收端处理器301;进一步的,接收端处理器301接收到中断请求时,根据中断请求以及本地的状态标志信号确定数据的接收状态,并在适当时间自接收端内存单元303读出数据。
较佳的,接收端处理器301在数据读出完成时,还可以进一步的指示接收端中断控制器将产生的中断请求发送给发送端处理器201,以通知发送端处理器201数据接收完成。
结合图4、图5所示,本发明一实施方式提供一种多处理器通信方法,具体的,当数据有写入的需求时,所述方法包括:
S1、将目标数据写入发送端内存单元203;
S2、在目标数据写入发送端内存单元203后,配置发送数据控制器101,发送数据控制器101从发送端内存单元203读出数据,并经过接收端控制器写入接收端内存单元303中;
S3、在数据发送过程中,通过发送中断控制器103实时监测数据发送进程,并根据发送数据控制器101的状态发送中断请求给发送端处理器201,或将中断请求发送给发送端处理器201和接收端处理器301;
当数据有读出需求时,所述方法包括:
M1、接收数据控制器105自发送数据控制器101接收读出的数据及地址,将数据写入接收端内存单元303;
M2、在接收收据过程中,通过接收中断控制器107实时监测接收端内存单元303的存储状态,并根据接收端内存单元303的存储状态发送中断请求给接收端处理器301,或将中断请求发送给发送端处理器201和接收端处理器301;
M3、接收端处理器301接收到中断请求时,自接收端内存单元303读出数据。
本发明具体实施方式中,当数据有写入的需求时,所述步骤S1之前,所述方法还包括:在数据发送之前,通过所述发送端处理器201对发送数据控制器101做初始化配置,所述初始化配置包括:对发送数据控制器101配置待发送数据的源地址、待发送数据的类型,待发送数据的大小,待发送数据的目的地址和待发送数据占用的通道。相应的,为了灵活处理,以及各类型之间的独立性,发送数据控制器101中可以用多个通道分别传输不同类型的数据。
对于步骤S1,发送端处理器201根据待发送数据的类型将待发送数据写入的发送端内存单元203的匹配位置中。
对于步骤S2,当发送数据完全写入发送端内存单元203和/或当发送端内存单元203预设空间被写满时,通过发送端处理器201发送配置指令至发送数据控制器101,启动数据发送操作;当发送数据控制器101接收到发送配置指令时,按照待发送数据类型和数据大小从发送端内存单元203对应的源地址读取数据并执行发送操作。
所述预设空间可以为发送端内存单元203的全部存储空间,也可以为设定的部分存储空间,该实施方式中,不同通道的数据发送有不同的启动开关,针对于每一通道,可以分别启动也可以同时启动;当某一通道启动后,发送数据控制器101从预先配置好的某种类型的待发送数据的源地址读取数据并执行发送操作;这里,需要说明的时,数据发送和接收的物理通道可以是内嵌处理器之间的总线和/或外挂处理器之间的PCIe等接口;进一步的,为了提高数据处理的性能,并不一定要求在所有待发送数据都被写入发送端内存单元203后才执行发送操作;本发明具体实现方式中,可以配置发送数据控制器101,在检测到有适当个数的数据已被写入发送端内存单元203后就启动数据发送操作,以节省数据发送的延时。
对于步骤S3,发送数据过程中,通过发送中断控制器103监测到待发送数据通过发送数据控制器101发出时,产生中断请求以及修改本地的状态标志信息,并将中断请求发送给发送端处理器201以及接收端处理器301;此时,当发送端处理器201接收到中断请求时,其还用于释放已发送数据占用的发送端内存单元203的地址,以将释放的地址应用于新的待发送数据的存储。
当接收端处理器301接收到发送中断控制器103发送的中断请求时,准备读出数据。
进一步的,待发送端内存单元203中的数据发送完成时,可以直接转入新的数据的发送处理操作流程,也可以等待接收端处理器301的返回结果,以便于后续的数据处理;这里,接收端处理器301通过接收中断控制器107发送返回结果,该返回结果例如:发送数据完全接收,发送数据出错等。
本发明具体实施方式中,当数据有读出需求时,在步骤M1之前,所述方法还包括:在数据发送之前,通过接收端处理器301对接收端内存单元303做初始化配置,所述初始化配置包括在接收端内存单元303中预留接收数据的内存空间。
对于步骤M1,等待接收数据,通过接收数据控制器105检测来自发送数据控制器101的数据和地址,根据本地的地址映射关系,将数据写入接收端内存单元303。这里需要说明的时,发送数据控制器101发送到接收数据控制器105的地址信息,并不一定是接收端处理器301的决对物理地址,如此,接收数据控制器105接收到地址信息时,需要根据本地的实际地址映射关系灵活地做相应处理。
对于步骤M2,接收中断控制器107在监测到接收端内存单元303接收完成预定数量数据时,产生中断请求以及修改本地的状态标志信号,并将中断请求发送给接收端处理器301。
进一步的,对于步骤M3,接收端处理器301接收到中断请求时,根据中断请求以及本地的状态标志信号确定数据的接收状态,并在适当时间自接收端内存单元303读出数据。
较佳的,接收端处理器301在数据读出完成时,还可以进一步的指示接收端中断控制器将产生的中断请求发送给发送端处理器201,以通知发送端处理器201数据接收完成。
综上所述,本发明的多处理器通信方法及装置可以在多个处理器之间实现高效、快速的数据交互,同时尽量减少数据传递过程中的处理器的参与程度,降低处理器的逻辑复杂程度,减轻处理器的负担,并在各种应用场景中的数据交互时,均不会有大的效率损失,所述应用场景例如:片上多处理器之间或片外多处理器之间。
以上所描述的系统实施方式仅仅是示意性的,其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件是逻辑模块,即可以位于芯片逻辑中的一个模块中,或者也可以分布到芯片内的多个数据处理模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
本申请可用于众多通用或专用的芯片设计中。例如:交换芯片、路由器芯片,服务器芯片等等。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明,它们并非用以限制本发明的保护范围,凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1.一种多处理器通信装置,其特征在于,包括:数据交互处理模块,以及至少一组通过数据交互处理模块进行数据交互的发送接收组件;
每组所述发送接收组件包括:独立设置的发送模块和接收模块;
所述发送模块包括:发送端处理器和发送端内存单元,所述发送端处理器用于当数据有写入的需求时,将目标数据写入发送端内存单元;
所述接收模块包括:接收端处理器和接收端内存单元,所述接收端处理器用于当有数据读出的需求时,从接收端内存单元读出数据;
所述数据交互处理模块对应每组发送接收组件至少配置一个数据接收和数据发送通道,其包括:发送数据控制器、发送中断控制器、接收数据控制器和接收中断控制器;
所述发送数据控制器用于接收发送端处理器的发送数据请求,将数据从发送端内存单元中读出并通过接收数据控制器发送给接收端内存单元;
发送中断控制器用于检测发送数据控制器的状态,并根据发送数据控制器的状态发送中断请求给发送端处理器,或将中断请求发送给发送端处理器和接收端处理器;
接收数据控制器用于接收来自发送数据控制器的数据及地址,并将数据写入接收端内存单元;
接收中断控制器用于检测接收端内存单元的存储状态,并根据接收端内存单元的存储状态发送中断请求给接收端处理器,或将中断请求发送给发送端处理器和接收端处理器。
2.根据权利要求1所述的多处理器通信装置,其特征在于,在数据发送之前,所述发送端处理器还用于:对发送数据控制器做初始化配置,所述初始化配置包括:对发送数据控制器配置待发送数据的源地址、待发送数据的类型,待发送数据的大小,待发送数据的目的地址和待发送数据占用的通道。
3.根据权利要求1所述的多处理器通信装置,其特征在于,所述发送端处理器还用于根据待发送数据的类型将待发送数据写入发送端内存单元的匹配位置中。
4.根据权利要求1所述的多处理器通信装置,其特征在于,当发送数据完全写入发送端内存单元和/或当发送端内存单元预设空间被写满时,所述发送端处理器还用于发送配置指令至发送数据控制器,启动数据发送操作;
当发送数据控制器接收到发送配置指令时,按照待发送数据类型和数据大小从发送端内存单元对应的源地址读取数据并执行发送操作。
5.根据权利要求1所述的多处理器通信装置,其特征在于,数据发送过程中,发送中断控制器具体用于:在监测到待发送数据通过发送数据控制器发出时,产生中断请求以及修改本地的状态标志信息,并将中断请求发送给发送端处理器;或将中断请求同时发送给发送端处理器和接收端处理器;
发送端处理器具体用于:当接收到发送中断控制器发送的中断请求时,释放已发送数据占用的发送端内存单元的地址;
接收端处理器还用于:当接收到发送中断控制器发送的中断请求时,准备读出数据。
6.根据权利要求1所述的多处理器通信装置,其特征在于,在数据发送之前,所述接收端处理器还用于:对接收端内存单元做初始化配置,所述初始化配置包括在接收端内存单元中预留接收数据的内存空间以及配置接收数据的地址映射关系。
7.根据权利要求1所述的多处理器通信装置,其特征在于,接收数据控制器还用于:检测来自发送数据控制器的数据和地址,根据本地的地址映射关系,将数据写入接收端内存单元。
8.根据权利要求1所述的多处理器通信装置,其特征在于,接收中断控制器具体用于在监测到接收端内存单元接收完成预定数量数据时,产生中断请求以及修改本地的状态标志信号,并将中断请求发送给接收端处理器;
接收端处理器接收到中断请求时,自接收端内存单元读出数据。
9.根据权利要求8所述的多处理器通信装置,其特征在于,数据读出完成时,接收端处理器还用于指示接收端中断控制器将产生的中断请求发送给发送端处理器。
10.一种多处理器通信方法,其特征在于,
当数据有写入的需求时,所述方法包括:
S1、将目标数据写入发送端内存单元;
S2、在目标数据写入发送端内存单元后,配置发送数据控制器,发送数据控制器从发送端内存单元读出数据,并经过接收端控制器写入接收端内存单元中;
S3、在数据发送过程中,通过发送中断控制器实时监测数据发送进程,并根据发送数据控制器的状态发送中断请求给发送端处理器,或将中断请求发送给发送端处理器和接收端处理器;
当数据有读出需求时,所述方法包括:
M1、接收数据控制器自发送数据控制器接收读出的数据及地址,将数据写入接收端内存单元;
M2、在接收收据过程中,通过接收中断控制器实时监测接收端内存单元的存储状态,并根据接收端内存单元的存储状态发送中断请求给接收端处理器,或将中断请求发送给发送端处理器和接收端处理器;
M3、接收端处理器接收到中断请求时,自接收端内存单元读出数据。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910953078.8A CN110647494A (zh) | 2019-10-09 | 2019-10-09 | 多处理器通信方法及装置 |
PCT/CN2020/122865 WO2021068978A1 (zh) | 2019-10-09 | 2020-10-22 | 多处理器通信方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910953078.8A CN110647494A (zh) | 2019-10-09 | 2019-10-09 | 多处理器通信方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110647494A true CN110647494A (zh) | 2020-01-03 |
Family
ID=69012448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910953078.8A Pending CN110647494A (zh) | 2019-10-09 | 2019-10-09 | 多处理器通信方法及装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110647494A (zh) |
WO (1) | WO2021068978A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112506847A (zh) * | 2021-02-04 | 2021-03-16 | 上海励驰半导体有限公司 | 多处理器通信方法及系统 |
WO2021068978A1 (zh) * | 2019-10-09 | 2021-04-15 | 盛科网络(苏州)有限公司 | 多处理器通信方法及装置 |
CN113472812A (zh) * | 2021-09-01 | 2021-10-01 | 深圳鼎信通达股份有限公司 | 报文数据处理方法、装置及计算机可读存储介质 |
CN114077568A (zh) * | 2020-08-18 | 2022-02-22 | Oppo广东移动通信有限公司 | 核间通信方法、装置、电子组件以及电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104933009A (zh) * | 2015-04-29 | 2015-09-23 | 中国人民解放军国防科学技术大学 | 一种用于多核dsp间的片上通信方法及数据通信装置 |
CN106095604A (zh) * | 2016-06-21 | 2016-11-09 | 京信通信技术(广州)有限公司 | 一种多核处理器的核间通信方法及装置 |
CN108073545A (zh) * | 2016-11-17 | 2018-05-25 | 联芯科技有限公司 | 一种多处理器通信装置及方法 |
CN108845969A (zh) * | 2018-03-28 | 2018-11-20 | 核工业理化工程研究院 | 适用于不完全对称多处理微控制器的操作控制方法及操作系统 |
CN109933438A (zh) * | 2019-01-31 | 2019-06-25 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 高速共享内存数据收发系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102866971B (zh) * | 2012-08-28 | 2015-11-25 | 华为技术有限公司 | 传输数据的装置、系统及方法 |
CN107957971A (zh) * | 2017-11-02 | 2018-04-24 | 桂林电子科技大学 | 一种基于fpga的多处理器之间的通信系统及通信方法 |
CN110647494A (zh) * | 2019-10-09 | 2020-01-03 | 盛科网络(苏州)有限公司 | 多处理器通信方法及装置 |
-
2019
- 2019-10-09 CN CN201910953078.8A patent/CN110647494A/zh active Pending
-
2020
- 2020-10-22 WO PCT/CN2020/122865 patent/WO2021068978A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104933009A (zh) * | 2015-04-29 | 2015-09-23 | 中国人民解放军国防科学技术大学 | 一种用于多核dsp间的片上通信方法及数据通信装置 |
CN106095604A (zh) * | 2016-06-21 | 2016-11-09 | 京信通信技术(广州)有限公司 | 一种多核处理器的核间通信方法及装置 |
CN108073545A (zh) * | 2016-11-17 | 2018-05-25 | 联芯科技有限公司 | 一种多处理器通信装置及方法 |
CN108845969A (zh) * | 2018-03-28 | 2018-11-20 | 核工业理化工程研究院 | 适用于不完全对称多处理微控制器的操作控制方法及操作系统 |
CN109933438A (zh) * | 2019-01-31 | 2019-06-25 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 高速共享内存数据收发系统 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021068978A1 (zh) * | 2019-10-09 | 2021-04-15 | 盛科网络(苏州)有限公司 | 多处理器通信方法及装置 |
CN114077568A (zh) * | 2020-08-18 | 2022-02-22 | Oppo广东移动通信有限公司 | 核间通信方法、装置、电子组件以及电子设备 |
WO2022037176A1 (zh) * | 2020-08-18 | 2022-02-24 | Oppo广东移动通信有限公司 | 核间通信方法、装置、电子组件以及电子设备 |
CN112506847A (zh) * | 2021-02-04 | 2021-03-16 | 上海励驰半导体有限公司 | 多处理器通信方法及系统 |
CN113472812A (zh) * | 2021-09-01 | 2021-10-01 | 深圳鼎信通达股份有限公司 | 报文数据处理方法、装置及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
WO2021068978A1 (zh) | 2021-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110647494A (zh) | 多处理器通信方法及装置 | |
US10986171B2 (en) | Method for unified communication of server, baseboard management controller, and server | |
CN106951388B (zh) | 一种基于PCIe的DMA数据传输方法及系统 | |
CN108595353A (zh) | 一种基于PCIe总线的控制数据传输的方法及装置 | |
CN108107827B (zh) | 一种基于zynq平台软核的srio控制方法 | |
CN106959935B (zh) | 一种兼容i2c通信与ipmb通信的方法 | |
CN111107586B (zh) | 一种bbu前传数据的处理方法及系统 | |
CN106302071B (zh) | 一种适配器、网络设备以及端口配置的方法 | |
CN103984662A (zh) | 一种读、写数据的方法及设备、存储系统 | |
US20190042161A1 (en) | Hard Disk Operation Method and Hard Disk Manager | |
WO2015032309A1 (en) | Work mode negotiation | |
CN112445735A (zh) | 一种联邦学习数据传输方法、计算机设备、系统及存储介质 | |
CN115827524A (zh) | 一种数据传输方法以及装置 | |
US11467998B1 (en) | Low-latency packet processing for network device | |
CN112817774B (zh) | 用于片上网络中的事务广播的系统和方法 | |
CN116185499B (zh) | 寄存器数据传输方法、寄存器缓存模块、智能设备和介质 | |
CN113268358B (zh) | 数据通信方法、装置和系统及多设备级联系统 | |
US20240037056A1 (en) | Information processing apparatus, information processing system, connection control method, and non-transitory computer readable medium storing connection control program | |
CN109150724A (zh) | 一种通信方法和网卡 | |
CN109918325A (zh) | 基于Avalon总线的接口转换桥、接口转换方法及系统 | |
CN106708755A (zh) | Pcie接口实现方法及装置 | |
CN114124850B (zh) | 一种网络通信方法及装置、存储介质 | |
CN112367280B (zh) | 一种rcpu代理板健康检测方法及rcpu代理板 | |
US9336174B1 (en) | Dynamic interface model | |
US20240069754A1 (en) | Computing system and associated method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province Applicant after: Suzhou Shengke Communication Co.,Ltd. Address before: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit Applicant before: CENTEC NETWORKS (SUZHOU) Co.,Ltd. |
|
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200103 |