JP4738891B2 - データ処理装置およびそのポーリング・ループ管理方法 - Google Patents
データ処理装置およびそのポーリング・ループ管理方法 Download PDFInfo
- Publication number
- JP4738891B2 JP4738891B2 JP2005152188A JP2005152188A JP4738891B2 JP 4738891 B2 JP4738891 B2 JP 4738891B2 JP 2005152188 A JP2005152188 A JP 2005152188A JP 2005152188 A JP2005152188 A JP 2005152188A JP 4738891 B2 JP4738891 B2 JP 4738891B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- main processing
- auxiliary
- main
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 310
- 238000007726 management method Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims description 47
- 230000004044 response Effects 0.000 claims description 5
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 208000033748 Device issues Diseases 0.000 claims 1
- 230000008569 process Effects 0.000 description 27
- 230000007246 mechanism Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Advance Control (AREA)
Description
22 実行装置
24 レジスタ
26 ポート
27 ポート
28 イベントレジスタ
30 DMA制御器
32 パス
40 データ・アクセラレータ
42 パス
50 LCO制御器
52 パス
55 バス
60 ビデオ表示メモリ
70 表示装置
80 メモリ
82 完了フラグ
84 完了フラグ
86 完了フラグ
90 イベント生成器
92 ORゲート
94 割り込み制御器
Claims (24)
- メイン処理装置と、
該メイン処理装置の代わりにタスクを実行するように動作する補助処理装置と、を備え、
前記補助処理装置は前記タスクが完了した時に、完了フィールドをセットするように動作すると共に、前記メイン処理装置は該完了フィールドをポーリングして、前記タスクが完了しているかどうかを判断するように動作し、
前記完了フィールドを閾値の回数だけポーリングした時に、前記メイン処理装置が、前記タスクが完了していないと判断したならば、該メイン処理装置は省電力モードに入るように動作し、
前記補助処理装置は前記タスクが完了した時、前記メイン処理装置と前記補助処理装置とを相互に接続するパス上に通知を発行するように動作し、しかも
前記メイン処理装置は、前記通知を受け取った時に、前記省電力モードを終了するように動作する、
データ処理装置。 - 前記補助処理装置は前記タスクが完了した時に、割り込みパスを通して前記メイン処理装置への割り込み信号を発行し、前記パスは前記メイン処理装置と前記補助処理装置とを相互接続して前記割り込みパスと連携し、前記通知が前記割り込み信号から検出される、請求項1に記載のデータ処理装置。
- 前記メイン処理装置は、前記割り込み信号に応答して割り込み処理を有効あるいは無効にするようにプログラム可能であり、割り込み処理が無効である場合、メイン処理ロジックは前記割り込み信号を無視し、該割り込み信号から検出された前記通知を受け取った時に、前記省電力モードを終了するように動作する、請求項2に記載のデータ処理装置。
- さらに、前記メイン処理装置と関連する割り込み制御器を含み、前記補助処理装置から、あるいは他の割り込みソースから前記メイン処理装置へ発行される割り込み信号を受け取るように動作し、前記割り込み制御器は、各割り込みソースからの割り込み信号を有効あるいは無効にするようにプログラムでき、前記メイン処理装置が応答して割り込み処理を実行する割り込み信号を制御する、請求項2に記載のデータ処理装置。
- 前記メイン処理装置は、前記通知が受け取られた時にセットされる制御記憶を有する、請求項1に記載のデータ処理装置。
- 前記完了フィールドを前記閾値の回数だけポーリングした時に、前記メイン処理装置が前記タスクが完了していないと判断したならば、前記メイン処理装置は通知命令待ちを実行し、前記省電力モードに入るように動作する、請求項1に記載のデータ処理装置。
- 前記メイン処理装置は、前記通知が受け取られた時にセットされる制御記憶を有して、前記通知命令待ちが実行された時に、前記メイン処理装置は、前記制御記憶がセットされたかどうかを確認し、セットされていれば、前記省電力モードに入ることを回避する、請求項6に記載のデータ処理装置。
- 前記メイン処理装置は、前記省電力モード中であるとき、前記メイン処理装置によって例外が受け取られた場合、前記省電力モードを終了するように動作し、前記例外は有効な割り込み又は不明確なデータの異常終了のいずれか1つを含む、請求項1に記載のデータ処理装置。
- 前記補助処理装置を複数個含み、それら補助処理装置の各々は、前記メイン処理装置の代わりに関連するタスクを実行するように動作し、それら補助処理装置の各々は、前記関連するタスクが完了したとき、関連する完了フィールドをセットするように動作する、請求項1に記載のデータ処理装置。
- 前記メイン処理装置は、一つ以上の完了フィールドをポーリングするように動作して、前記関連する一つ以上のタスクが完了したかどうかを判断し、
前記一つ以上の完了フィールドを前記閾値の回数だけポーリングした時に、前記メイン処理装置が、前記一つ以上の関連するタスクがいずれも完了していないと判断したならば、前記メイン処理装置は前記省電力モードに入るように動作し、
前記補助処理装置の各々は、それぞれに関連するタスクが完了した時、前記メイン処理装置と該補助処理装置とを相互に接続する前記パス上に前記通知を発行するように動作し、しかも
前記メイン処理装置は、前記通知を受け取った時に前記省電力モードを終了し、前記一つ以上の完了フィールドをポーリングし、前記一つ以上の関連するタスクが完了したかどうかを判断するように動作する、
請求項9に記載のデータ処理装置。 - 前記補助処理装置の各々が、それぞれに関連するタスクが完了した時に、関連する割り込みパスを通して関連する割り込み信号を発行し、各パスは前記メイン処理装置と前記補助処理装置の一つとを相互に接続して、前記関連する割り込みパスと連携し、前記関連する割り込み信号から前記通知が検出され、前記データ処理装置がさらに、
割り込み制御器は、前記各補助処理装置によって生成された前記割り込み信号を受け取るように動作し、該割り込み制御器は、前記各補助処理装置からの割り込み信号を有効あるいは無効にするようにプログラムできることを含む、請求項9に記載のデータ処理装置。 - 前記各補助処理装置によって発行された前記割り込み信号を受け取るように動作し、いくつかの前記割り込み信号を受け取った時に前記通知を生成するように動作する、通知生成ロジックをさらに含む、請求項11に記載のデータ処理装置。
- メイン処理装置と、該メイン処理装置の代わりにタスクを実行する補助処理装置とを有するデータ処理装置におけるポーリング管理方法であって、
前記補助処理装置が前記タスクを完了した時、前記補助処理装置が完了フィールドをセットするステップと、
前記メイン処理装置が、該完了フィールドをポーリングして、前記タスクが完了したかどうかを判断するステップと、
該完了フィールドを閾値の回数だけポーリングした時、前記タスクが完了していないと前記メイン処理装置が判断したならば、前記メイン処理装置は省電力モードに入るステップと、
前記タスクが完了した時、前記補助処理装置が、前記メイン処理装置と前記補助処理装置とを相互に接続するパスを通して前記メイン処理装置へ通知を発行するステップと、
前記メイン処理装置が、前記通知を受け取った時、前記省電力モードを終了するステップと、
を含む、前記方法。 - 前記タスクが完了した時、前記補助処理装置が、割り込みパスを通して前記メイン処理装置に割り込み信号を発行し、前記パスは前記メイン処理装置と前記補助処理装置とを相互に接続して前記割り込みパスと連携するステップ、および
前記割り込み信号から前記通知を検出するステップ、
をさらに含む、請求項13に記載の方法。 - 前記メイン処理装置は前記割り込み信号に応答して割り込み処理を有効あるいは無効にするようにプログラムでき、割り込み処理が無効である場合、前記メイン処理ロジックは前記割り込み信号を無視し、前記割り込み信号から検出された前記通知を受け取った時、前記省電力モードを終了する、請求項14に記載の方法。
- 前記メイン処理装置と関連する割り込み制御器が、前記補助処理装置あるいは他の割り込みソースから前記メイン処理装置へ発行される割り込み信号を受け取り、該割り込み制御器は、各割り込みソースからの割り込み信号を有効あるいは無効にするようにプログラムされ、前記メイン処理装置が応答して割り込み処理を実行する割り込み信号を制御する、ステップをさらに含む、請求項14に記載の方法。
- 前記通知が受け取られた時、前記メイン処理装置が、前記メイン処理装置内に制御記憶をセットするステップをさらに含む、請求項13に記載の方法。
- 前記完了フィールドを前記閾値の回数だけポーリングした時に、前記タスクが完了していないと前記メイン処理装置が判断したならば、前記メイン処理装置が通知命令待ちを実行することによって前記省電力モードに入る、請求項13に記載の方法。
- 前記通知が受け取られた時に、前記メイン処理装置が、前記メイン処理装置内に制御記憶をセットするステップ、および、
前記通知命令待ちが実行された時に、前記メイン処理装置が、該制御記憶がセットされたかどうかを確認し、セットされていれば、前記省電力モードに入ることを回避するステップ、
を含む、請求項18に記載の方法。 - 前記メイン処理装置は、前記省電力モード中に該メイン処理装置によって例外が受け取られた場合、該省電力モードを終了し、前記例外は有効な割り込み又は不明確なデータの異常終了のいずれか1つを含む、請求項13に記載の方法。
- 前記データ処理装置は前記補助処理装置を複数個含み、それら補助処理装置の各々が、前記メイン処理装置の代わりに関連するタスクを実行するように動作し、それら補助処理装置の各々は、前記関連するタスクが完了した時に、関連する完了フィールドをセットする、請求項13に記載の方法。
- 前記メイン処理装置は、一つ以上の完了フィールドをポーリングして、前記関連する一つ以上のタスクが完了したかどうかを判断し、
前記一つ以上の完了フィールドを前記閾値の回数だけポーリングした時に、前記一つ以上の関連するタスクがいずれも完了していないと前記メイン処理装置が判断したならば、前記メイン処理装置は前記省電力モードに入り、
前記補助処理装置の各々は、それぞれに関連するタスクが完了すると、前記メイン処理装置と該補助処理装置とを相互に接続するパス上に前記通知を発行し、
前記メイン処理装置は前記通知を受け取った時、前記省電力モードを終了し、前記一つ以上の完了フィールドをポーリングして、任意の前記関連する一つ以上のタスクが完了したかどうかを判断する、
請求項21に記載の方法。 - 前記補助処理装置の各々は、それぞれに関連するタスクが完了した時、関連する割り込みパスを通して関連する割り込み信号を発行し、各パスは前記メイン処理装置と一つ以上の前記補助処理装置とを相互に接続して、前記関連する割り込みパスと連携し、前記関連する割り込み信号から前記通知が検出され、
割り込み制御器で、前記各補助処理装置によって生成された前記割り込み信号を受け取るステップであって、該割り込み制御器は前記各補助処理装置からの割り込み信号を有効あるいは無効にするようにプログラムされている、
前記ステップをさらに含む、請求項21に記載の方法。 - 前記各補助処理装置が発行した前記割り込み信号を通知生成ロジックへと経路付けるステップ、および
前記通知生成ロジックがいくつかの前記割り込み信号を受け取った時、該通知生成ロジックが前記通知を生成するステップ、
を含む、請求項23に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0411792.5 | 2004-05-26 | ||
GB0411792A GB2414573B (en) | 2004-05-26 | 2004-05-26 | Control of access to a shared resource in a data processing apparatus |
US11/032226 | 2005-01-11 | ||
US11/032,226 US7805550B2 (en) | 2004-05-26 | 2005-01-11 | Management of polling loops in a data processing apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005346708A JP2005346708A (ja) | 2005-12-15 |
JP4738891B2 true JP4738891B2 (ja) | 2011-08-03 |
Family
ID=34635451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005152188A Active JP4738891B2 (ja) | 2004-05-26 | 2005-05-25 | データ処理装置およびそのポーリング・ループ管理方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4738891B2 (ja) |
GB (1) | GB2414575B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5155336B2 (ja) * | 2008-01-15 | 2013-03-06 | カーネロンシリコン株式会社 | タスク処理装置 |
JP6070150B2 (ja) | 2012-12-14 | 2017-02-01 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284642A (ja) * | 1998-03-31 | 1999-10-15 | Nec Eng Ltd | データ伝送システム、ポーリング方法、およびポーリング回数設定方法 |
JPH11296494A (ja) * | 1998-04-15 | 1999-10-29 | Hitachi Ltd | 複合プロセッサシステム |
JP2000029088A (ja) * | 1998-07-07 | 2000-01-28 | Casio Comput Co Ltd | 電子カメラ |
JP2002079723A (ja) * | 2000-06-08 | 2002-03-19 | Ricoh Co Ltd | データ通信装置および画像形成装置とそれらによって構成される画像形成装置管理システムおよびその給電制御方法 |
JP2002141920A (ja) * | 2000-10-31 | 2002-05-17 | Pfu Ltd | ノード監視方法、ノード監視システム、および記録媒体 |
JP2002202834A (ja) * | 2000-12-28 | 2002-07-19 | Canon Inc | 情報処理装置、通信システム、電力制御方法、及び記憶媒体 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7577823B2 (en) * | 2002-07-03 | 2009-08-18 | Nxp B.V. | Wake-up and sleep conditions of processors in a multi-processor system |
-
2005
- 2005-04-20 GB GB0508005A patent/GB2414575B/en active Active
- 2005-05-25 JP JP2005152188A patent/JP4738891B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11284642A (ja) * | 1998-03-31 | 1999-10-15 | Nec Eng Ltd | データ伝送システム、ポーリング方法、およびポーリング回数設定方法 |
JPH11296494A (ja) * | 1998-04-15 | 1999-10-29 | Hitachi Ltd | 複合プロセッサシステム |
JP2000029088A (ja) * | 1998-07-07 | 2000-01-28 | Casio Comput Co Ltd | 電子カメラ |
JP2002079723A (ja) * | 2000-06-08 | 2002-03-19 | Ricoh Co Ltd | データ通信装置および画像形成装置とそれらによって構成される画像形成装置管理システムおよびその給電制御方法 |
JP2002141920A (ja) * | 2000-10-31 | 2002-05-17 | Pfu Ltd | ノード監視方法、ノード監視システム、および記録媒体 |
JP2002202834A (ja) * | 2000-12-28 | 2002-07-19 | Canon Inc | 情報処理装置、通信システム、電力制御方法、及び記憶媒体 |
Also Published As
Publication number | Publication date |
---|---|
GB2414575B (en) | 2007-06-06 |
GB2414575A (en) | 2005-11-30 |
JP2005346708A (ja) | 2005-12-15 |
GB0508005D0 (en) | 2005-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7805550B2 (en) | Management of polling loops in a data processing apparatus | |
US8539485B2 (en) | Polling using reservation mechanism | |
GB2566446B (en) | Message handling unit to control passing of messages between power domains in an integrated circuit | |
US8117475B2 (en) | Direct memory access controller | |
EP0166272B1 (en) | Processor bus access | |
JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
US8607241B2 (en) | Compare and exchange operation using sleep-wakeup mechanism | |
US9141572B2 (en) | Direct memory access controller | |
US20040205719A1 (en) | Hop method for stepping parallel hardware threads | |
JPH04246740A (ja) | マイクロコンピュータ | |
US11360809B2 (en) | Multithreaded processor core with hardware-assisted task scheduling | |
KR20100053593A (ko) | 컴퓨터 시스템에서 다른 프로세서들에 대한 시스템 관리 인터럽트들을 방송하기 위한 메커니즘 | |
US20140129784A1 (en) | Methods and systems for polling memory outside a processor thread | |
US7565659B2 (en) | Light weight context switching | |
US7222251B2 (en) | Microprocessor idle mode management system | |
WO1999027434A1 (en) | Using firmware to enhance the functionality of a controller | |
CN113093899B (zh) | 一种跨电源域数据传输方法 | |
US6516378B1 (en) | Microprocessor for controlling busses | |
JP4738891B2 (ja) | データ処理装置およびそのポーリング・ループ管理方法 | |
US9946665B2 (en) | Fetch less instruction processing (FLIP) computer architecture for central processing units (CPU) | |
US7197655B2 (en) | Lowered PU power usage method and apparatus | |
JP2875546B2 (ja) | 情報処理システム | |
JPH1139266A (ja) | マルチプロセッサ装置 | |
JP2001290664A (ja) | マルチタスク制御プロセッサシステム | |
JP2000285089A (ja) | マイクロプロセッサ及びデータの共有方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4738891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |