CN104869360B - 视频采集和显示同步方法和装置 - Google Patents

Abstract

本发明实施例提供一种视频采集和显示同步方法和装置，通过获取预设时间段内显示模块输出的像素个数，根据预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，由于采集模块采集的像素个数是根据芯片的行缓存的存储容量确定的，因此，利用芯片的行缓缓存像素即可，无需增加额外的帧缓存，从而，降低芯片设计的复杂度，降低芯片成本。

Description

视频采集和显示同步方法和装置

技术领域

本发明实施例涉及视频处理技术，尤其涉及一种视频采集和显示同步方法和装置。

背景技术

视频设备通常由视频采集、处理和输出显示等模块构成，例如：视频监控设备。

典型的视频监控设备如数字硬盘录像机、模拟监控摄像头等，通常，视频采集和视频显示采用相互独立的时序驱动，两个时序驱动的启动时间和时序驱动的节拍均有可能不同，因此，为了保证视频设备能够正常工作，通常，需要多个帧缓存对采集的数据进行缓存。

然而，采用现有技术的方法，会增加芯片的设计的复杂度。

发明内容

本发明实施例提供一种视频采集和显示同步方法和装置，以降低芯片设计的复杂度。

第一方面，本发明实施例提供一种视频采集和显示同步方法，包括：

获取预设时间段内显示模块输出的像素个数；

根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块的在预设时间段内采集的像素的个数范围。

结合第一方面，在第一方面的第一种可能的实现方式中，所述根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，包括：

确定所述允许采集模块在预设时间段内采集的像素的个数的范围的最小值为所述预设时间段内显示模块输出的像素个数，最大值为所述预设时间段内显示模块输出的像素个数的与所述芯片的行缓存的存储容量的和。

结合第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述方法还包括：

若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围内，则通过调整显示模块的行消隐使所述采集和显示同步。

结合第一方面的第一种可能的实现方式，在第一方面的第三种可能的实现方式中，所述方法还包括：

若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围外，则通过调整采集时序使所述采集和显示同步。

结合第一方面或第一方面的第一种可能的实现方式至第三种可能的实现方式中任一种可能的实现方式，在第一方面的第四种可能的实现方式中，所述获取预设时间段内显示模块输出的像素个数，包括：

获取显示模块输出一行的像素的个数以及输出一行的像素的时间；

所述预设时间为所述输出一行的像素的时间与每帧包含的行数的乘积，所述预设时间段内显示模块输出的像素的个数为显示模块输出一行的像素的个数与每帧包含的行数的乘积。

结合第一方面或第一方面的第一种可能的实现方式至第四种可能的实现方式中任一种可能的实现方式，在第一方面的第五种可能的实现方式中，还包括：

获取所述采集模块采集像素到显示模块显示像素之间的时延；

根据所述时延确定显示模块显示有效数据的时间。

结合第一方面的第五种可能的实现方式，在第一方面的第六种可能的实现方式中，所述根据所述时延确定显示模块的显示有效数据的时间，包括：

显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为所述时延。

结合第一方面的第六种可能的实现方式，在第一方面的第七种可能的实现方式中，所述方法还包括：

调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。

第二方面，本发明实施例提供一种视频采集和显示同步装置，包括：

获取模块，用于获取预设时间段内显示模块输出的像素个数；

处理模块，用于根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块的在预设时间段内采集的像素的个数范围。

结合第二方面，在第二方面的第一种可能的实现方式中，所述处理模块具体用于确定所述允许采集模块在预设时间段内采集的像素的个数的范围的最小值为所述预设时间段内显示模块输出的像素个数，最大值为所述预设时间段内显示模块输出的像素个数的与所述芯片的行缓存的存储容量的和。

结合第二方面的第一种可能的实现方式，在第二方面的第二种可能的实现方式中，所述处理模块还用于若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围内，则通过调整显示模块的行消隐使所述采集和显示同步。

结合第二方面的第一种可能的实现方式，在第二方面的第三种可能的实现方式中，所述处理模块还用于若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围外，则通过调整采集时序使所述采集和显示同步。

结合第二方面或第二方面的第一种可能的实现方式至第三种可能的实现方式中任一种可能的实现方式，在第二方面的第四种可能的实现方式中，所述获取模块具体用于获取显示模块输出一行的像素的个数以及输出一行的像素的时间；

所述预设时间为所述输出一行的像素的时间与每帧包含的行数的乘积，所述预设时间段内显示模块输出的像素的个数为显示模块输出一行的像素的个数与每帧包含的行数的乘积。

结合第二方面或第二方面的第一种可能的实现方式至第四种可能的实现方式中任一种可能的实现方式，在第二方面的第五种可能的实现方式中，所述获取模块还用于获取所述采集模块采集像素到显示模块显示像素之间的时延；

所述处理模块还用于根据所述时延确定显示模块显示有效数据的时间。

结合第二方面的第五种可能的实现方式，在第二方面的第六种可能的实现方式中，所述处理模块具体用于显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为所述时延。

结合第二方面的第六种可能的实现方式，在第二方面的第七种可能的实现方式中，所述处理模块还用于调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。

本发明实施例提供的视频采集和显示同步方法和装置，通过获取预设时间段内显示模块输出的像素个数，根据预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，由于采集模块采集的像素个数是根据芯片的行缓存的存储容量确定的，因此，利用芯片的行缓缓存像素即可，无需增加额外的帧缓存，从而，降低芯片设计的复杂度，降低芯片成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明视频采集和显示同步方法实施例一的流程示意图；

图2为本发明视频采集和显示同步方法的时序示意图；

图3为本发明视频采集和显示同步装置实施例一的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明通过利用芯片的行缓存，保证视频采集和显示的同步，无需增加额外的帧缓存，从而，降低芯片设计的复杂度，降低芯片成本。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图1为本发明视频采集和显示同步方法实施例一的流程示意图，如图1所示，本实施例的方法如下：

S101：获取预设时间段内显示模块输出的像素个数。

具体地，获取显示模块输出一行的像素的个数以及输出一行的像素的时间。

预设时间为输出一行的像素的时间与每帧包含的行数的乘积，输出一行的像素的时间，包括行消隐时间和输出有效像素的时间，每帧包含的行数也称为帧的高度，通常一帧包含多行。

预设时间段内显示模块输出的像素的个数为显示模块输出一行的像素的个数与每帧包含的行数的乘积。

S102：根据预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块的在预设时间段内采集的像素的个数范围。

确定允许采集模块在预设时间段内采集的像素的个数的范围的最小值为预设时间段内显示模块输出的像素个数，最大值为所述预设时间段内显示模块输出的像素个数的与芯片的行缓存的存储容量的和。

举例来说，假设预设时间段内显示模块输出的像素的个数为n1，芯片的行缓存的存储容量最大能够存储n2个像素，则允许采集模块在预设时间段内采集的像素的个数的最小值为n1，最大值为n1和n2的和。

若采集模块在预设时间段内采集的像素的个数在允许采集模块在预设时间段内采集的像素的个数范围内，则通过调整显示模块的行消隐使采集和显示同步。例如：采集的速率快，则调整显示模块的行消隐时间短一些，采集的速率慢，则调整显示模块的行消隐时间长一些。

若采集模块在预设时间段内采集的像素的个数在允许采集模块在预设时间段内采集的像素的个数范围外，则通过调整采集时序使所述采集和显示同步。具体地，可以调整采集时序的节拍，或者，调整采集模块的帧消隐和行消隐的时间，或者，调整显示模块输出接口的时钟，上述几种调节方式可单独调节，也可以相互结合调节，使采集和显示在预设时间段内在行缓存上实现数据的同步，保证显示输出正常运转。

本发明实施例还通过预先统计获取采集模块采集像素到显示模块显示像素之间的时延；该时延即像素经过采集、处理到显示所需的端到端时延，由于算法开、关会导致时延有所不同，因此，需预先统计，由于时延不固定，因此，要根据实时状态进行调整，避免时间积累误差；以视频输入捕获(video input capture，简称：VICAP)模块时序产生为触发条件，产生视频显示输出(video display，简称：VDP)模块时序，保证VDP显示输出经过消隐，输出有效数据时，经过了至少1个时延，也就是，根据时延确定显示模块显示有效数据的时间。显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为时延。并且为了保证下一次采集正常完成，显示输出的有效数据必须在采集下一次时序产生之前输出完成，可通过调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。如图2所示，图2为本发明视频采集和显示同步方法的时序示意图，在图2中，T1表示上述时延，(video forward blank，简称：VFB)表示视频数据前消隐，(video back blank，简称：VBB)表示视频后消隐，(video active，简称：VACT)表示视频数据有效区，VICAP为采集模块的时序，视频处理子系统(video process sub-system，简称：VPSS)为图像处理过程，VDP为图像模块的时序。

本发明实施例提供的视频采集和显示同步方法，通过获取预设时间段内显示模块输出的像素个数，根据预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，由于采集模块采集的像素个数是根据芯片的行缓存的存储容量确定的，因此，利用芯片的行缓缓存像素即可，无需增加额外的帧缓存，从而，降低芯片设计的复杂度，降低芯片成本。

图3为本发明视频采集和显示同步装置实施例一的结构示意图，如图3所示，本实施例的装置包括获取模块301和处理模块302，其中，获取模块301用于获取预设时间段内显示模块输出的像素个数；处理模块302用于根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块的在预设时间段内采集的像素的个数范围。

在上述实施例中，所述处理模块302具体用于确定所述允许采集模块在预设时间段内采集的像素的个数的范围的最小值为所述预设时间段内显示模块输出的像素个数，最大值为所述预设时间段内显示模块输出的像素个数的与所述芯片的行缓存的存储容量的和。

在上述实施例中，所述处理模块302还用于若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围内，则通过调整显示模块的行消隐使所述采集和显示同步。

在上述实施例中，所述处理模块302还用于若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围外，则通过调整采集时序使所述采集和显示同步。

在上述实施例中，所述获取模块301具体用于获取显示模块输出一行的像素的个数以及输出一行的像素的时间；

所述预设时间为所述输出一行的像素的时间与每帧包含的行数的乘积，所述预设时间段内显示模块输出的像素的个数为显示模块输出一行的像素的个数与每帧包含的行数的乘积。

在上述实施例中，所述获取模块301还用于获取所述采集模块采集像素到显示模块显示像素之间的时延；

所述处理模块还用于根据所述时延确定显示模块显示有效数据的时间。

在上述实施例中，所述处理模块302具体用于显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为所述时延。

在上述实施例中，所述处理模块302还用于调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。

本实施例的装置，可用于执行图1所示方法实施例的技术方案，其实现原理类似，此处不再赘述。

本实施例的装置，通过获取模块获取预设时间段内显示模块输出的像素个数，处理模块根据预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，由于采集模块采集的像素个数是根据芯片的行缓存的存储容量确定的，因此，利用芯片的行缓缓存像素即可，无需增加额外的帧缓存，从而，降低芯片设计的复杂度，降低芯片成本。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种视频采集和显示同步方法，其特征在于，包括：

获取预设时间段内显示模块输出的像素个数；

根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块的在预设时间段内采集的像素的个数范围；

所述根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块在预设时间段内采集的像素的个数范围，包括：

确定所述允许采集模块在预设时间段内采集的像素的个数的范围的最小值为所述预设时间段内显示模块输出的像素个数，最大值为所述预设时间段内显示模块输出的像素个数的与所述芯片的行缓存的存储容量的和；

若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围内，则通过调整显示模块的行消隐使所述采集和显示同步；

若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围外，则通过调整采集时序使所述采集和显示同步。

2.根据权利要求1所述的方法，其特征在于，所述获取预设时间段内显示模块输出的像素个数，包括：

获取显示模块输出一行的像素的个数以及输出一行的像素的时间；

所述预设时间为所述输出一行的像素的时间与每帧包含的行数的乘积，所述预设时间段内显示模块输出的像素的个数为显示模块输出一行的像素的个数与每帧包含的行数的乘积。

3.根据权利要求1所述的方法，其特征在于，还包括：

获取所述采集模块采集像素到显示模块显示像素之间的时延；

根据所述时延确定显示模块显示有效数据的时间。

4.根据权利要求2所述的方法，其特征在于，还包括：

获取所述采集模块采集像素到显示模块显示像素之间的时延；

根据所述时延确定显示模块显示有效数据的时间。

5.根据权利要求3所述的方法，其特征在于，所述根据所述时延确定显示模块的显示有效数据的时间，包括：

显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为所述时延。

6.根据权利要求5所述的方法，其特征在于，还包括：

调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。

7.一种视频采集和显示同步装置，其特征在于，包括：

获取模块，用于获取预设时间段内显示模块输出的像素个数；

处理模块，用于根据所述预设时间段内显示模块输出的像素个数与芯片的行缓存的存储容量，确定允许采集模块的在预设时间段内采集的像素的个数范围；

所述处理模块具体用于确定所述允许采集模块在预设时间段内采集的像素的个数的范围的最小值为所述预设时间段内显示模块输出的像素个数，最大值为所述预设时间段内显示模块输出的像素个数的与所述芯片的行缓存的存储容量的和；

其中，所述处理模块还用于若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围内，则通过调整显示模块的行消隐使所述采集和显示同步；

若所述采集模块在预设时间段内采集的像素的个数在所述允许采集模块在预设时间段内采集的像素的个数范围外，则通过调整采集时序使所述采集和显示同步。

8.根据权利要求7所述的装置，其特征在于，所述获取模块具体用于获取显示模块输出一行的像素的个数以及输出一行的像素的时间；

所述预设时间为所述输出一行的像素的时间与每帧包含的行数的乘积，所述预设时间段内显示模块输出的像素的个数为显示模块输出一行的像素的个数与每帧包含的行数的乘积。

9.根据权利要求7所述的装置，其特征在于，所述获取模块还用于获取所述采集模块采集像素到显示模块显示像素之间的时延；

所述处理模块还用于根据所述时延确定显示模块显示有效数据的时间。

10.根据权利要求8所述的装置，其特征在于，所述获取模块还用于获取所述采集模块采集像素到显示模块显示像素之间的时延；

所述处理模块还用于根据所述时延确定显示模块显示有效数据的时间。

11.根据权利要求9所述的装置，其特征在于，所述处理模块具体用于显示后消隐的结束时间与采集后消隐的结束时间的时间间隔为所述时延。

12.根据权利要求11所述的装置，其特征在于，所述处理模块还用于调整所述显示模块的时序驱动的时间，使所述显示模块显示一行结束的时间早于所述采集模块采集下一行的时间。