CN102542993A

CN102542993A - 一种基于高帧率视频显示的信息隐藏技术

Info

Publication number: CN102542993A
Application number: CN2012100631442A
Authority: CN
Inventors: 袁杰; 郭夏玮; 陈锡显; 顾鹏; 邵真天; 何雨兰; 朱毅; 沈庆宏; 都思丹
Original assignee: Nanjing University
Current assignee: Nanjing University
Priority date: 2012-03-12
Filing date: 2012-03-12
Publication date: 2012-07-04

Abstract

本发明公开了一种基于高帧率视频显示的信息隐藏技术，包括以下步骤：使用可实现高刷新率显示设备作为显示介质；用高速并行计算的控制设备计算产生冗余帧并穿插于上述高帧率视频中；将可高速开关的立体眼镜连接至高速并行计算的控制设备；高速并行计算的控制设备产生解码信息，并控制上述立体眼镜通过开关过滤冗余帧信息进而观察到被隐藏的信息；由此构成本发明所述的高帧率视频显示的信息隐藏技术。本发明通过创新性的方法对视频信息进行信息隐藏，降低了传统视频信息隐藏的复杂性，同时也保证了信息的安全性。

Description

一种基于高帧率视频显示的信息隐藏技术

技术领域

本发明涉及一种基于高帧率视频显示的信息隐藏技术，具体地说就是将有效信息帧穿插入大量冗余信息帧中，并通过同步高速开关眼镜选择有效信息帧，从而达到信息的隐藏和还原。

背景技术

随着技术的发展和人们生活水平的提高，信息通讯越来越变成人与人彼此之间交流的主要手段，与此同时，信息安全愈发成为人们关注的问题。按照以往的技术，可以通过数字水印技术对数字化数据化的图片、声音和视觉作品处理达到隐藏秘密信息的效果。而对于某些应用场合，需要实时隐藏重要信息，这部分信息可能是静态的图片，可能是动态的视频。在公共场合，人们也面临这样的信息安全问题，例如取款信息的保护等。通常人们无法回避这样的情况，主要通过个人的保护意识来保证信息的安全，往往不能被以上所提技术所解决。因此，本发明提出的一种基于高帧率视频显示的信息隐藏技术，该技术可以很好的解决这些问题，成为信息隐藏技术领域研究的新途径。

发明内容

发明目的：本发明所要解决的技术问题是针对图像信息公开性而导致的难以隐藏的安全性问题，提供一种基于高帧率视频显示的信息隐藏技术。

为了解决上述技术问题，本发明公开了一种基于高帧率视频显示的信息隐藏技术，包括以下步骤：

步骤一，使用高刷新率显示设备作为显示介质；

步骤二，用高速并行计算的控制设备计算产生冗余帧并穿插于视频中；

步骤三，将可高速切换开关的立体眼镜连接至上述控制设备；

步骤四，高速并行计算的控制设备产生解码信息并控制眼镜以高速开关的方式过滤冗余帧信息进而观察到被隐藏的信息

本发明中，优选地，所述显示部件由高刷新率显示设备与开关动作时延可达1ms级别的高速开关眼镜构成，所述的高速并行计算的控制设备包括随机数产生部件、存储部件和处理核心等部分；

所述高速并行计算的控制设备处理核心采用高速MPU(Microprocessor Unit微处理器)核，接收由随机数产生器所产生的二进制序列并从存储部件中选取相应的图像传输至高刷新率的显示设备，序列元素为1时选取信息图像，为0时选取冗余图像，并转发二进制序列到高速开关眼镜以同步眼镜通断。

所述高速开关眼镜通过线缆接口接收由处理核心同步的二进制序列，并根据序列确定眼镜的开关状态，过滤高刷新率显示设备上的冗余信息；

所述随机数产生器，在高速并行计算的控制设备内综合产生，采用硬件乘加器以及移位寄存器产生随机数序列，并向处理核心传输。

所述存储器件使用高容量FLASH(属于内存器件的一种，是一种不挥发性内存)存储器，存储关键信息图像以及具有一定意义的冗余信息图像，经由处理器控制传输至高刷新率显示设备；

本发明中，优选地，所述的显示图像由信息图像帧与冗余图像帧组成，通过随机数产生的二进制随机序列将有效图像帧穿插于冗余图像帧中，以获得对有效信息的隐藏。上述二进制序列由随机数产生器即时产生，其中“0”与“1”按照一定的比例混合，冗余信息也具有一定的意义，可以对抗高速摄像机拍摄分析攻击。而使用者佩戴的眼镜可以通过二进制序列正确过滤冗余信息从而获得有效信息。

具体实施方式：

本发明公开了一种基于高帧率视频显示的信息隐藏技术，如图1所示，该技术系统构成主要包括以下单元：高刷新率显示设备，高速并行计算的控制设备，高速开关眼镜。

所述的高帧率显示设备为本系统主要的输出设备，由于信息隐藏技术的关键在于增加冗余信息帧，所以需要高刷新率显示屏作为介质。高刷新率要求点亮时间短，不能有余辉，传统LCD(Liquid Crystal Display，液晶显示屏)刷新频率在几十赫兹到几百赫兹范围内，远不能达到要求，而LED(Light EmittingDiode，发光二极管)点亮时间在几纳秒到几百纳秒范围内，因此选用LED显示屏作为显示介质。LED显示屏会直接根据FPGA传输的图像数据进行显示。

人眼视觉暂留时间约为0.05s至0.2s，要观察到正常的动态显示，视频帧率需要在一定频率以上，一般认为超过12-16Hz就是连续的了，例如电影采用每秒24帧，电视机采用每秒25-30帧(隔行扫描时每秒50-60场)，所以两张信息帧之间的时间间隔要在20毫秒左右，而我们选用100Hz有效信息帧的参数，足够显示连续的动态图像而不会有任何画面滞留等问题。

为了得到更好的视觉效果，我们实际选用的LED显示屏是SMD(SurfaceMounted Devices，表面贴装器件)户内全彩屏，像素128*128RGB，长度1米*1米，显示颗粒间距约7.9毫米。

所述的高速开关眼镜作为信息隐藏的关键设备，需要接受由处理核心送来的相应信息。FPGA上的处理核心在时钟的同步校准下，将接收到的二进制序列送至开关眼镜，控制其滤除干扰帧。为了精确地筛选信息帧，去除干扰帧，高速开关眼镜的开关频率要在显示设备频率之上，即至少1000Hz，也就是说，眼镜两次动作的时间间隔要小于1毫秒。

我们实际采用的是主动式快门立体眼镜，工作参数达到上述要求，接口可以采用无线或USB(Universal Serial BUS，通用串行总线)。为了防上同步信息被窃取，导致其他眼镜也能得到同步信息而看到滤去干扰帧的图像，我们选用通过线缆方式将上述眼镜连接至控制设备，即通过USB口进行数据传输。

所述高速并行计算的控制设备可以采用FPGA(Field-Programmable GateArray，现场可编程门阵列)。FPGA内集成系统的四个部分，即存储器，随机数产生器1(用于产生选择有效信息或者冗余信息的随机数)、随机数产生器2(用于在冗余信息中随机选择)、处理器控制核心。

使用FPGA综合成随机产生器，采用硬件结构计算产生随机数，可以大幅度提高计算速度。由于FPGA内含有大量逻辑资源，包括硬件乘加器等，而产生随机数采用取余数算法时，仅需要乘法、加法和移位操作，这些都是可以通过硬件完成计算，因此每秒产生1000点完全可行。

所述随机数产生器，采用下述公式计算产生1-32768范围内伪随机数

next＝result*1103515245+12345

result＝(next/65536)％32768

其中乘法通过乘法器完成，加法通过加法器完成，而除法与取余可以通过对结果进行移位完成，将next不断反馈即可产生近似均匀分布的伪随机数，其产生的数字期望接近16384。在随机数产生器中，为了产生“1”的期望为α的伪随机数，将result通过一个比较值为α*32768的比较器，小者为1，大者为0，得到为“1”的期望为α的二进制序列。而在随机数产生器2中，由于冗余图像数量多(如选为1024幅)，可以将产生的随机数移位后来确定使用哪幅图像。

如图2所示，随机数产生器由随机数产生部件与控制器两部分组成。在随机数产生部件中，将数据流一次通过乘法器、加法器、移位寄存器，仅需要广4个时钟周期就可以完成一次计算。随机数产生部件外接硬件控制器。控制器提供400MHz高速时钟与处理器控制核心的控制接口，400MHz时钟保证了可以以相对于处理器控制核心的高速产生随机数据。随机数产生器控制器接收处理器控制核心的脉冲信号，当处理器向随机数控制器发送脉冲信号时，控制器向随机数产生部件提供一个数据产生所需要的完整时钟，当数据产生好时向处理器控制核心发送数据准备好信号以便控制器核心查询，由于随机数产生器采用的400MHz时钟非常快并且提供了数据准备好查询信号，处理器就可以在一个机器周期内稳定地获取下一帧所对应的随机数据。随机数产生器控制器内部可以通过一个状态机来完成所需要操作，其流程如下：

1、时钟闸门关闭，计数器归0，数据准备好接口清零。

2、接收到处理核心发送的开启脉冲，打开时钟闸门，根据时钟计数。

3、计数器达到4时关闭时钟闸门，使能数据准备好信号。

4、当数据已读信号为高电平时，将数据准备好信号置0，转步骤1。

所述的FPGA控制核心使用PowerPC(一种RISC架构的CPU，其基本的设计源自IBM的POWER(Performance Optimized With Enhanced RISC的缩写)架构)核，由于不需要多任务操作，仅需要使用StandAlone(以独立进程模式运行)操作系统。为了提高处理速度以及扩大缓冲数据存储容量，使用DDR(Double DataRate双倍速率同步动态随机存储器)作为系统内存，主要用于缓存即将显示的图片数据等。控制核心总线上需要配备与随机数产生器、LED显示屏以及FLASH存储器的接口以完成系统之间的互连。

本发明中整个流程如图3所示，包括如下步骤：

1、向随机数产生器发送开启脉冲。

2、查询随机数产生器1的数据准备好接口。

3、随机产生器1数据准备好时，读取二进制数据，并发送数据已读信号。

4、若产生的随机数为1，则转流程5，如产生的随机数为0，则转流程7。

5、从存储介质中读取下一有效帧图像信息，缓存于DDR中。

6、将缓存的图像数据按照LED屏接口形式发送至LED屏幕显示，转流程9。

7、读取随机数产生器2产生的数值，从存储介质中根据数值选择冗余帧信息并缓存。

8、将缓存的数据发送至LED显示屏显示。

9、检查1000Hz时钟信息，若1000Hz时钟脉冲到来，转流程1。

所述的存储介质可采用CF卡(Compact Flash)。FPGA内一般配有系统ACE控制器(System ACE Compact F1ash Controller)，采用此方案时可以支持高容量的CF存储(如2GB或以上)，完全满足了大量数据的存储需要，同时也容易被处理器核心读出与使用。

由于所述随机数产生器、处理核心以及存储介质位于同一块FPGA片内，片内连接提高了数据传输速率，同时也加强了同步稳定性。对于所述的处理器核心PowerPC，根据从随机数产生器1处获得的二进制序列读取在存储介质内的相关图片信息，序列元素为1时读取有效图片帧信息并显示，序列元素为0时，根据随机数产生器2的数值选取冗余图片帧信息并显示。

步骤四，所述的高速开关眼镜可以使用3D眼镜；FPGA在处理核心统一校准下，将接收到的二进制序列经由USB协议送至高速开关眼镜。由于眼镜的动作时间可以在毫秒以下，能承担高速率的开关显示，达到过滤冗余信息的效果。使得佩戴眼镜的观察者看到正确的画面。

本发明中整个流程包括如下步骤：

步骤1，两个随机数产生器通过乘、加移位和比较产生相应的二进制随机数与冗余图像选择随机数；

步骤2，PowerPC处理核控制随机数产生器，读取产生的随机数值。

步骤3，根据相应的随机数值选择并读取存储介质里的图像信息(有效信息或冗余信息)，存入DDR内存中缓存。

步骤4，将缓存的图像信息显示在LCD显示屏上

步骤5，将二进制序列同步地通过USB口向高速开关眼镜转发；

步骤6，高速开关眼镜随时根据接收的随机序列控制开关。

步骤7，通过眼镜观察显示屏，可获得正确的有效图像信息。

本发明提供了一种基于高帧率视频显示的信息隐藏技术的思路及解决方法，实现该技术方案的具体细节和技术参数很多，如可以采用不同的随机数产生方法改善有效帧的插入、屏幕显示参数根据应用场合进行合理的修改等，以上所述的实现方法和参数仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。本实施例中未明确的各组成部分均可用现有技术加以实现。

Claims

1.一种基于高帧率视频显示的信息隐藏技术，其特征在于，包括以下步骤：

步骤一，使用高刷新率显示设备作为显示介质；

步骤四，上述控制设备产生解码信息并控制眼镜以高速开关的方式过滤冗余帧信息进而观察到被隐藏的信息。

2.根据权利要求1所述的一种基于高帧率视频显示的信息隐藏技术，其特征在于，所述显示部件由高刷新率显示设备与高速开关眼镜构成，所述的高速并行计算的控制设备包括随机数产生部件、存储部件和处理核心等部分；

所述高刷新率显示设备接收处理核心传输的高帧率图像数据并显示；

所述可高速开关眼镜接收来自处理核心同步产生的二进制序列，依此选择通、闭状态，过滤高刷新率显示设备上的冗余信息；

所述随机数产生部件通过高速并行计算的控制设备综合产生，采用硬件结构产生随机数二进制序列并向处理核心传输，获得穿插图像序列；

所述高速并行计算的控制设备处理核心根据上述二进制序列从存储介质获取图像并传输至高帧率的显示设备，并将二进制序列发送至高速开关眼镜以控制其开关状态。

3.根据权利要求2所述的一种基于高帧率视频显示的信息隐藏技术，其特征在于，所述高刷新率显示设备可显示的帧率比一般的显示设备高，其中包含的有效信息帧，根据二进制随机序列穿插在冗余帧中，可以保证显示的流畅和性能的安全。冗余帧遮盖关键信息使得图像信息被隐藏，而连接至处理核心的高速开关眼镜过滤掉冗余帧以使得观察者获得正确信息。

4.根据权利要求2所述的一种基于高帧率视频显示的信息隐藏技术，其特征在于，所述冗余帧也由有意义的干扰信息帧组成，以保证高帧率显示时能防止高速摄像机拍摄并分析破解攻击；所述可高速开关眼镜，通过线缆方式连接在系统上，以保证同步信息的隐秘性。