JP2013109358A - 液晶表示装置及び信号処理方法 - Google Patents
液晶表示装置及び信号処理方法 Download PDFInfo
- Publication number
- JP2013109358A JP2013109358A JP2012281871A JP2012281871A JP2013109358A JP 2013109358 A JP2013109358 A JP 2013109358A JP 2012281871 A JP2012281871 A JP 2012281871A JP 2012281871 A JP2012281871 A JP 2012281871A JP 2013109358 A JP2013109358 A JP 2013109358A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- data
- data line
- line driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】映像信号inに基づいて、データ線駆動回路121 ,122 ,123,124 ,125に、第1の制御信号ct1、データ信号da,db及びクロック信号ca,cbを出力すると共に、走査線駆動回路13に、第2の制御信号ct2を出力するタイミングコントローラ14aを有し、タイミングコントローラ14aは、表示領域A,B毎に異なる周波数の各クロック信号ca,cbをデータ線駆動回路121 ,122 ,123,124 ,125に直接供給する。
【選択図】図5
Description
(1)液晶表示装置の大型化及び高精細化に伴い、表示パネルに伝送される画像データの量が膨大になると共に、画像データの伝送が高速化されるようになっている。
(2)動画改善技術として、リフレッシュレートが60Hz以上の周波数も使用されるようになり、画像データの伝送が高速化されるようになっている。
(3)表示パネルの表示領域以外の小型化及び薄型化が進み、画像データを伝送する信号処理基板も合わせて小型化及び薄型化されるようになっている。
上記画像データの伝送は、高速化が要求されるため、データ信号及びクロック信号を伝送する配線から、高周波成分がEMIノイズとして放射される。また、信号処理基板が小型化及び薄型化され、十分な基準電位配線(グランド)の面積を十分に確保することができず、基準電位配線のノイズが発生し、EMIノイズとして放射される。
このため、画像データの伝送が高速でも、信号処理基板の小型化及び薄型化に対応したままでEMIノイズの発生が抑制される液晶表示装置が要求されている。
この駆動方法では、図12(a)に示すように、ソースドライバに入力される内部クロック(Inner CLK )の周波数が、システム装置から入力された入力クロック(Input CLK )の周波数と無効期間において異なるようになっていることにより、ソースドライバが実装されたデータ側基板の基準電位配線に重畳するノイズ(GND noise )のピーク電圧レベルが低減する。
すなわち、特許文献1に記載された表示装置の駆動方法では、図12(a)の場合、無効期間中の基準電位配線へのノイズは減少されるが、内部データ信号の伝送中のノイズは減少しない。また、図12(b)の場合、基準電位配線へのピークのノイズは減少されるが、基準電位配線への周期的な電位変動は残ったままであり、ノイズの影響は減少しないという課題がある。
また、上記液晶パネルの表示領域が、列方向に2分割されて第1の表示領域、及び該第1の表示領域と等しい大きさの第2の表示領域として構成されているとき、上記制御手段は、上記第1及び第2の表示領域にそれぞれ対応する第1及び第2のクロック信号のうちの該第2のクロック信号の波長を、上記第1のクロック信号の波長の1/2に設定する構成とされている。
図1は、この発明の基本原理を説明するための液晶表示装置の要部の構成図、及び、図2が、他の液晶表示装置の要部の構成図である。
図1の液晶表示装置は、液晶パネル11と、データ線駆動回路121 ,122 ,…,126 と、走査線駆動回路13とを有している。この液晶表示装置では、液晶パネル11の表示領域が異なる面積の領域Aと領域Bとに分割されている。また、図2の液晶表示装置では、液晶パネル11の表示領域が等しい面積の領域Aeと領域Beとに分割されている。液晶パネル11の領域A,Aeに対応する内部クロック信号caの周波数をfa、及び領域B,Beの内部クロック信号cbの周波数をfbとすると、内部クロック信号ca,cbの波長は、1/fa,1/fbである。また、領域Aの1水平周期のクロック回数をNA 、及び領域Bの1水平周期のクロック回数をNB とする。これらの各クロック回数は、分割された液晶パネル11の表示領域の大きさ、つまり、駆動する必要のあるデータ線の数に比例する。
差分D=1/fb−1/fa ・・・(1)
ただし、fa>fb
となる。この差分Dを1水平期間の内部クロック回数NB で割った値を1/fcとすると、次式(2)で表される。
1/fc=(1/fb−1/fa)/NB ・・・(2)
内部クロック信号ca,cbのうちの波長の大きい(すなわち、周波数の低い)方の波長1/fbから、波長1/fcを差し引いた波長を1/fαとすると、
1/fα=1/fb−1/fc ・・・(3)
となる。この波長1/fαを、内部クロック信号cbに適用する。これにより、図3に示すように、内部クロック信号caと内部クロック信号cbとが同時に立ち上がる場合、1水平期間毎に同期(同位相)することになり、同期する部分が最小となる。また、図4に示すように、内部クロック信号ca及び内部クロック信号cbの同期する部分を非出力とすることにより、ノイズが抑制される。
1/fc=(1/2fa)/NB ・・・(4)
この形態の液晶表示装置は、同図に示すように、液晶パネル11と、データ線駆動回路121 ,122 ,…,125 と、走査線駆動回路13と、信号処理基板14とから構成されている。液晶パネル11は、図示しない所定列のデータ線、所定行の走査線、及び同各データ線と同各走査線との交差箇所に設けられている画素を有し、表示領域が構成されている。特に、この実施形態では、液晶パネル11の表示領域は、列方向に2分割されて領域A,Bとして構成されている。領域Bは、領域Aよりも小さい。
この信号処理基板14は、同図6(a)に示すように、タイミングコントローラ14aを有し、同タイミングコントローラ14aは、データ制御信号生成部14bと、内部データ信号内部クロック信号周波数変換部(以下、「周波数変換部」という)14cとから構成されている。データ制御信号生成部14bは、入力データ信号in及び入力クロック信号ckに基づいて、周波数変換部14cを制御すると共に、データ線駆動回路制御信号ct1及び走査線駆動回路制御信号ct2を生成する。周波数変換部14cは、内部データ信号da、内部クロック信号ca、内部データ信号db及び内部クロック信号cbを出力する。また、信号処理基板14に代えて、図6(b)に示すように、信号処理基板14Aを設けても良い。信号処理基板14Aは、タイミングコントローラ14dと、周波数変換部14cとから構成されている。タイミングコントローラ14dは、データ制御信号生成部14bを有している。周波数変換部14cは、タイミングコントローラ14dの外部に設けられている。
データ線駆動回路121 ,122 ,…,125 は、同図7に示すように、1つのブロックで模式的に表示されている。液晶パネル11は、データ線Xi (i=1,2,…,m、たとえば、m=1600)と、走査線Yj (j=1,2,…,n、たとえば、n=1200)と、画素SPi,j と、共通電極線COMとから構成されている。データ線Xi は、該当する画素データDi に応じた電圧が印加される。走査線Yj は、設定された順序で走査線駆動信号Gj が印加される。画素SPi,j は、データ線Xi と走査線Yj との交差箇所に設けられ、TFT(Thin Film Transistor、薄膜トランジスタ)Qと、ストレージ容量Cstと、液晶容量Clcと、共通電極線COMとから構成されている。ストレージ容量Cstは、印加された画素データDi に応じた電圧を保持する。液晶容量Clcは、画素データDi に対応した階調の画素を表示する液晶容量を模式的に表したものである。共通電極線COMには、コモン電圧が印加される。
これらの図を参照して、この形態の液晶表示装置に用いられる信号処理方法の処理内容について説明する。
この液晶表示装置では、タイミングコントローラ14aにより、内部クロック信号ca,cbの周波数fa,fbが、それぞれ異なる値に設定され、同内部クロック信号caがデータ線駆動回路121 ,122 ,123 に供給されると共に、同内部クロック信号cbがデータ線駆動回路124 ,125 に供給される(クロック信号周波数設定処理)。このクロック信号周波数設定処理では、タイミングコントローラ14aにより、内部クロック信号ca,cbの周波数fa,fbが、同内部クロック信号ca,cbの位相の一致する周期が1水平期間となる値に設定される。また、このクロック信号周波数設定処理では、タイミングコントローラ14aにより、内部クロック信号ca,cbの位相の一致する部分が出力されない。また、タイミングコントローラ14aにより、内部クロック信号ca,cbの周波数fa,fbが、それぞれの位相の一致する期間が1水平期間中の無効期間の範囲内となる値に設定される。この場合、タイミングコントローラ14aにより、内部クロック信号cbの波長が、内部クロック信号ca,cbの位相が1水平期間で一致する値に設定される。
この形態の液晶表示装置では、同図11に示すように、液晶パネル11の表示領域は、列方向に2分割されて領域Ae及び同領域Aeと等しい大きさの領域Beとして構成されている。そして、領域Ae,Beに、データ線駆動回路121 ,122 ,123 及びデータ線駆動回路124 ,125 ,126 が対応付けられている。また、図5中の信号処理基板14に代えて、異なる機能を有する信号処理基板14Bが設けられている。信号処理基板14Bは、タイミングコントローラ14eを有している。同タイミングコントローラ14eの機能では、領域Ae,Beにそれぞれ対応する内部クロック信号ca,cbのうちの同内部クロック信号cbの波長を、内部クロック信号caの波長の1/2に設定する点がタイミングコントローラ14aと異なっている。
たとえば、上記第1の実施形態では、液晶パネル11の表示領域が2分割されているが、2つの領域に限定されず、複数の領域であれば良い。
121 ,122 ,…,125 ,126 データ線駆動回路
13 走査線駆動回路
14,14A,14B 信号処理基板(制御手段)
14a,14d タイミングコントローラ(制御手段の一部)
14b データ制御信号生成部(制御手段の一部)
14c 周波数変換部(制御手段の一部)
A,B,Ae,Be 領域(表示領域)
Claims (6)
- 所定列のデータ線、所定行の走査線、及び前記各データ線と前記各走査線との交差箇所に設けられている画素を有して、表示部が構成されている液晶パネルと、
1水平期間毎に与えられる第1の制御信号に基づいて、与えられたデータ信号に基づく画素データを、与えられた周波数のクロック信号に同期して前記各データ線に書き込むデータ線駆動回路と、
与えられた第2の制御信号に基づいて、前記各走査線を所定の順序で駆動するための走査線駆動信号を出力する走査線駆動回路と、
映像信号に基づいて、前記データ線駆動回路に、前記第1の制御信号、データ信号及びクロック信号を出力すると共に、前記走査線駆動回路に、前記第2の制御信号を出力するタイミングコントローラとを有し、
前記液晶パネルの表示部は、
列方向に分割された複数の表示領域を備え、
前記データ線駆動回路は、
前記液晶パネルの前記表示領域毎に、与えられた前記データ信号に基づく画素データを、与えられたクロック信号に同期して該当する表示領域の前記各データ線に書き込む構成とされている液晶表示装置であって、
前記タイミングコントローラは、
前記表示領域毎に異なる周波数の各クロック信号を前記データ線駆動回路に直接供給することを特徴とする液晶表示装置。 - 前記タイミングコントローラは、
前記表示領域毎に与えられる各クロック信号の周波数を、それぞれの位相の一致する周期が前記1水平期間となる値に設定して、前記表示領域毎に異なる周波数の各クロック信号を前記データ線駆動回路に直接供給することを特徴とする請求項1記載の液晶表示装置。 - 前記1水平期間は、
前記データ信号の有効期間と無効期間とを有し、
前記タイミングコントローラは、
前記各クロック信号の周波数を、それぞれの位相の一致する期間が前記無効期間の範囲内となる値に設定する構成とされていることを特徴とする請求項1又は2記載の液晶表示装置。 - 前記タイミングコントローラは、
前記無効期間の範囲内に生じる、前記各クロック信号の位相の一致する部分については前記データ線駆動回路に出力しない構成とされていることを特徴とする請求項3記載の液晶表示装置。 - 前記液晶パネルの表示部が、列方向に2分割されて第1の表示領域、及び該第1の表示領域よりも小さい第2の表示領域として構成されているとき、
前記タイミングコントローラは、
前記第1及び第2の表示領域にそれぞれ対応する第1及び第2のクロック信号のうちの該第2のクロック信号の波長を、前記第1及び第2のクロック信号の位相が1水平期間で一致する値に設定する構成とされていることを特徴とする請求項1、2、3又は4記載の液晶表示装置。 - 所定列のデータ線、所定行の走査線、及び前記各データ線と前記各走査線との交差箇所に設けられている画素を有して、表示部が構成されている液晶パネルと、
1水平期間毎に与えられる第1の制御信号に基づいて、与えられたデータ信号に基づく画素データを、与えられた周波数のクロック信号に同期して前記各データ線に書き込むデータ線駆動回路と、
与えられた第2の制御信号に基づいて、前記各走査線を所定の順序で駆動するための走査線駆動信号を出力する走査線駆動回路と、
映像信号に基づいて、前記データ線駆動回路に、前記第1の制御信号、データ信号及びクロック信号を出力すると共に、前記走査線駆動回路に、前記第2の制御信号を出力するタイミングコントローラとを有し、
前記液晶パネルの表示部は、
列方向に分割された複数の表示領域を備え、
前記データ線駆動回路は、
前記液晶パネルの前記表示領域毎に、与えられた前記データ信号に基づく画素データを、与えられたクロック信号に同期して該当する表示領域の前記各データ線に書き込む構成とされている液晶表示装置に用いられる信号処理方法であって、
前記タイミングコントローラは、
前記表示領域毎に異なる周波数の各クロック信号を前記データ線駆動回路に直接供給することを特徴とする信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012281871A JP2013109358A (ja) | 2012-12-25 | 2012-12-25 | 液晶表示装置及び信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012281871A JP2013109358A (ja) | 2012-12-25 | 2012-12-25 | 液晶表示装置及び信号処理方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009093471A Division JP5333753B2 (ja) | 2009-04-07 | 2009-04-07 | 液晶表示装置及び信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013109358A true JP2013109358A (ja) | 2013-06-06 |
Family
ID=48706096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012281871A Pending JP2013109358A (ja) | 2012-12-25 | 2012-12-25 | 液晶表示装置及び信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013109358A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110969976A (zh) * | 2019-11-29 | 2020-04-07 | 厦门天马微电子有限公司 | 显示装置的驱动方法和显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217117A (ja) * | 2008-03-12 | 2009-09-24 | Hitachi Displays Ltd | 液晶表示装置 |
JP5333753B2 (ja) * | 2009-04-07 | 2013-11-06 | Nltテクノロジー株式会社 | 液晶表示装置及び信号処理方法 |
-
2012
- 2012-12-25 JP JP2012281871A patent/JP2013109358A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217117A (ja) * | 2008-03-12 | 2009-09-24 | Hitachi Displays Ltd | 液晶表示装置 |
JP5333753B2 (ja) * | 2009-04-07 | 2013-11-06 | Nltテクノロジー株式会社 | 液晶表示装置及び信号処理方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110969976A (zh) * | 2019-11-29 | 2020-04-07 | 厦门天马微电子有限公司 | 显示装置的驱动方法和显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5333753B2 (ja) | 液晶表示装置及び信号処理方法 | |
JP6605667B2 (ja) | ゲート駆動部及びこれを備えた平面表示装置 | |
US8624817B2 (en) | Method of synchronizing a driving device and display apparatus for performing the method | |
KR102005496B1 (ko) | 표시장치 및 그 구동 방법 | |
KR102329233B1 (ko) | 표시장치 | |
JP5283933B2 (ja) | 液晶表示装置 | |
JP2011081372A (ja) | 電子装置、ディスプレイ装置及びそのディスプレイ装置の制御方法 | |
JP4627672B2 (ja) | 表示装置の駆動方法 | |
US7859594B2 (en) | Display driving signal processor, display apparatus and a method of processing display driving signal | |
JP2010237651A (ja) | 液晶表示装置、該装置に用いられるタイミングコントローラ及び信号処理方法 | |
JP5191509B2 (ja) | 表示装置およびその駆動方法、並びに電子機器 | |
US20180025696A1 (en) | Display device and data driver | |
CN111009204A (zh) | 显示装置 | |
WO2015083269A1 (ja) | 画像表示装置、画像表示システム及び画像表示方法 | |
CN102543019B (zh) | 液晶显示装置的驱动电路及其驱动方法 | |
KR20200001285A (ko) | 게이트 구동회로, 이를 포함한 영상 표시장치 및 그 구동방법 | |
WO2011013690A1 (ja) | 駆動制御方法、駆動制御装置、及び表示装置 | |
JP2013109358A (ja) | 液晶表示装置及び信号処理方法 | |
JP2009272998A (ja) | 位相同期回路及び半導体チップ | |
US20170263177A1 (en) | Gate driver and a display apparatus including the same | |
JP2007140256A (ja) | 駆動回路、ラッチ回路及びそれを用いたアレイ基板及び画像表示装置 | |
US9818378B2 (en) | Display apparatus comprising bidirectional memories and method for driving the same | |
KR20170079338A (ko) | 게이트 구동회로 및 이를 포함하는 표시장치 | |
JP2006267942A (ja) | 表示装置の駆動装置、液晶表示装置 | |
KR20200051226A (ko) | 영상 표시장치 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150630 |