KR0161918B1

KR0161918B1 - 액정표시장치의 데이타 드라이버

Info

Publication number: KR0161918B1
Application number: KR1019950019513A
Authority: KR
Inventors: 윤희경
Original assignee: 구자홍; 엘지전자주식회사
Priority date: 1995-07-04
Filing date: 1995-07-04
Publication date: 1999-03-20
Also published as: KR970007776A; US5856816A

Abstract

본 발명은 액정표시장치의 구동장치에 관한 것으로, 특히 대화면 고해상도에 따른 동작 주파수의 문제점을 해결하기에 적당하도록 한 액정표시장치의 데이터 드라이버에 관한 것이다.

이와같은 본 발명의 액정표시장치의 데이터 드라이버는 소오스 스타트 펄스를 소오스 클럭에 의해 쉬프트 시켜 래치 클럭을 출력시키는 m비트 쉬프트 레지스터와, 디스플레이 데이터를 복수번째로 분할하여 각각 3n비트로 래치시키는 복수개의 데이터 래치부와, 외부의 POL신호에 의해 매 수평구간마다 극성을 절환하는 라인 변환 로직과, 상기 쉬프트 레지스터에서 쉬프트된 래치 클럭에 의해 상기 각 데이터 래치부에서 출력된 한 수평 라인의 모든 디스플레이 데이터를 각각 래치시키고 외부의 로드신호에 의해 저장 출력하는 복수개의 3m×n비트 2라인 래치부와, 상기 라인 변환로직의 출력신호에 의해 상기 각 2라인 래치부에서 출력된 데이터를 라인별로 극성전환하여 아날로그 신호로 변환하는 복수개의 D/A변환기와, 상기 각 D/A변환기에서 출력되는 신호를 증폭하여 액정에 인가하는 복수개의 데이터 출력회로를 포함하여 구성된 것이다.

Description

액정표시장치의 데이터 드라이버

제1도는 일반적인 액정표시장치의 구성 블록도.

제2도는 일반적인 더블 드라이버를 갖는 액정표시장치 구성 블록도.

제3도는 종래의 액정표시장치의 데이터 드라이버 구성 블록도.

제4도는 제3도의 드라이버 동작 타이밍도.

제5도는 본 발명 실시예 1의 액정표시장치의 데이터 드라이버 구성 블록도.

제6도는 본 발명 실시예 2의 액정표시장치의 데이터 드라이버 구성 블록도.

제7도는 본 발명 실시예 1에 따른 드라이버의 동작 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

21,31 : 쉬프트 레지스터 22,23,32,33,34 : 데이터 래치부

24,35 : 라인 변환 로직 25,26,36,37,38 : 라인 래치부

25a,25b,26a,26b,36a,36b,37a,37b,38a,38b : 라인 메모리

27,28,39,40,41 : D/A변환기 29,30,42,43,44 : 데이터 출력회로

본 발명은 액정표시장치의 구동장치에 관한 것으로, 특히 대화면 고해상도에 따른 동작 주파수의 고주파 경향에 따른 문제점을 해결할 수 있는 액정표시장치의 데이터 드라이버에 관한 것이다.

일반적은 액티브 매트릭스형(Active Matrix) 액정표시장치는 제1도에 도시한 바와같이 게이트 라인(G1~Gn) 및 데이터 라인(D1~Dn)과 각 화소를 스위칭하는 박막트랜지스터와 화소전극이 배열되어 있는 하판, 색상을 나타내기 위한 칼라 필터 및 공통전극으로 구성되는 상판, 그리고 상기 두 상하판 사이에 채워져 있는 액정으로 구성되는 액정 패널(1)과, 상기 액정 패널(1)의 각 게이트 라인(G1~Gn)에 구동신호를 순차적으로 인가하는 게이트 드라이버(2)와, 상기 액정 패널(1)의 각 데이터 라인(D1~Dn)에 영상 데이터를 인가하는 데이터 드라이버(3)로 구성된다.

이와같이 구성되는 일반적인 액정표시장치에 있어서, 액정 패널(1)이 대형화 고해상화가 지향되고 있다.

이와같이 대형화 고해상화 되어가는 액정표시장치를 구동하기 위해서는 각 드라이버(2, 3)의 구동 주파수가 높아지게 되는데, 이러한 고주파를 직접 구동가능한 드라이버 IC개발이 어렵고, 또 직접 가능한 드라이버 IC가 개발된다 해도 고주파 EMI 문제로 인하여 직접 구동이 불가능하였다.

따라서 제2도와 같이 기수 라인과 우수 라인으로 분리하여 액정 패널(1) 양측에 데이터 드라이버를 형성하고 구동주파수를 반으로 줄인 경우가 있었다.

그러나, 제2도와 같은 액정표시장치에 있어서는 드라이버가 양측에 형성되므로 전체 액정표시장치에서 실제 영상을 디스플레이하는 액정 패널이 차지하는 면적이 상대적으로 좁아지므로 대형화면을 얻는데 한계가 있었다.

상기에서 설명한 종래의 액정표시장치 제1도의 데이터 드라이버를 첨부된 도면을 참조하여 설명하면 다음과 같다.

제3도는 종래의 액정표시장치의 데이터 드라이버 구성 블록도이다.

종래의 액정표시장치의 데이터 드라이버는 소오스 스타트 펄스(SSP)를 소오스 펄스 클럭(SCL)에 의해 쉬프트 시켜 래치 클럭을 출력시키는 m비트 쉬프트 레지스터(11)와, 소오스 클럭(SCL)에 의해 디스플레이 데이터의 3종(DA(n), DB(n), DC(n))을 래치(Latch)시켜 출력하는 데이터 래치부(12)와, 인버젼(Inversion)을 위해 외부의 POL신호에 의해 매 수평구간마다 극성을 절환하는 라인 변환 로직(Line Conversion Logic)(14)과, 상기 쉬프트 레지스터(11)에서 출력된 래치 클럭에 의해 상기 데이터 래치부(12)에서 출력된 한 수평 라인의 모든 디스플레이 데이터를 외부의 로드신호 및 상기 라인 변환 로직(14)의 출력에 의해 라인별로 래치시키고 저장하는 3m×n비트 2라인 래치부(13)와, 상기 라인 래치부(12)에서 출력된 데이터를 액정이 인가할 아날로그 신호로 변환하기 위해 외부 기준전압에 의해 형성된 2ⁿ개의 레벨 중의 한 개의 전압을 선택하여 D/A변환기(15)와, 상기 D/A변환기(15)에서 출력되는 신호를 충분한 구동능력과 출력전압 편차가 적은 안정된 전압으로 증폭하여 액정에 인가하는 데이터 출력회로(16)로 구성된다.

이와같이 구성된 종래의 데이터 드라이버의 동작은 다음과 같다.

제4도는 종래 데이터 드라이버의 동작 타이밍도이다.

먼저, 쉬프트 레지스터(11)는 제4도의 소오스 클럭(SCL)과 소오스 스타트 펄스(SSP)를 입력하여 m개의 래치 클럭(SRO1,SRO2,SRO3, ……SROm)(m=64)를 순차적으로 라인 래치부(13)로 출력한다.

소오스 클럭(SCL)는 XGA에서 약 65㎒의 주파수를 갖는 클럭신호이다.

그리고 데이터 래치부(12)는 n비트 디스플레이 데이터의 3종(DA(n), DB(n), DC(n))을 상기 소오스 클럭(SCL)의 하강에지에 래치시켜 라인 레치부(13)에 출력한다. 따라서 라인 래치부(13)는 상기 소오스 클럭의 하강 에지에 래치된 n비트 디스플레이 데이터를 상기 쉬프트 레지스터(11)에서 출력된 래치클럭(SRO1,SRO2,SRO3, ……SROm)에 의해 3m×n비트의 첫 번째 라인 래치부(13a)에 래치시킨다. 그리고 이런 데이터는 한 수평 라인의 모든 디스플레이 데이터를 저장한 후 외부의 로드(LOAD)신호에 의해 두 번째 라인 래치부(13b)로 한번에 한 라인 데이터를 저장하고 동시에 다음 라인 데이터를 첫 번째 라인 래치부(13a)에 상기와 같은 방법으로 쉬프트 레지스터(11)에서 출력되는 래치 클럭(SRO1,SRO2,SRO3, ……SROm)에 의해 래치시킴을 반복한다.

이와같이 라인 래치부(13)에 의해 저장된 라인 데이터는 D/A변환기(15)로 출력된다. D/A변환기(15)는 내부의 디코더로 외부 기준전압(V_REF)에 의해 형성된 2ⁿ개의 레벨중 상기 라인 래치부(13)에서 입력된 라인 데이터에 상응한 한 개의 전압을 선택하여 출력한다. 이때 외부의 폴(POL)신호에 의해 라인 변환 로직(14)은 라인 마다 극성을 전환하여 인버젼을 쉽게 한다.

상기 D/A변환기(15)에서 선택되어 출력된 아나로그 신호는 데이터 출력회로(16)에 의해 충분한 구동능력과 출력전압 편차가 적은 안정된 전압으로 액정에 인가되어 디스플레이된다.

그러나 이와같은 종래의 데이터 드라이버에 있어서는 다음과 같은 문제점이 있었다. 최근 액정표시장치의 대화면 고해상도의 추세에 따라 액정 노트 퍼스널 컴퓨터, 모니터 등의 응용에서 최대의 난제는 해상도에 따른 높은 동작 주파수 문제(XGA는 65㎒, EWS는 107㎒)이며, 이에 기존의 데이터 드라이버 IC동작 주파수는 5V 구동시 55㎒(3.3V 구동시 40㎒)이므로 직접 구동이 불가능하고, 또 직접 구동 가능한 드라이버 IC가 개발되어져 있다하여도 고주파 EMI 문제로 직접 구동이 불가능하였다.

한편, 상기와 같은 종래의 데이터 드라이버 외부에 라인 메모리를 두어 데이터를 2분할 구동 또는 IC별 분할 구동을 통해 주파수를 1/2로 낮출 수는 있으나, 이런 경우에는 라인 메모리 사용으로 인한 단가 상승 및 제품의 무게가 증가하게 되며, 소비전력이 증가하고 부피가 증가하게 되는 단점이 있다.

본 발명은 이와같은 문제점을 해결하기 위하여 안출한 것으로, 드라이버 자체에서 메인 구동 주파수를 1/2이하로 낮추어 동작 주파수의 고주파로 인한 문제점 등을 해결하는데 그 목적이 있다.

이와같은 목적을 달성하기 위한 본 발명의 액정표시장치의 데이터 드라이버는 소오스 스타트 펄스를 소오스 클럭에 의해 쉬프트 시켜 래치 클럭을 출력시키는 m비트 쉬프트 레지스터와, 디스플레이 데이터를 복수번째로 분할하여 각각 3n비트로 래치시키는 복수개의 데이터 래치부와, 외부의 POL신호에 의해 매 수평구간마다 극성을 절환하는 라인 변환 로직과, 상기 쉬프트 레지스터에서 쉬프트된 래치 클럭에 의해 상기 각 데이터 래치부에서 출력된 한 수평 라인의 모든 디스플레이 데이터를 각각 래치시키고 외부의 로드신호 저장 출력하는 복수개의 3m×n비트 2라인 래치부와, 상기 라인 변환 로직의 출력신호에 의해 상기 각 2라인 래치부에서 출력된 데이터를 라인별로 극성 전환하여 아날로그 신호로 변환하는 복수개의 D/A변환기와, 상기 각 D/A변환기에서 출력되는 신호를 증폭하여 액정에 인가하는 복수개의 데이터 출력회로를 포함하여 구성됨에 그 특징이 있다.

특히 본 발명은 종래의 데이터 드라이버의 구성요소를 IC내에 복수개로 배치하고 병렬로 동작하게 함으로써 드라이브 IC에 종래보다 감소된 주파수의 클럭을 직접 입력할 수 있는 장점을 가지고 있다.

이하 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.

제5도는 데이터 라인의 홀수부분과 짝수부분에 인가될 데이터를 분리하여 병렬로 처리함으로써 데이터 드라이브의 동작주파수를 반감시킨 실시예 1의 IC구조이고, 제7도는 그 동작 파형이다.

m비트의 쉬프트 레지스터(21)에는 종래 병렬 처리하지 않을 때, 주파수의 1/2인 소오스 클럭(SCL)이 인가되고 이 소오스 클럭과 소오스 스타트 펄스(SSP)에 의해 래치 펄스(제7도의 SRO1,SRO2, …)를 발생한다.

또한 드라이브 IC외부에서 홀수 짝수로 분리된 데이터는 제1데이터 래치부(22)와, 제2데이터 래치부(23)에 각각 래치된다.

그리고, 제1, 제2래치부(22)(23)에 래치된 n비트 홀수데이타 3종과 짝수데이타 3종은 쉬프트 레지스터(27)의 래치펄스에 의해 3m×n비트의 홀수라인 제1래치(25a)와 짝수라인 제1래치(26a)에 각각 래치된다.

제1래치라인(25a)(26a)에 저장된 한 수평라인의 디스플레이 데이터는 LOAD 신호 한번에 홀수와 짝수의 제2라인레치(25b)(26b)에 저장되고 동시에 다음 라인의 데이터가 제1라인래치(25a)(26a)에 쉬프트 레지스터의 래치 펄스에 의해 순차 래치된다.

홀수와 짝수 제2라인래치(25b)(26b)에 저장된 라인 데이터는 각각의 D/A변환기(27)(28)에 의해 기준전압중의 해당 전압을 선택하게 된다.

이때 라인변환 로직(24)은 전압의 극성을 절환하여 인버젼(Inversion)을 용이하게 한다.

선택된 기준전압은 데이터 출력회로(29)(30)을 거쳐 충분한 구동능력과 출력전압 편차가 적은 안정된 전압으로 액정에 인가된다.

한편 위 실시예에서 데이터를 도착하는 순서대로 제1,2래치부(22)(23)에 저장시켜 동작케 하고 두 데이터 출력회로(29)(30)의 출력단자를 3개씩 번갈아 액정 패널의 데이터 라인과 연결시키는 방법도 있다.

제6도는 본 발명의 실시예 2이다.

실시예 1에서는 데이터를 홀수와 짝수로 분리하였으나 본 실시예에서는 데이터 래치부를 3개(32)(33)(34)를 두고 제1데이터 라인의 데이터는 제1래치부(32)에 제2데이터 라인의 데이터는 제2래치부(33)에 제3데이터 라인의 데이터는 제3래치부(34)에 인가하고 제4데이터 라인, 제5데이터 라인, 제6데이터 라인의 데이터를 다시 제1,2,3래치부에 각각 인가하는 식으로 데이터를 분리한다.

또한 쉬프트 레지스터(31)에는 병렬 구동하지 않을 경우의 1/3의 주파수를 인가함으로써 결국 데이터 드라이버 IC의 동작주파수를 1/3로 줄일 수 있다.

그 외의 동작은 실시예 1에서 설명한 것과 유사하다.

위의 실시예 1, 2는 데이터 드라이버를 액정 패널의 한쪽에만 부착한 경우이나 이와 같은 드라이버를 제2도와 같은 더블구조로 형성하면 메인구동 주파수를 2배 더 감소시킬 수 있다.

이상에서 설명한 바와같은 본 발명의 액정표시장치의 데이터 드라이버는 다음과 같은 효과가 있다.

즉, 본 발명의 데이터 드라이버는 메인 구동 주파수를 1/2 또는 1/3으로 드라이버 자체에서 낮추므로써 외부의 메모리 및 회로를 없애고 고주파 EMI 등에 유리한 모듈로 만들 수 있고, 더불어 단가절감, 제품의 무게 및 부피 감소, 소비전력의 감소 등의 효과를 얻을 수 있다.

또한 노트 퍼스널 컴퓨터 및 모니터에 XGA, EWS 해상도를 싱글 및 더블 뱅크 구조로 실현할 수 있다.

Claims

스타트 펄스신호를 수신하여 래치 클럭신호를 출력하는 m비트 쉬프트 레지스터와, 디지털 영상신호를 N개로 분할하여 분할된 n비트 3종 영상신호 데이터를 각각 래치시켜 출력하는 N개의 데이터 래치부와, 상기 쉬프트 레지스터에서 출력된 래치 클럭신호에 의해 상기 각 데이터 래치부에서 출력된 데이터를 래치시키고 외부의 로드 신호에 의해 저장 출력하는 N개의 3m×n비트 라인 래치부와, 외부의 POL신호에 의해 매 수평 구간마다 극성을 절환하는 라인 변환 로직과, 상기 각 라인 래치부에서 출력된 데이터를 아날로그 신호로 변환하여 출력하는 N개의 D/A변환부와, 상기 각 D/A변환부에서 출력되는 아날로그 영상신호를 증폭하여 TFT 어레이의 각 데이터 라인에 공급하는 N개의 데이터 출력부를 구비하여 하나의 IC로 집적화된 액정표시장치의 데이터 드라이버.
제1항에 있어서, 상기 복수 세트가 2세트일 경우, 2n-1(n=자연수) 라인 영상 데이터인 제1세트와, 2n(n=자연수) 라인 영상 데이터인 제2세트를 각각 처리하도록 상기 데이터 래치부, 라인 래치부 D/A변환부 및 데이터 출력부를 각각 2개씩 구성함을 특징으로 하는 액정표시장치의 데이터 드라이버.
제1항에 있어서, 상기 복수 세트가 3세트일 경우, 3n-2(n=자연수) 라인 영상 데이터인 제1세트와, 3n-1(n=자연수) 라인 영상 데이터인 제2세트와, 3n(n=자연수) 라인 영상 데이터인 제3세트를 각가 처리하도록 상기 데이터 래치부, 라인 래치부 D/A변환부, 및 데이터 출력부를 각각 3개씩 구성함을 특징으로 하는 액정포시장치의 데이터 드라이버.
제1항에 있어서, 상기 각 라인 래치부는 각각 2개의 라인 메모리로 구성됨을 특징으로 하는 액정표시장치의 데이터 드라이버.