JPH11161242A - 液晶表示システム - Google Patents
液晶表示システムInfo
- Publication number
- JPH11161242A JPH11161242A JP33826297A JP33826297A JPH11161242A JP H11161242 A JPH11161242 A JP H11161242A JP 33826297 A JP33826297 A JP 33826297A JP 33826297 A JP33826297 A JP 33826297A JP H11161242 A JPH11161242 A JP H11161242A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- liquid crystal
- display data
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶パネルの行電極および列電極によって選
択されたドットに対して、Ｖsyncの周期幅を固定せず
に、高品質な階調表現を行うようにする。 【解決手段】 液晶表示システムを構成するＬＣＤコン
トローラ４６は、クロック制御部５３において、Ｖsync
パターンメモリ５４の格納情報に基づいて周期ごとに異
なる周期幅を有するフレーム信号となるＶsync信号を生
成し、これと同時に所定の一定周期の液晶パネルの行電
極・列電極を選択するためのＨsync信号とＤＣＬＫ信号
を生成するようにした。また、メモリアクセス部６２に
よって読み出された表示データを表示パターンメモリ５
５に格納された表示パターンに基づいて表示データを変
換するようにした。Ｖsyncパターンメモリ５４による周
期ごとに周期幅の異なる多様なフレーム信号と、表示パ
ターンメモリ５５による表示パターンとの組み合わせに
より、一定周期のＶsync信号による液晶表示システムで
は表現できない高品質な階調表現を実現することができ
る。
択されたドットに対して、Ｖsyncの周期幅を固定せず
に、高品質な階調表現を行うようにする。 【解決手段】 液晶表示システムを構成するＬＣＤコン
トローラ４６は、クロック制御部５３において、Ｖsync
パターンメモリ５４の格納情報に基づいて周期ごとに異
なる周期幅を有するフレーム信号となるＶsync信号を生
成し、これと同時に所定の一定周期の液晶パネルの行電
極・列電極を選択するためのＨsync信号とＤＣＬＫ信号
を生成するようにした。また、メモリアクセス部６２に
よって読み出された表示データを表示パターンメモリ５
５に格納された表示パターンに基づいて表示データを変
換するようにした。Ｖsyncパターンメモリ５４による周
期ごとに周期幅の異なる多様なフレーム信号と、表示パ
ターンメモリ５５による表示パターンとの組み合わせに
より、一定周期のＶsync信号による液晶表示システムで
は表現できない高品質な階調表現を実現することができ
る。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示システム
に係わり、詳細には表示のための同期信号の周期幅を変
更させて良好な品質の液晶表示を行うようにした液晶表
示システムに関する。
に係わり、詳細には表示のための同期信号の周期幅を変
更させて良好な品質の液晶表示を行うようにした液晶表
示システムに関する。
【０００２】
【従来の技術】従来、液晶表示システムは、Ｎ行の行電
極とＭ行の列電極によって構成されたマトリックス状の
液晶パネルに対して、それぞれ行電極および列電極によ
って選択されたマトリックス状のドットを表示するよう
になっている。このような液晶表示システムでさらに鮮
明な階調表示を行うために、さまざまな表示方式が知ら
れている。高速応答で高コントラスト表示が可能なＳＴ
Ｎ（Super Twisted Nematic）液晶においては、ディ
ザ方式およびＦＲＣ（Frame Rate Control）方式が知
られている。ディザ方式は濃淡画像を２値に量子化しあ
る一定面積の中の白と黒の出現範囲を変えた濃淡パター
ンを表示させることによって、擬似的に中間調画像を表
現する方式である。しかし、あくまで擬似的な表現方法
であって、鮮明な液晶表示を行うには十分とは言えな
い。
極とＭ行の列電極によって構成されたマトリックス状の
液晶パネルに対して、それぞれ行電極および列電極によ
って選択されたマトリックス状のドットを表示するよう
になっている。このような液晶表示システムでさらに鮮
明な階調表示を行うために、さまざまな表示方式が知ら
れている。高速応答で高コントラスト表示が可能なＳＴ
Ｎ（Super Twisted Nematic）液晶においては、ディ
ザ方式およびＦＲＣ（Frame Rate Control）方式が知
られている。ディザ方式は濃淡画像を２値に量子化しあ
る一定面積の中の白と黒の出現範囲を変えた濃淡パター
ンを表示させることによって、擬似的に中間調画像を表
現する方式である。しかし、あくまで擬似的な表現方法
であって、鮮明な液晶表示を行うには十分とは言えな
い。
【０００３】一方、ディザ方式に比べてより鮮明なコン
トラストを実現するうえ、制御回路の高速化と複雑化を
不要とするＦＲＣ方式が提案されている。
トラストを実現するうえ、制御回路の高速化と複雑化を
不要とするＦＲＣ方式が提案されている。
【０００４】図４はこのような従来提案されたＦＲＣ方
式を用いた液晶表示システムの構成の概要を表わしたも
のである。この液晶表示システムは、ＶＧＡ（Video G
raphics Array）コントローラ１０と液晶表示（Liquid
Crystal Display：以下、ＬＣＤと略す。）装置１１
とを有している。ＶＧＡコントローラ１０は、表示デー
タ変換手段１３を有しており、図示しない表示データメ
モリからのＬＣＤ表示データ１２が入力されている。Ｌ
ＣＤ装置１１は、ＶＧＡコントローラ１０の表示データ
変換手段１３によって変換された変換表示データ２０が
入力される行・列信号発生手段１４とを有している。こ
の行・列信号発生手段１４からは、行データ１５が行電
極駆動回路１６に、列データ１７が列電極駆動回路１８
に入力されている。行電極駆動回路１６はこの行データ
１５を一行分取り込み所定の一分割時間Δｔだけ出力す
ることによって液晶パネル１９の行電極２１を制御し、
列電極駆動回路１８は列データ１７を一列分取り込み所
定の一分割時間Δｔだけ出力することによって液晶パネ
ル１９の列電極２２を制御するようになっている。
式を用いた液晶表示システムの構成の概要を表わしたも
のである。この液晶表示システムは、ＶＧＡ（Video G
raphics Array）コントローラ１０と液晶表示（Liquid
Crystal Display：以下、ＬＣＤと略す。）装置１１
とを有している。ＶＧＡコントローラ１０は、表示デー
タ変換手段１３を有しており、図示しない表示データメ
モリからのＬＣＤ表示データ１２が入力されている。Ｌ
ＣＤ装置１１は、ＶＧＡコントローラ１０の表示データ
変換手段１３によって変換された変換表示データ２０が
入力される行・列信号発生手段１４とを有している。こ
の行・列信号発生手段１４からは、行データ１５が行電
極駆動回路１６に、列データ１７が列電極駆動回路１８
に入力されている。行電極駆動回路１６はこの行データ
１５を一行分取り込み所定の一分割時間Δｔだけ出力す
ることによって液晶パネル１９の行電極２１を制御し、
列電極駆動回路１８は列データ１７を一列分取り込み所
定の一分割時間Δｔだけ出力することによって液晶パネ
ル１９の列電極２２を制御するようになっている。
【０００５】ＶＧＡコントローラ１０の表示データ変換
手段１３は、ＶＧＡコントローラ１０に接続された図示
しない表示データメモリのＬビットのＬＣＤ表示データ
１２を１ビットの変換表示データ２０に変換し、ＬＣＤ
装置１１に出力する。ＬＣＤ装置１１の行・列信号発生
手段１４では、この１ビットの変換表示データ２０と例
えばウォルシュ関数のような直交関数に基づく信号を発
生し、行電極駆動回路１６および列電極駆動回路１８に
よって液晶パネル１９に印加される。このときＬビット
のＬＣＤ表示データ１２はＭフレームを１周期とするフ
レームごとに変化する１ビットの変換表示データ２０に
間引きするようにしているので、表示データ用のフレー
ムメモリの削減と本来必要な制御回路におけるＬ倍の高
速処理化を不要としている。
手段１３は、ＶＧＡコントローラ１０に接続された図示
しない表示データメモリのＬビットのＬＣＤ表示データ
１２を１ビットの変換表示データ２０に変換し、ＬＣＤ
装置１１に出力する。ＬＣＤ装置１１の行・列信号発生
手段１４では、この１ビットの変換表示データ２０と例
えばウォルシュ関数のような直交関数に基づく信号を発
生し、行電極駆動回路１６および列電極駆動回路１８に
よって液晶パネル１９に印加される。このときＬビット
のＬＣＤ表示データ１２はＭフレームを１周期とするフ
レームごとに変化する１ビットの変換表示データ２０に
間引きするようにしているので、表示データ用のフレー
ムメモリの削減と本来必要な制御回路におけるＬ倍の高
速処理化を不要としている。
【０００６】このような液晶表示システムは、例えば特
開平６−１９５０４３号公報に開示されている。
開平６−１９５０４３号公報に開示されている。
【０００７】図５はこのような液晶表示システムを制御
するＶＧＡコントローラの構成の概要を表わしたもので
ある。この液晶表示システムでは、ＶＧＡコントローラ
１０はＬＣＤ装置１１に接続されている。ＶＧＡコント
ローラ１０は、ＶＧＡコア２５とＬＣＤコントローラ２
６とを有しており、ＬＣＤ装置１１の制御はＶＧＡコア
２５からＬＣＤコントローラ２６を介して行われるよう
になっている。表示データは図示しない中央処理装置
（Central Processing Unit：以下、ＣＰＵと略
す。）などによりホストバス２４を経由して表示データ
メモリ２３に一旦格納されるようになっている。ＶＧＡ
コア２５が適時この表示データメモリ２３からの表示デ
ータをＬＣＤコントローラ２６に仲介することによっ
て、ＬＣＤ表示データ１２としてＬＣＤ装置１１に供給
するようになっている。
するＶＧＡコントローラの構成の概要を表わしたもので
ある。この液晶表示システムでは、ＶＧＡコントローラ
１０はＬＣＤ装置１１に接続されている。ＶＧＡコント
ローラ１０は、ＶＧＡコア２５とＬＣＤコントローラ２
６とを有しており、ＬＣＤ装置１１の制御はＶＧＡコア
２５からＬＣＤコントローラ２６を介して行われるよう
になっている。表示データは図示しない中央処理装置
（Central Processing Unit：以下、ＣＰＵと略
す。）などによりホストバス２４を経由して表示データ
メモリ２３に一旦格納されるようになっている。ＶＧＡ
コア２５が適時この表示データメモリ２３からの表示デ
ータをＬＣＤコントローラ２６に仲介することによっ
て、ＬＣＤ表示データ１２としてＬＣＤ装置１１に供給
するようになっている。
【０００８】これまで説明したようなＬＣＤ装置は、フ
レーム信号としてのＶsync信号と、行電極駆動回路１６
から行電極２１を制御するＨsync信号と、列電極駆動回
路１８から列電極２２を制御するドットクロック（ＤＣ
ＬＫ）信号と、表示情報に対応した表示データに基づい
て制御される。
レーム信号としてのＶsync信号と、行電極駆動回路１６
から行電極２１を制御するＨsync信号と、列電極駆動回
路１８から列電極２２を制御するドットクロック（ＤＣ
ＬＫ）信号と、表示情報に対応した表示データに基づい
て制御される。
【０００９】図６はこのような液晶表示システムのＬＣ
Ｄ装置とのインタフェース信号のタイミングを表わした
ものである。液晶表示のフレーム信号としてのＶsync
（垂直同期）信号２７1は、所定の時間Ｔｖを１周期と
するタイミングパルスを周期的に出力するようになって
いる。このＴｖ時間にはＨsync（水平同期）信号２８1
が、所定の時間Ｔｈを１周期とするタイミングパルスを
周期的に出力するようになっており、Ｔｖ時間のＶsync
信号２７2の１周期の間に所定の数のＨsync信号２８1に
よるタイミングパルスが出力するようになっている。さ
らにこのＴｈ時間にはドットクロック（ＤＣＬＫ）信号
２９が、所定の時間Ｔｄを１周期とするタイミングパル
スを周期的に出力するようになっており、Ｔｈ時間のＨ
sync信号２８2の１周期の間には所定の数のＤＣＬＫ信
号２９によるタイミングパルスが出力するようになって
いる。このＤＣＬＫ信号２９と同期して表示データ情報
であるＤＡＴＡ３０が出力される。
Ｄ装置とのインタフェース信号のタイミングを表わした
ものである。液晶表示のフレーム信号としてのＶsync
（垂直同期）信号２７1は、所定の時間Ｔｖを１周期と
するタイミングパルスを周期的に出力するようになって
いる。このＴｖ時間にはＨsync（水平同期）信号２８1
が、所定の時間Ｔｈを１周期とするタイミングパルスを
周期的に出力するようになっており、Ｔｖ時間のＶsync
信号２７2の１周期の間に所定の数のＨsync信号２８1に
よるタイミングパルスが出力するようになっている。さ
らにこのＴｈ時間にはドットクロック（ＤＣＬＫ）信号
２９が、所定の時間Ｔｄを１周期とするタイミングパル
スを周期的に出力するようになっており、Ｔｈ時間のＨ
sync信号２８2の１周期の間には所定の数のＤＣＬＫ信
号２９によるタイミングパルスが出力するようになって
いる。このＤＣＬＫ信号２９と同期して表示データ情報
であるＤＡＴＡ３０が出力される。
【００１０】これまで説明したような液晶表示システム
における階調表示は、基本的に１フレームとなるＴｖ時
間ごとに行電極および列電極によって選択された液晶パ
ネル上のマトリックス状のドットをオン・オフすること
であり、このドットの電荷を周期的にリフレッシュする
ことである。そしてこの階調表示を制御することは、こ
のリフレッシュサイクルを制御することであり、階調
（濃淡）を表現するために例えばウォルシュ関数に基づ
く値により、これらのオン・オフを行うことになる。
における階調表示は、基本的に１フレームとなるＴｖ時
間ごとに行電極および列電極によって選択された液晶パ
ネル上のマトリックス状のドットをオン・オフすること
であり、このドットの電荷を周期的にリフレッシュする
ことである。そしてこの階調表示を制御することは、こ
のリフレッシュサイクルを制御することであり、階調
（濃淡）を表現するために例えばウォルシュ関数に基づ
く値により、これらのオン・オフを行うことになる。
【００１１】ところでＬＣＤ装置に表示データを供給す
るＶＧＡコントローラについて、これまではＣＲＴ（Ca
thode Ray Tube）表示装置への表示データをそのまま
流用してＬＣＤ装置への表示データとして表示メモリか
ら読み出すようになっていた。しかし、ＬＣＤ装置に対
して高コントラストへの要求が高まるにともない、ＣＲ
Ｔ表示装置の低いフレーム周波数のタイミングで表示デ
ータが入力されていることが問題となった。そこで、近
年のＬＳＩ技術の進歩によるメモリの高速化により、Ｃ
ＲＴ表示装置とＬＣＤ装置を非同期でそれぞれに最適な
タイミングで表示データを供給することによって、ＬＣ
Ｄ装置は高コントラストで鮮明な階調表示を実現できる
ようになった。
るＶＧＡコントローラについて、これまではＣＲＴ（Ca
thode Ray Tube）表示装置への表示データをそのまま
流用してＬＣＤ装置への表示データとして表示メモリか
ら読み出すようになっていた。しかし、ＬＣＤ装置に対
して高コントラストへの要求が高まるにともない、ＣＲ
Ｔ表示装置の低いフレーム周波数のタイミングで表示デ
ータが入力されていることが問題となった。そこで、近
年のＬＳＩ技術の進歩によるメモリの高速化により、Ｃ
ＲＴ表示装置とＬＣＤ装置を非同期でそれぞれに最適な
タイミングで表示データを供給することによって、ＬＣ
Ｄ装置は高コントラストで鮮明な階調表示を実現できる
ようになった。
【００１２】図７はこのようなＶＧＡコントローラのメ
モリアクセスタイミングを表わしたものである。従来
は、所定のバスサイクル時間Ｔに、ＣＰＵからホストバ
ス２４を経由した表示データメモリ２３への書き込みサ
イクル３１と図示しないＣＲＴ装置への読み出しサイク
ル３２が起動されていた。しかし、上述したように矢印
３６で示されるような半導体メモリの高速化により、所
定のバスサイクル時間Ｔに、ＣＰＵからのホストバス２
４経由の表示データメモリ２３への書き込みサイクル３
３とＣＲＴ装置への読み出しサイクル３４とＬＣＤ装置
への読み出しサイクル３５を起動することができる。こ
れにより、ＬＣＤ装置は高品質な階調表現と高速応答な
液晶表示を行うことができるようになる。
モリアクセスタイミングを表わしたものである。従来
は、所定のバスサイクル時間Ｔに、ＣＰＵからホストバ
ス２４を経由した表示データメモリ２３への書き込みサ
イクル３１と図示しないＣＲＴ装置への読み出しサイク
ル３２が起動されていた。しかし、上述したように矢印
３６で示されるような半導体メモリの高速化により、所
定のバスサイクル時間Ｔに、ＣＰＵからのホストバス２
４経由の表示データメモリ２３への書き込みサイクル３
３とＣＲＴ装置への読み出しサイクル３４とＬＣＤ装置
への読み出しサイクル３５を起動することができる。こ
れにより、ＬＣＤ装置は高品質な階調表現と高速応答な
液晶表示を行うことができるようになる。
【００１３】このように表示データメモリ２３へのメモ
リアクセスは、ホストバス２４を介したＣＰＵとＶＧＡ
コントローラ内のＣＲＴ表示装置制御用のＣＲＴコント
ローラとＬＣＤ表示装置制御用のＬＣＤコントローラ
が、それぞれのバスアクセスを要求し、これらを調停す
ることによってそれぞれのメモリアクセスが起動される
ようになっている。
リアクセスは、ホストバス２４を介したＣＰＵとＶＧＡ
コントローラ内のＣＲＴ表示装置制御用のＣＲＴコント
ローラとＬＣＤ表示装置制御用のＬＣＤコントローラ
が、それぞれのバスアクセスを要求し、これらを調停す
ることによってそれぞれのメモリアクセスが起動される
ようになっている。
【００１４】
【発明が解決しようとする課題】しかしながら特開平６
−１９５０４３号公報や特開平７−２８４３０号公報に
開示された技術を用いた液晶表示システムでは、液晶パ
ネルの行電極および列電極によって選択されたドットに
印加される電圧と、その印加電圧を一定周期Ｔｖに同期
してパターン化することによって高品質な液晶表示を可
能としていたが、１フレームが一定周期で繰り返される
ため、さらに高品質な階調表現を行うには表示パターン
のバリエーションに限界があった。
−１９５０４３号公報や特開平７−２８４３０号公報に
開示された技術を用いた液晶表示システムでは、液晶パ
ネルの行電極および列電極によって選択されたドットに
印加される電圧と、その印加電圧を一定周期Ｔｖに同期
してパターン化することによって高品質な液晶表示を可
能としていたが、１フレームが一定周期で繰り返される
ため、さらに高品質な階調表現を行うには表示パターン
のバリエーションに限界があった。
【００１５】そこで本発明の目的は、液晶パネルの行電
極および列電極によって選択されたドットに対して、多
様な表示パターンで表示ができるように、フレーム信号
であるＶsyncの周期Ｔｖを固定せずに、さらに高品質な
階調表現を行うようにした液晶表示システムを提供する
ことにある。
極および列電極によって選択されたドットに対して、多
様な表示パターンで表示ができるように、フレーム信号
であるＶsyncの周期Ｔｖを固定せずに、さらに高品質な
階調表現を行うようにした液晶表示システムを提供する
ことにある。
【００１６】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）表示データを格納する表示データ格納手段
と、（ロ）表示するフレームを特定するフレーム信号を
生成して周期ごとに所定の複数の異なる周期幅で出力す
るとともに表示するタイミングを特定するドットクロッ
ク信号を生成して所定の一定周期で出力するタイミング
信号出力手段と、（ハ）このタイミング信号出力手段に
よって生成されたこのフレーム信号に同期して表示デー
タ格納手段に格納された表示データを出力する表示デー
タ同期出力手段と、（ニ）フレーム信号で特定されたフ
レーム内でドットクロック信号に同期して表示データに
基づいた表示を行う液晶表示手段とを液晶表示システム
に具備させる。
は、（イ）表示データを格納する表示データ格納手段
と、（ロ）表示するフレームを特定するフレーム信号を
生成して周期ごとに所定の複数の異なる周期幅で出力す
るとともに表示するタイミングを特定するドットクロッ
ク信号を生成して所定の一定周期で出力するタイミング
信号出力手段と、（ハ）このタイミング信号出力手段に
よって生成されたこのフレーム信号に同期して表示デー
タ格納手段に格納された表示データを出力する表示デー
タ同期出力手段と、（ニ）フレーム信号で特定されたフ
レーム内でドットクロック信号に同期して表示データに
基づいた表示を行う液晶表示手段とを液晶表示システム
に具備させる。
【００１７】すなわち請求項１記載の発明では、所定の
複数の異なる周期幅とを有するフレーム信号を生成する
とともに、これに合わせて生成されたドットクロック信
号を用いて、このフレーム信号に合わせて出力した表示
データ格納手段に格納された表示データにより対応する
表示データの階調表現を行うようにした。
複数の異なる周期幅とを有するフレーム信号を生成する
とともに、これに合わせて生成されたドットクロック信
号を用いて、このフレーム信号に合わせて出力した表示
データ格納手段に格納された表示データにより対応する
表示データの階調表現を行うようにした。
【００１８】請求項２記載の発明では、（イ）表示デー
タを格納する表示データ格納手段と、（ロ）表示するフ
レームを特定するフレーム信号を生成して周期ごとに所
定の複数の異なる周期幅で出力するとともに表示するタ
イミングを特定するドットクロック信号を生成して所定
の一定周期で出力するタイミング信号出力手段と、
（ハ）予め登録された表示パターンを格納する表示パタ
ーン格納手段と、（ニ）表示データ格納手段に格納され
た表示データに対応してこの表示パターン格納手段に格
納された表示パターンを出力する表示パターン出力手段
と、（ホ）この表示パターン出力手段によって出力され
た表示パターンをタイミング信号出力手段によって生成
されたこのフレーム信号に同期して出力する表示パター
ン同期出力手段と、（ヘ）フレーム信号で特定されたフ
レーム内でドットクロック信号に同期してこの表示パタ
ーンに基づいた表示を行う液晶表示手段とを液晶表示シ
ステムに具備させる。
タを格納する表示データ格納手段と、（ロ）表示するフ
レームを特定するフレーム信号を生成して周期ごとに所
定の複数の異なる周期幅で出力するとともに表示するタ
イミングを特定するドットクロック信号を生成して所定
の一定周期で出力するタイミング信号出力手段と、
（ハ）予め登録された表示パターンを格納する表示パタ
ーン格納手段と、（ニ）表示データ格納手段に格納され
た表示データに対応してこの表示パターン格納手段に格
納された表示パターンを出力する表示パターン出力手段
と、（ホ）この表示パターン出力手段によって出力され
た表示パターンをタイミング信号出力手段によって生成
されたこのフレーム信号に同期して出力する表示パター
ン同期出力手段と、（ヘ）フレーム信号で特定されたフ
レーム内でドットクロック信号に同期してこの表示パタ
ーンに基づいた表示を行う液晶表示手段とを液晶表示シ
ステムに具備させる。
【００１９】すなわち請求項２記載の発明では、所定の
複数の異なる周期幅とを有するフレーム信号を生成する
とともに、これに合わせて生成されたドットクロック信
号を用いて、表示データ格納手段に格納された表示デー
タを予め登録された表示パターンが格納された表示パタ
ーン格納手段に基づいて変換した表示データをこのフレ
ーム信号に合わせて出力して、対応する表示データの階
調表現を行うようにした。
複数の異なる周期幅とを有するフレーム信号を生成する
とともに、これに合わせて生成されたドットクロック信
号を用いて、表示データ格納手段に格納された表示デー
タを予め登録された表示パターンが格納された表示パタ
ーン格納手段に基づいて変換した表示データをこのフレ
ーム信号に合わせて出力して、対応する表示データの階
調表現を行うようにした。
【００２０】請求項３記載の発明では、請求項１または
請求項２記載の液晶表示システムで、複数のフレーム信
号の周期ごとに周期幅を特定する出力パターンを格納す
るフレーム信号パターン格納手段を備え、前記タイミン
グ信号出力手段がこのフレーム信号パターン格納手段に
格納された出力パターンに基づいてフレーム信号の周期
幅を変更して出力することを特徴としている。
請求項２記載の液晶表示システムで、複数のフレーム信
号の周期ごとに周期幅を特定する出力パターンを格納す
るフレーム信号パターン格納手段を備え、前記タイミン
グ信号出力手段がこのフレーム信号パターン格納手段に
格納された出力パターンに基づいてフレーム信号の周期
幅を変更して出力することを特徴としている。
【００２１】すなわち請求項３記載の発明では、フレー
ム信号の周期ごとに有する周波数をフレーム信号パター
ン格納手段に格納された出力タイミングパターン基づい
て変更するようにした。
ム信号の周期ごとに有する周波数をフレーム信号パター
ン格納手段に格納された出力タイミングパターン基づい
て変更するようにした。
【００２２】請求項４記載の発明では、請求項１または
請求項２記載の液晶表示システムで、前記フレーム信号
が垂直同期信号であることを特徴としている。
請求項２記載の液晶表示システムで、前記フレーム信号
が垂直同期信号であることを特徴としている。
【００２３】請求項５記載の発明では、請求項１または
請求項２記載の液晶表示システムで、表示データ格納手
段および液晶表示手段を除いて１チップの表示コントロ
ーラとして集積化したことを特徴としている。
請求項２記載の液晶表示システムで、表示データ格納手
段および液晶表示手段を除いて１チップの表示コントロ
ーラとして集積化したことを特徴としている。
【００２４】
【００２５】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２６】図１は本発明の一実施例における液晶表示
システムの構成の概要を表わしたものである。この液晶
表示システムは、ＶＧＡコントローラ４０と、これに接
続されたＬＣＤ装置４１とＣＲＴ装置４２と、表示デー
タメモリ４３とを有しており、ホストバス４４を介して
図示しないＣＰＵから表示データメモリ４３に表示デー
タが書き込まれるようになっている。
システムの構成の概要を表わしたものである。この液晶
表示システムは、ＶＧＡコントローラ４０と、これに接
続されたＬＣＤ装置４１とＣＲＴ装置４２と、表示デー
タメモリ４３とを有しており、ホストバス４４を介して
図示しないＣＰＵから表示データメモリ４３に表示デー
タが書き込まれるようになっている。
【００２７】ＶＧＡコントローラ４０は、ＶＧＡコア４
５と、ＬＣＤ装置４１の表示制御を行うＬＣＤコントロ
ーラ４６と、ＣＲＴ装置４２の表示制御を行うＣＲＴコ
ントローラ４７とを有している。ＬＣＤコントローラ４
６は、ＶＧＡコア４５を介して表示データ４８が入力さ
れ、表示データに基づいてＬＣＤ表示データ５０がＬＣ
Ｄ装置４１に供給されるようになっている。また、ＣＲ
Ｔコントローラ４７は、ＶＧＡコア４５を介して表示デ
ータ４９が入力され、表示データに基づいてＣＲＴ表示
データ５１がＣＲＴ装置４２に供給されるようになって
いる。
５と、ＬＣＤ装置４１の表示制御を行うＬＣＤコントロ
ーラ４６と、ＣＲＴ装置４２の表示制御を行うＣＲＴコ
ントローラ４７とを有している。ＬＣＤコントローラ４
６は、ＶＧＡコア４５を介して表示データ４８が入力さ
れ、表示データに基づいてＬＣＤ表示データ５０がＬＣ
Ｄ装置４１に供給されるようになっている。また、ＣＲ
Ｔコントローラ４７は、ＶＧＡコア４５を介して表示デ
ータ４９が入力され、表示データに基づいてＣＲＴ表示
データ５１がＣＲＴ装置４２に供給されるようになって
いる。
【００２８】表示データメモリ４３には、ＬＣＤ装置４
１やＣＲＴ装置４２で表示する内容に基づいた表示デー
タが格納されており、図示しないＣＰＵ等によってホス
トバス４４とＶＧＡコア４５と表示メモリバス５２を介
して、この表示データメモリ４３に格納される。本実施
例では、表示メモリバス５２を制御するバスマスタとし
てホストバス４４を介してアクセスする図示しないＣＰ
ＵとＬＣＤコントローラ４６とＣＲＴコントローラ４７
が存在する。それぞれのバスを制御する各メモリアクセ
ス実行部からのメモリアクセス要求が調停後、この表示
データメモリ４３に対して図示しないＣＰＵからの表示
データの書き込みサイクルやＬＣＤコントローラ４６に
よるＬＣＤ装置４１の表示データ読み出しサイクルある
いはＣＲＴコントローラ４７によるＣＲＴ装置４２の表
示データ読み出しサイクルが、適時実行されるようにな
っている。
１やＣＲＴ装置４２で表示する内容に基づいた表示デー
タが格納されており、図示しないＣＰＵ等によってホス
トバス４４とＶＧＡコア４５と表示メモリバス５２を介
して、この表示データメモリ４３に格納される。本実施
例では、表示メモリバス５２を制御するバスマスタとし
てホストバス４４を介してアクセスする図示しないＣＰ
ＵとＬＣＤコントローラ４６とＣＲＴコントローラ４７
が存在する。それぞれのバスを制御する各メモリアクセ
ス実行部からのメモリアクセス要求が調停後、この表示
データメモリ４３に対して図示しないＣＰＵからの表示
データの書き込みサイクルやＬＣＤコントローラ４６に
よるＬＣＤ装置４１の表示データ読み出しサイクルある
いはＣＲＴコントローラ４７によるＣＲＴ装置４２の表
示データ読み出しサイクルが、適時実行されるようにな
っている。
【００２９】ＶＧＡコア４５からＬＣＤコントローラ４
６やＣＲＴコントローラ４７に供給される表示データ
は、ＶＧＡコントローラ４０に接続されているＬＣＤ装
置４１やＣＲＴ装置４２のそれぞれが最適な動作タイミ
ングで互いに非同期で供給される。
６やＣＲＴコントローラ４７に供給される表示データ
は、ＶＧＡコントローラ４０に接続されているＬＣＤ装
置４１やＣＲＴ装置４２のそれぞれが最適な動作タイミ
ングで互いに非同期で供給される。
【００３０】図２はこのような液晶表示システムのＶＧ
Ａコントローラ４０のＬＣＤコントローラ４６の構成の
概要を表わしたものである。このＬＣＤコントローラ４
６は、表示パターンメモリ５５と、タイミングパルス発
生部５８と、メモリアクセス部６２とを有している。ま
た、タイミングパルス発生部５８は、ＣＬＫ制御部５３
と、Ｖsyncパターンメモリ５４とを有している。このＬ
ＣＤコントローラ４６の特徴とするところは、クロック
制御部５３とＶsyncパターンメモリ５４と表示パターン
メモリ５５とを有しているところである。
Ａコントローラ４０のＬＣＤコントローラ４６の構成の
概要を表わしたものである。このＬＣＤコントローラ４
６は、表示パターンメモリ５５と、タイミングパルス発
生部５８と、メモリアクセス部６２とを有している。ま
た、タイミングパルス発生部５８は、ＣＬＫ制御部５３
と、Ｖsyncパターンメモリ５４とを有している。このＬ
ＣＤコントローラ４６の特徴とするところは、クロック
制御部５３とＶsyncパターンメモリ５４と表示パターン
メモリ５５とを有しているところである。
【００３１】クロック制御部５３は、ＶＧＡコア４５か
らの源クロック信号５６の周期幅を変更することができ
る複数のカウンタ回路からなる周器やＰＬＬ（Phased
Locked Loop）で構成されており、Ｖsyncパターンメモ
リ５４の格納情報に基づいて、生成された複数の周期ご
とに異なる周期幅の周期信号のうち１つを選択して液晶
表示のための同期信号として生成するようになってい
る。Ｖsyncパターンメモリ５４は、表示パターンメモリ
５５に格納された表示パターンとの組み合わせにより、
さらにきめこまかい階調表現を行うため、タイミングパ
ルス発生部５８から出力する液晶表示のための各同期信
号６１の周期幅を切り替えるための選択情報パターンが
格納されている。
らの源クロック信号５６の周期幅を変更することができ
る複数のカウンタ回路からなる周器やＰＬＬ（Phased
Locked Loop）で構成されており、Ｖsyncパターンメモ
リ５４の格納情報に基づいて、生成された複数の周期ご
とに異なる周期幅の周期信号のうち１つを選択して液晶
表示のための同期信号として生成するようになってい
る。Ｖsyncパターンメモリ５４は、表示パターンメモリ
５５に格納された表示パターンとの組み合わせにより、
さらにきめこまかい階調表現を行うため、タイミングパ
ルス発生部５８から出力する液晶表示のための各同期信
号６１の周期幅を切り替えるための選択情報パターンが
格納されている。
【００３２】このようなタイミングパルス発生部５８の
クロック制御部５３で生成される液晶表示同期信号６１
は、フレーム信号であるＶsync（垂直同期）信号と、液
晶パネルの行電極を制御するＨsync（水平同期）信号
と、液晶パネルの列電極を制御するドットクロック（Ｄ
ＣＬＫ）信号がある。特にＶsync信号は周期ごとに周期
幅の異なる非一定周期の周期信号であるが、Ｈsync信号
やＤＣＬＫ信号は液晶パネルに依存してフレーム信号の
１周期の間に所定の数のパルスが一定周期で出力される
ようになっている。
クロック制御部５３で生成される液晶表示同期信号６１
は、フレーム信号であるＶsync（垂直同期）信号と、液
晶パネルの行電極を制御するＨsync（水平同期）信号
と、液晶パネルの列電極を制御するドットクロック（Ｄ
ＣＬＫ）信号がある。特にＶsync信号は周期ごとに周期
幅の異なる非一定周期の周期信号であるが、Ｈsync信号
やＤＣＬＫ信号は液晶パネルに依存してフレーム信号の
１周期の間に所定の数のパルスが一定周期で出力される
ようになっている。
【００３３】また、表示パターンメモリ５５は、ＶＧＡ
コアメモリ４５を仲介に表示データメモリ４３から読み
出した表示データ５９に基づいて、Ｖsyncパターンメモ
リ５４に格納された周期ごとに周期幅の異なる同期信号
６１を出力するための選択情報パターンとの組み合わせ
により、さらにきめこまかい階調表現を行うためのＬＣ
Ｄ表示データ６０を出力するようになっている。
コアメモリ４５を仲介に表示データメモリ４３から読み
出した表示データ５９に基づいて、Ｖsyncパターンメモ
リ５４に格納された周期ごとに周期幅の異なる同期信号
６１を出力するための選択情報パターンとの組み合わせ
により、さらにきめこまかい階調表現を行うためのＬＣ
Ｄ表示データ６０を出力するようになっている。
【００３４】ＬＣＤコントローラ４６は、メモリアクセ
ス部６２を有しており、ＬＣＤ装置への表示データ５９
を読み出すために表示データメモリ４３へのアクセス制
御信号６３を出力する。
ス部６２を有しており、ＬＣＤ装置への表示データ５９
を読み出すために表示データメモリ４３へのアクセス制
御信号６３を出力する。
【００３５】図３はこれまで説明したＬＣＤ装置４６と
のインタフェース信号のタイミングを表わしたものであ
る。液晶表示のフレーム信号であるＶsync信号６４
1は、周期によりＴｖ１時間あるいはＴｖ２時間と複数
の異なる周期幅を有し、これはＶsyncパターンメモリ５
４に格納された選択パターンに基づいてクロック制御部
５３で生成された非一定周期のフレーム信号である。
のインタフェース信号のタイミングを表わしたものであ
る。液晶表示のフレーム信号であるＶsync信号６４
1は、周期によりＴｖ１時間あるいはＴｖ２時間と複数
の異なる周期幅を有し、これはＶsyncパターンメモリ５
４に格納された選択パターンに基づいてクロック制御部
５３で生成された非一定周期のフレーム信号である。
【００３６】このＴｖ１時間にはＨsync信号６５1が、
所定の時間Ｔｈ′を１周期とするタイミングパルスを周
期的に出力するようになっており、Ｔｖ１時間のＶsync
信号６４2の１周期の間には所定の数のＨsync信号６５1
によるタイミングパルスが出力するようになっている。
さらにこのＴｈ′時間にはＤＣＬＫ信号６６が所定の時
間Ｔｄ′を１周期とするタイミングパルスを周期的に出
力するようになっており、Ｔｈ′時間のＨsync信号６５
2の１周期の間には所定の数のＤＣＬＫ信号６６による
タイミングパルスが出力するようになっている。このＤ
ＣＬＫ信号６６と同期して表示データ情報であるＤＡＴ
Ａ６７が出力される。
所定の時間Ｔｈ′を１周期とするタイミングパルスを周
期的に出力するようになっており、Ｔｖ１時間のＶsync
信号６４2の１周期の間には所定の数のＨsync信号６５1
によるタイミングパルスが出力するようになっている。
さらにこのＴｈ′時間にはＤＣＬＫ信号６６が所定の時
間Ｔｄ′を１周期とするタイミングパルスを周期的に出
力するようになっており、Ｔｈ′時間のＨsync信号６５
2の１周期の間には所定の数のＤＣＬＫ信号６６による
タイミングパルスが出力するようになっている。このＤ
ＣＬＫ信号６６と同期して表示データ情報であるＤＡＴ
Ａ６７が出力される。
【００３７】なお前述の本実施例で、表示パターンメモ
リに格納された表示データが従来のＲＧＢデータであっ
ても、表示データの形態に依存しないため同様の効果を
得ることができる。
リに格納された表示データが従来のＲＧＢデータであっ
ても、表示データの形態に依存しないため同様の効果を
得ることができる。
【００３８】これまで説明したように本実施例の液晶表
示システムでは、このようなＶsyncパターンメモリ５４
に基づくＴｖ１、Ｔｖ２のような非一定周期の同期信号
を任意の数パターンで駆動し、これと組み合わせた表示
パターンメモリ５５に基づいて表示データを変換したＬ
ＣＤ表示データによって、これまで一定周期の同期信号
のため不可能であったような表現パターンの液晶表示制
御が行えるようになる。
示システムでは、このようなＶsyncパターンメモリ５４
に基づくＴｖ１、Ｔｖ２のような非一定周期の同期信号
を任意の数パターンで駆動し、これと組み合わせた表示
パターンメモリ５５に基づいて表示データを変換したＬ
ＣＤ表示データによって、これまで一定周期の同期信号
のため不可能であったような表現パターンの液晶表示制
御が行えるようになる。
【００３９】さらにこのようにＶsyncの周期を一定にせ
ず、ある特定の周期を組み合わせることにより液晶パネ
ルの列電極および行電極の交点であるドットへ印加され
る電圧の周期をパターン化し、例えばウォルシュ関数の
ような直行関数に基づいて階調表現をすることができ
る。
ず、ある特定の周期を組み合わせることにより液晶パネ
ルの列電極および行電極の交点であるドットへ印加され
る電圧の周期をパターン化し、例えばウォルシュ関数の
ような直行関数に基づいて階調表現をすることができ
る。
【００４０】
【発明の効果】以上説明したように請求項１記載の発明
によれば、所定の複数の異なる周期幅とを有するフレー
ム信号を生成するとともに、これに合わせて生成された
ドットクロック信号を用いて、このフレーム信号に合わ
せて出力した表示データ格納手段に格納された表示デー
タにより対応する表示データの階調表現を行うようにし
た。これにより、一定周期のフレーム信号では表現でき
なかった表現パターンを生成することができ、より多様
な階調表現と高品質な液晶表現を実現することができる
ようになる。
によれば、所定の複数の異なる周期幅とを有するフレー
ム信号を生成するとともに、これに合わせて生成された
ドットクロック信号を用いて、このフレーム信号に合わ
せて出力した表示データ格納手段に格納された表示デー
タにより対応する表示データの階調表現を行うようにし
た。これにより、一定周期のフレーム信号では表現でき
なかった表現パターンを生成することができ、より多様
な階調表現と高品質な液晶表現を実現することができる
ようになる。
【００４１】また、請求項２記載の発明によれば、所定
の複数の異なる周期幅とを有するフレーム信号を生成す
るとともに、これに合わせて生成されたドットクロック
信号を用いて、表示データ格納手段に格納された表示デ
ータを予め登録された表示パターンが格納された表示パ
ターン格納手段に基づいて変換した表示データをこのフ
レーム信号に合わせて出力して、対応する表示データの
階調表現を行うようにした。これにより、一定周期のフ
レーム信号では表現できない表現パターンを生成するこ
とができるうえ、階調表現特有の表現パターンを登録し
ておくことにより、さらに高品質な階調表現を実現する
ことができるようになる。
の複数の異なる周期幅とを有するフレーム信号を生成す
るとともに、これに合わせて生成されたドットクロック
信号を用いて、表示データ格納手段に格納された表示デ
ータを予め登録された表示パターンが格納された表示パ
ターン格納手段に基づいて変換した表示データをこのフ
レーム信号に合わせて出力して、対応する表示データの
階調表現を行うようにした。これにより、一定周期のフ
レーム信号では表現できない表現パターンを生成するこ
とができるうえ、階調表現特有の表現パターンを登録し
ておくことにより、さらに高品質な階調表現を実現する
ことができるようになる。
【００４２】さらに請求項３記載の発明によれば、フレ
ーム信号の周期ごとに異なる周期幅をフレーム信号パタ
ーン格納手段に格納された出力パターン基づいて変更す
るようにしたので、フレーム信号の周期ごとの周期幅と
表現パターンの組み合わせを予め登録することによっ
て、一定周期のフレーム信号では表現できない表現パタ
ーンを生成することができ、さらに高品質な階調表現を
実現することができるようになる。
ーム信号の周期ごとに異なる周期幅をフレーム信号パタ
ーン格納手段に格納された出力パターン基づいて変更す
るようにしたので、フレーム信号の周期ごとの周期幅と
表現パターンの組み合わせを予め登録することによっ
て、一定周期のフレーム信号では表現できない表現パタ
ーンを生成することができ、さらに高品質な階調表現を
実現することができるようになる。
【００４３】さらに請求項４記載の発明によれば、垂直
同期信号を周期ごとに異なる周期幅をもつようにしたの
で、従来のＬＣＤ装置との互換性を最大限に保つことが
でき、高品質な階調表現を行うことができるようにな
る。
同期信号を周期ごとに異なる周期幅をもつようにしたの
で、従来のＬＣＤ装置との互換性を最大限に保つことが
でき、高品質な階調表現を行うことができるようにな
る。
【００４４】さらに請求項５記載の発明によれば、フレ
ーム信号や同期信号や変換データを１チップ化するよう
にしたので、コスト低下に貢献することができる。
ーム信号や同期信号や変換データを１チップ化するよう
にしたので、コスト低下に貢献することができる。
【図面の簡単な説明】
【図１】 本実施例における液晶表示システムの構成の
概要を表わしたブロック図である。
概要を表わしたブロック図である。
【図２】 本実施例におけるＬＣＤコントローラの構成
の概要を表わしたブロック図である。
の概要を表わしたブロック図である。
【図３】 本実施例におけるＬＣＤ装置のインタフェー
ス信号のタイミングを表わしたタイミング図である。
ス信号のタイミングを表わしたタイミング図である。
【図４】 従来提案された液晶表示システムの構成の概
要を表わしたブロック図である。
要を表わしたブロック図である。
【図５】 従来提案されたＶＧＡコントローラの構成の
概要を表わしたブロック図である。
概要を表わしたブロック図である。
【図６】 従来提案されたＬＣＤ装置のインタフェース
信号のタイミングを表わしたタイミング図である。
信号のタイミングを表わしたタイミング図である。
【図７】 従来提案されたＶＧＡコントローラのメモリ
アクセスタイミングを表わした説明図である。
アクセスタイミングを表わした説明図である。
４０ ＶＧＡコントローラ ４１ ＬＣＤ装置 ４２ ＣＲＴ装置 ４３ 表示データ格納メモリ ４４ ホストバス ４５ ＶＧＡコア ４６ ＬＣＤコントローラ ４７ ＣＲＴコントローラ ４８，４９ 表示データ ５０ ＬＣＤ表示データ ５１ ＣＲＴ表示データ ５２ 表示メモリバス ５３ クロック制御部 ５４ Ｖsyncパターンメモリ ５５ 表示パターンメモリ ５８ タイミングパルス発生部 ６２ メモリアクセス部
Claims (5)
- 【請求項１】 表示データを格納する表示データ格納手
段と、 表示するフレームを特定するフレーム信号を生成して周
期ごとに所定の複数の異なる周期幅で出力するとともに
表示するタイミングを特定するドットクロック信号を生
成して所定の一定周期で出力するタイミング信号出力手
段と、 このタイミング信号出力手段によって生成されたこのフ
レーム信号に同期して前記表示データ格納手段に格納さ
れた表示データを出力する表示データ同期出力手段と、 前記フレーム信号で特定されたフレーム内で前記ドット
クロック信号に同期して前記表示データに基づいた表示
を行う液晶表示手段とを具備することを特徴とする液晶
表示システム。 - 【請求項２】 表示データを格納する表示データ格納手
段と、 表示するフレームを特定するフレーム信号を生成して周
期ごとに所定の複数の異なる周期幅で出力するとともに
表示するタイミングを特定するドットクロック信号を生
成して所定の一定周期で出力するタイミング信号出力手
段と、 予め登録された表示パターンを格納する表示パターン格
納手段と、 前記表示データ格納手段に格納された表示データに対応
してこの表示パターン格納手段に格納された表示パター
ンを出力する表示パターン出力手段と、 この表示パターン出力手段によって出力された表示パタ
ーンを前記タイミング信号出力手段によって生成された
このフレーム信号に同期して出力する表示パターン同期
出力手段と、 前記フレーム信号で特定されたフレーム内で前記ドット
クロック信号に同期してこの表示パターンに基づいた表
示を行う液晶表示手段とを具備することを特徴とする液
晶表示システム。 - 【請求項３】 複数のフレーム信号の周期ごとに周期幅
を特定する出力パターンを格納するフレーム信号パター
ン格納手段を備え、前記タイミング信号出力手段がこの
フレーム信号パターン格納手段に格納された出力パター
ンに基づいてフレーム信号の周期幅を変更して出力する
ことを特徴とする請求項１または請求項２記載の液晶表
示システム。 - 【請求項４】 前記フレーム信号が垂直同期信号である
ことを特徴とする請求項１または請求項２記載の液晶表
示システム。 - 【請求項５】 前記表示データ格納手段および前記液晶
表示手段を除いて１チップの表示コントローラとして集
積化したことを特徴とする請求項１または請求項２記載
の液晶表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33826297A JPH11161242A (ja) | 1997-11-25 | 1997-11-25 | 液晶表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33826297A JPH11161242A (ja) | 1997-11-25 | 1997-11-25 | 液晶表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11161242A true JPH11161242A (ja) | 1999-06-18 |
Family
ID=18316475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33826297A Pending JPH11161242A (ja) | 1997-11-25 | 1997-11-25 | 液晶表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11161242A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011191775A (ja) * | 2006-12-15 | 2011-09-29 | Nvidia Corp | 節電のためにディスプレイのリフレッシュレートを調整するシステム、方法、及びコンピュータプログラム製品 |
| US8654132B2 (en) | 2006-12-13 | 2014-02-18 | Nvidia Corporation | System, method and computer program product for adjusting a refresh rate of a display |
-
1997
- 1997-11-25 JP JP33826297A patent/JPH11161242A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8654132B2 (en) | 2006-12-13 | 2014-02-18 | Nvidia Corporation | System, method and computer program product for adjusting a refresh rate of a display |
| JP2011191775A (ja) * | 2006-12-15 | 2011-09-29 | Nvidia Corp | 節電のためにディスプレイのリフレッシュレートを調整するシステム、方法、及びコンピュータプログラム製品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7133035B2 (en) | Method and apparatus for driving liquid crystal display device | |
| US5900857A (en) | Method of driving a liquid crystal display device and a driving circuit for the liquid crystal display device | |
| TW200421245A (en) | Device for driving a display apparatus | |
| JPH09319342A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP3705086B2 (ja) | 液晶表示装置 | |
| JP3487408B2 (ja) | アクティブマトリクス駆動回路 | |
| JP2004062210A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3778244B2 (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JP2003195828A (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| JPH11338424A (ja) | 液晶コントローラおよびそれを用いた液晶表示装置 | |
| JP2002082659A (ja) | 液晶表示装置 | |
| JPH11161242A (ja) | 液晶表示システム | |
| JPH05181431A (ja) | 液晶表示データ制御装置 | |
| JPH10240195A (ja) | 液晶表示装置 | |
| JPH05188885A (ja) | 液晶表示装置の駆動回路 | |
| WO2000045364A1 (fr) | Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides | |
| JP2003215542A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2641766B2 (ja) | 液晶ディスプレイ装置 | |
| JP3589789B2 (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP2827990B2 (ja) | 液晶表示装置 | |
| JP3811251B2 (ja) | 液晶表示装置の駆動装置 | |
| JP3233562B2 (ja) | 液晶パネルの駆動方法 | |
| JP2003029716A (ja) | 液晶表示装置及び液晶表示装置の駆動装置及び液晶表示装置の駆動方法 | |
| JP2000122594A (ja) | 画像表示方法と画像表示装置 | |
| JP2004309961A (ja) | 液晶表示装置 |