JP3778244B2 - 液晶表示装置の駆動方法および駆動装置 - Google Patents
液晶表示装置の駆動方法および駆動装置 Download PDFInfo
- Publication number
- JP3778244B2 JP3778244B2 JP6568699A JP6568699A JP3778244B2 JP 3778244 B2 JP3778244 B2 JP 3778244B2 JP 6568699 A JP6568699 A JP 6568699A JP 6568699 A JP6568699 A JP 6568699A JP 3778244 B2 JP3778244 B2 JP 3778244B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- column
- liquid crystal
- pattern
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、高速で応答する液晶表示装置を駆動するのに適した液晶表示装置の駆動方法、およびその駆動方法を用いた液晶表示装置に関する。特に複数ライン同時選択法によって駆動される液晶表示装置に適した駆動方法および駆動装置に関する。
【0002】
【従来の技術】
STN液晶素子をより高速に駆動するために複数ライン同時選択法(マルチラインアドレッシング法:MLA法)が提案されている。複数ライン同時選択法は、複数の走査電極(行電極)を一括して選択して駆動する方法である。複数ライン同時選択法では、データ電極(列電極)に供給される列表示パターンを独立に制御するために、同時に駆動される各行電極には、所定の電圧パルス列が印加される。
【0003】
各行電極に印加される電圧パルス電圧群(選択パルス群)は、L行K列の行列で表すことができる。以下この行列を選択行列(A)という。Lは同時選択数である。電圧パルス電圧群は、互いに直交するベクトル群として表される。従って、それらのベクトルを要素として含む行列は直交行列となる。各行列内の各行ベクトルは互いに直交である。
【0004】
直交行列において、各行は液晶表示装置の各ラインに対応する。例えば、L本の選択ライン中の第1番目のラインに対して、選択行列(A)の第1行目の要素が適用される。すなわち1列目の要素、2列目の要素の順に選択パルスが、第1番目の行電極に印加される。
【0005】
図4は、列電極に印加される電圧波形のシーケンスの決め方を示す説明図である。図4において、(a)は選択行列および表示データの例、(b)は画像表示パターンおよび電圧パターンの例、(c)は列電極i,jの電圧波形例を示す。ここでは、図4(a)に示すように、画素として4行2列、選択行列として4行4列のアダマール行列を例にとる。図4(a)に示す選択行列において、「1」は正の選択パルス、「−1」は負の選択パルスを意味する。
【0006】
列電極i,jにおいて表示されるべき表示データが図4(a)に示すようになっているとする。図4(a)において、白丸は点灯であること、黒丸は消灯であることを示す。すると、列表示パターン(画像表示パターン)は、図4(b)に示すようなベクトル(d)で表される。図4(b)に示すベクトル(d)では、「−1」はオン表示に対応し、「1」はオフ表示に対応する。
【0007】
列電極i,jに順次印加されるべき電圧レベルは、図4(b)に示すベクトル(v)のようになる。このベクトルは、列表示パターンとそれに対応する行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応する。図4(c)は、図4(b)に示したベクトル(v)に対応した列電極i,jの電圧波形を示すタイミング図である。図4(c)において、縦軸は列電極に印加される電圧を示し、横軸は時間を示している。
【0008】
このような駆動方法によると、液晶のフレーム応答を抑制し、その結果、高速応答(r+d<200ms:rは液晶分子の立上がり時間、dは立下がり時間)と高コントラスト(40:1以上)とを達成できる。すなわち、STNなど単純マトリックス表示装置において従来駆動表示では困難とされていた高品位の画像提供が可能になる。
【0009】
複数ライン同時選択法によって液晶表示装置を駆動する場合、列表示パターンおよび行選択パターンにおけるオンオフ表示および選択パターンを「−1」と「1」とで表すと、列電極に印加される電圧パターンは、列表示パターンとそれに対応する行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応する。
【0010】
従って、列電極に印加される電圧のレベル数は、同時選択されるライン数がLのときL+1となる。例えば、選択行列として図4(a)に示す4行4列のアダマール行列を用いた場合には、同時選択ライン数は4なので印加電圧レベル数は5である。具体的には、図4(c)に示すように、(−4,−2,0,2,4)の5種類のレベルが列電極i,jに印加されることになる。
【0011】
一方、これまでの通常駆動法(線順次駆動法)における液晶表示装置では、列電極への印加電圧レベル数は、APT駆動で2レベル、IAPT駆動で4レベルであった。これに対して、4ライン同時選択の場合には5レベルに増加してしまう。印加電圧レベル数が増加すると、列電極ドライバのコストが上昇してしまうという問題がある、
【0012】
この問題に対して、複数ライン同時選択法において列電極に印加する電圧レベル数を低減化する方法も提案されている。例えば、印加電圧レベル数を低減するために、同時選択されるラインの一部を実際に表示させない仮想行とする方法である。
【0013】
図5は、4行4列のアダマール行列を用い、4ライン目を仮想行とした場合の例である。図5において、(a)は選択行列および表示データの例、(b)は画像表示パターンおよび電圧パターンの例を示す。列電極i,jにおいて行電極L=1,L=2,L=3で表示される表示データとそれに対応する仮想行データとを図5(a)に示すようにすると、列表示パターンは、図5(b)に示すようなベクトル(d)で表される。
【0014】
列電極i,jに順次印加されるべき電圧パターンは、列表示パターンとそれに対応する行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応するので、列電極i,jに順次印加されるべき電圧パターンは、図5(b)に示すベクトル(v)のようになる。この場合、印加電圧パターンのレベル数は2レベルに削減される。
【0015】
次に、レベル数を低減するために仮想行を設けた複数ライン同時選択法に対してPWM(パルス幅変調)方式による階調方法を適応した場合の駆動方法について説明する。まず、一般的なPWM階調方式の例を図6に示す。図6において「−1」はオン表示、「1」はオフ表示に対応する。
【0016】
図6に示すように、選択期間をT1〜T4の4等分に分割し、階調レベル4/4はT1〜T4の期間オン表示を行い、階調レベル0/4ではT1〜T4の期間オフ表示を行う。そして、階調レベル1/4,2/4,3/4ではオン表示とオフ表示の期間を混在させることによって中間レベルの階調を表示する。このように4分割した場合には5レベルの階調を表示できる。
【0017】
次に、複数ライン同時選択法においてPWM階調方法によって階調表示を行う方法について説明する。複数ライン同時選択法でPWM階調方法を適用した従来例として、特開平5−100642号公報や特開平7−199863号公報に開示された方法がある。また、特開平6−4049号公報、EP0522510A1、US5262881等に、複数ライン同時選択法に仮想行を用いることが開示されている。さらに、仮想行を設けた複数ライン同時選択法にPWM階調方法を適用した従来例として、特開平10−301545号公報に開示された方法がある。
【0018】
以下、仮想行を設けた複数ライン同時選択法にPWM階調方法を適応した例を図7を用いて説明する。図7において、(a)は分割期間におけるオンオフ表示の例、(b)は列電極への印加電圧パターンの例を示す。図7(a)に示すように同時選択されるラインL1,L2,L3の表示データが3/4,2/4,1/4であるとすると、選択期間内のT1〜T4におけるオン「−1」、オフ「1」の表示は、L1が[1,−1,−1,−1]、L2が[1,1,−1,−1]、L3が[1,1,1,−1]である。
【0019】
T1〜T4のそれぞれの期間で、印加電圧のレベル数を2レベルにするための仮想行のデータを決定する。図5(a)に示す4行4列のアダマール行列を用いた場合には、T1ではL1,L2,L3の表示データが(1,1,1)となるので仮想データは「−1」となる。同様に、T2では表示データが(−1,1,1)となるので仮想データは「1」となる。T3では表示データが(−1,−1,1)となるので仮想データは「−1」となる。そして、T4では表示データが(−1,−1,−1)となるので仮想データは「1」となる。
【0020】
図7(a)に示す列表示パターンと、それに対応する図5(a)に示すような行選択パターンとについてビットごとに積をとり、それらの結果の和をとると、第1選択〜第4選択の各選択期間で、列電極に印加される電圧パターンは、図7(b)に示すようになる。レベル数を低減するために仮想行を設けた複数ライン同時選択法に対してPWM方式による階調方法を適応した場合の駆動方法は、以上の手順で行われる。
【0021】
しかし、この方法で液晶表示装置を駆動した場合、表示画面内に輝度差が生じるといういわゆる表示むらが増加する問題がある。このことを、図7(c)を参照して説明する。図7(c)には、第1選択時と第2選択時の印加電圧波形が示されている。図7(c)に示すように、第1選択時では1回、第2選択時では3回それぞれ印加電圧レベルの変化点がある。これらの変化点では、点線で示すように印加電圧波形なまりが生じる。この波形なまりは、印加電圧実効値の損失となって表示むらの原因となる。
【0022】
【発明が解決しようとする課題】
以上のように、レベル数を低減するために仮想行を設けた複数ライン同時選択法に対してPWM方式の階調方法を適応した駆動方法を用いて液晶表示装置を駆動した場合には、列電極に対する印加電圧レベルの変化点が多くなり、その結果、印加電圧波形のなまりによって生ずる印加電圧実効値の損失によって表示むらが増大するという課題がある。
【0023】
そこで、本発明は、そのような課題を解決し、表示むらを抑制し均一な表示品位が得られる液晶表示装置の駆動方法および駆動装置を提供することを目的とする。
【0024】
【課題を解決するための手段】
請求項1記載の発明に係る液晶表示装置の駆動方法は、仮想行を想定して複数ライン同時選択法を用いて階調表示を行う方法であって、1選択期間を複数に分割した各期間を設け、1選択期間に列電極に印加する電圧レベルの変化点を減らすように電圧パターンを変換し、変換後の電圧パターンに従って列電極に電圧を印加して階調表示を行うことを特徴とする。なお、本願発明の発明者は、フレームの選択期間を分割することによって表示むらを抑制しながら階調数を増加させる発明をし、その発明を特願平11−51914号明細書に開示している。
【0025】
請求項2記載の発明に係る液晶表示装置の駆動方法は、請求項1記載の発明に係る駆動方法において、変換後の電圧パターン中の電圧レベルの変化点を1選択期間で1箇所にすることを特徴とする。
【0026】
請求項3記載の発明に係る液晶表示装置の駆動装置は、入力される画像データから階調データを生成してフレームメモリに書き込む階調処理手段と、1選択期間を複数に均等分割した各期間で列電極に印加すべき電圧パターンを決定する列データ生成手段と、1選択期間に列電極に印加される電圧レベルの変化点が複数ある場合に変化点が1箇所になるように電圧パターンを変換する列データ変換手段とを備えたものである。
【0027】
【発明の実施の形態】
以下、この発明の実施の形態について説明する。図1は、この発明による複数ライン同時選択駆動を行う液晶駆動装置の一構成例を示すブロック図である。図1において、液晶駆動装置10は、画像データ100および制御信号101を入力し、列ドライバに対して列データ信号105を出力し、列ドライバと行ドライバに対して必要な制御信号106を出力する。制御信号101には、ドットクロック信号、垂直同期信号、水平同期信号、画像データの有効期間を示すデータ・イネーブル信号等が含まれる。
【0028】
液晶駆動装置10に入力される階調信号を持った画像データ100は、階調処理回路11に入力される。階調処理回路11は、入力した画像データ100を各表示フレームごとの階調レベルを示す階調データ102に変換してフレームメモリ12に書き込む。フレームメモリ12は、複数ライン同時選択駆動(MLA駆動)するために複数回読み出されるまで、書き込まれた階調データを保持する。
【0029】
MLA演算回路13は、フレームメモリ12から階調データ103を読み出して、複数ライン同時選択演算処理を行って列電極に印加される電圧パターンを生成する。そして、電圧パターンを列データ信号104として列データ変換器14に出力する。列データ変換器14は、MLA演算回路13で生成された電圧パターンを表示むらを増加させないような電圧パターンに変換して列ドライバに出力する。
【0030】
タイミングコントロール回路15は、各回路ブロックに必要な制御信号と列ドライバおよび行ドライバに対する制御信号106を生成する。なお、液晶駆動装置10には、直交行列にもとづく行選択パターン信号を行ドライバに供給する行選択パターン発生器も設けられているが、図1では図示を省略した。
【0031】
次に、液晶駆動装置10の動作について説明する。液晶駆動装置10に入力される階調信号を持った画像データ100は、階調処理回路11に入力される。階調処理回路11は、入力した画像データ100を各表示フレームごとの階調レベルに対応した階調データ102に変換してフレームメモリ12に書き込む。例えば、選択期間を4分割して5階調の中間調表示を行う場合には、階調データ102は、0/4〜4/4の5種類の階調レベルを区別するための3ビットのデータとなる。
【0032】
すなわち、階調処理回路11は、各表示フレームごとに、図6に示したような階調レベルに応じた3ビットのデータを生成し、生成したデータを階調データ102としてフレームメモリ12に書き込む。フレームメモリ12は、複数ライン同時選択駆動するために複数回読み出されるまで、書き込まれた階調データを保持する。
【0033】
MLA演算回路13は、フレームメモリ12から階調データ103を読み出す。図6に示した例の場合、3ビットの階調データを読み出し、4分割した選択期間の各期間T1〜T4におけるオン表示またはオフ表示を示す4ビットのデータに変換する。次に、T1〜T4のそれぞれの分割期間において列電極に印加する電圧のレベル数を2レベルにするために、同時選択される3ラインの表示データに対応して仮想行のデータを生成する。
【0034】
例えば、図5(a)に示す4行4列のアダマール行列を行選択パターンとして用いたときには、第1選択〜第4選択の各選択期間ごとに、各分割期間T1〜T4について、同時選択される3表示ラインおよび仮想行のデータと行選択パターンとについてビットごとに積をとり、それらの結果の和が「+1」または「−1」となるように、仮想行のデータ(仮想データ)を決める。そして、結果の和である「+1」または「−1」を並べて印加電圧パターンとする。
【0035】
なお、実際の回路上では、「−1」が「0」、「+1」が「1」で表現されているので、MLA演算回路13は、ビットごとに排他的論理和をとって印加電圧パターンを生成する。生成された印加電圧パターンは列データ信号104として列データ変換器14に出力される。
【0036】
3表示ライン(L1,L2,L3)の階調データが3/4階調、2/4階調、1/4階調となる場合、図7(c)に示したように第2選択期間の電圧パターンでは電圧レベルの変化点が3箇所で発生し、ここでの波形なまりが表示むらを増加させてしまうことは既に述べた。そこで、本発明の実施形態では、列データ変換器14が、MLA演算回路13で生成された電圧パターン信号を表示むらを増加させないような電圧パターンに変換する。
【0037】
以下、図2のタイミング図を参照して列データ変換器14の動作を説明する。図2は、列データ変換器14で変換される前後の電圧パターンを示す説明図である。変換前の電圧パターンにおいて、T1〜T4での電圧レベルは(2,−2,2,−2)の順序になっているが、列データ変換器14は、T2とT3の順序を入れ替えて(2,2,−2,−2)とする。すると、変換後の電圧パターンにおいて、電圧レベルの変化点は1箇所のみになる。
【0038】
従って、印加電圧波形のなまりにより生じる印加電圧実効値の損失が低減され、その結果、表示むらは増大が防止される。他の電圧パターンにおいても、変化点が3箇所ある場合には、列データ変換器14は、変化点が1箇所になるように波形整形を行う。このように、列データ変換器14は、電圧レベルの変化点が1箇所になるように電圧パターンを変換して列データ信号105を出力する。
【0039】
図3は、この実施の形態でのMLA演算回路13が出力しうる列データ信号104の電圧パターンと列データ変換器14による変換後の列データ信号105の電圧パターンとの関係の例を示す説明図である。なお、図3では、電圧パターンにおいて、例えば高い電圧が「1」で表示され低い電圧が「0」で表示されている。
【0040】
MLA演算回路13が出力する可能性のある電圧パターンのうち変化点が3箇所にあるのは、[0,1,0,1]および[1,0,1,0]のパターンである。図3に示すように、それらのパターンは、列データ変換器14によって[1,1,0,0]または[0,0,1,1]に変換される。
【0041】
また、列データ変換器14は、2箇所において変化点が存在する電圧パターンを、1箇所にのみ変化点があるような電圧パターンに変換する。すなわち、[0,0,1,0]および[0,1,0,0]のパターンを[0,0,0,1]または[1,0,0,0]に変換する。また、[1,0,0,1]および[0,1,1,0]のパターンを[1,1,0,0]または[0,0,1,1]に変換する。さらに、[1,0,1,1]および[1,1,0,1]のパターンを[1,1,1,0]または[0,1,1,1]に変換する。
【0042】
図3に示すような変換は、論理回路の組み合わせによって容易に実現できる。そして、LSIで液晶駆動回路を実現する場合に、そのような論理回路の占める面積は僅かである。また、変換前のパターンをアドレスデータとし変換後のデータを指定されたアドレス内のデータとするROMによっても容易に実現できる。
【0043】
列データ変換器14は、変換後の電圧パターンを示す列データ信号105を列ドライバに出力する。列データ信号105が列ドライバに出力されると、タイミングコントロール回路15は、データを列ドライバに取り込ませるためのラッチ信号を出力する。列ドライバは、ラッチ信号を受け取ると、入力したデータに対応した液晶駆動用電圧を列電極に印加する。また、行選択パターン発生器からの行選択パターン信号は行ドライバに出力される。行ドライバは、行選択パターン信号に応じて液晶パネルの行電極に所定の電圧を印加する。
【0044】
なお、以上に述べた実施の形態では、1選択期間を均等に分割したが、均等に分割しない場合であっても、1選択期間中の電圧レベルの変化点が減るように分割すれば表示むらを抑制することができる。また、以上に述べた実施の形態は、本発明の形態を列ドライバおよび行ドライバから独立した構成のMLA駆動装置に適用した一例であるが、本発明は、列ドライバ回路を内蔵した構成、または列ドライバと行ドライバの回路を内臓した構成のMLA駆動装置にも適用できる。
【0045】
【発明の効果】
以上に述べたように、本発明によれば、液晶表示装置の駆動方法および駆動装置を、1選択期間に列電極に印加される電圧レベルの変化点を減らすために電圧パターンを変換するように構成したので、電圧波形のなまりによる電圧実効値の損失が低減され、その結果、表示むらが抑制されて均一な表示品位が得られる効果がある。
【図面の簡単な説明】
【図1】 本発明による液晶駆動装置の一構成例を示すブロック図。
【図2】 列データ変換器の動作を説明するためのタイミング図。
【図3】 MLA演算回路からの電圧パターンと列データ変換器による電圧パターンとの関係の例を示す説明図。
【図4】 列電極に印加される電圧波形のシーケンスの決め方を示す説明図。
【図5】 4行4列のアダマール行列を用い4ライン目を仮想行とした場合の例を示す説明図。
【図6】 一般的なPWM方式の例を示す説明図。
【図7】 仮想行を設けた複数ライン同時選択法にPWM方法を適応した例を示す説明図。
【符号の説明】
10 液晶駆動装置
11 階調処理回路
12 フレームメモリ
13 MLA演算回路
Claims (3)
- 複数の行電極と複数の列電極を有する液晶表示装置の行電極を複数本一括して選択し、選択した各行電極に所定の電圧を印加し、かつ仮想行を設定する液晶表示装置の駆動方法において、1選択期間を複数に分割した各期間を設け、1選択期間に列電極に印加する電圧レベルの変化点を減らすように電圧パターンを変換し、変換後の電圧パターンに従って列電極に電圧を印加して階調表示を行うことを特徴とする液晶表示装置の駆動方法。
- 変換後の電圧パターン中の電圧レベルの変化点を1選択期間で1箇所にする請求項1に記載の液晶表示装置の駆動方法。
- 複数の行電極と複数の列電極を有する液晶表示装置の仮想行と行電極の複数本とを一括して選択し、選択された各行電極に選択期間の間に所定の電圧が印加されてなる液晶表示装置の駆動装置において、入力される画像データから階調データを生成してフレームメモリに書き込む階調処理手段と、1選択期間を複数に均等分割した各期間で列電極に印加すべき電圧パターンを決定する列データ生成手段と、1選択期間に列電極に印加される電圧レベルの変化点が複数ある場合に変化点が1箇所になるように前記電圧パターンを変換する列データ変換手段とを備えたことを特徴とする液晶表示装置の駆動装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6568699A JP3778244B2 (ja) | 1999-03-11 | 1999-03-11 | 液晶表示装置の駆動方法および駆動装置 |
US09/512,817 US6919876B1 (en) | 1999-02-26 | 2000-02-25 | Driving method and driving device for a display device |
DE10009356A DE10009356A1 (de) | 1999-02-26 | 2000-02-28 | Ansteuerverfahren und Ansteuervorrichtung für eine Anzeigevorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6568699A JP3778244B2 (ja) | 1999-03-11 | 1999-03-11 | 液晶表示装置の駆動方法および駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000258751A JP2000258751A (ja) | 2000-09-22 |
JP3778244B2 true JP3778244B2 (ja) | 2006-05-24 |
Family
ID=13294151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6568699A Expired - Fee Related JP3778244B2 (ja) | 1999-02-26 | 1999-03-11 | 液晶表示装置の駆動方法および駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3778244B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6919872B2 (en) | 2001-02-27 | 2005-07-19 | Leadis Technology, Inc. | Method and apparatus for driving STN LCD |
KR100431532B1 (ko) * | 2001-06-19 | 2004-05-14 | 레디스 테크놀로지 인코포레이티드 | 평면표시장치 및 그 구동방법 |
JP4673516B2 (ja) * | 2001-08-17 | 2011-04-20 | オプトレックス株式会社 | 液晶表示装置の駆動回路 |
US7068248B2 (en) | 2001-09-26 | 2006-06-27 | Leadis Technology, Inc. | Column driver for OLED display |
US7015889B2 (en) | 2001-09-26 | 2006-03-21 | Leadis Technology, Inc. | Method and apparatus for reducing output variation by sharing analog circuit characteristics |
JP4819262B2 (ja) * | 2001-09-27 | 2011-11-24 | オプトレックス株式会社 | 液晶表示装置の駆動方法および駆動装置 |
JP3622722B2 (ja) | 2001-12-05 | 2005-02-23 | セイコーエプソン株式会社 | 表示駆動回路、電気光学装置及び表示駆動方法 |
JP3613240B2 (ja) | 2001-12-05 | 2005-01-26 | セイコーエプソン株式会社 | 表示駆動回路、電気光学装置及び表示駆動方法 |
JP3642328B2 (ja) | 2001-12-05 | 2005-04-27 | セイコーエプソン株式会社 | 電気光学装置、その駆動回路、駆動方法及び電子機器 |
US7046222B2 (en) | 2001-12-18 | 2006-05-16 | Leadis Technology, Inc. | Single-scan driver for OLED display |
US7298351B2 (en) | 2004-07-01 | 2007-11-20 | Leadia Technology, Inc. | Removing crosstalk in an organic light-emitting diode display |
US7358939B2 (en) | 2004-07-28 | 2008-04-15 | Leadis Technology, Inc. | Removing crosstalk in an organic light-emitting diode display by adjusting display scan periods |
-
1999
- 1999-03-11 JP JP6568699A patent/JP3778244B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000258751A (ja) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391398B2 (en) | Method and apparatus for displaying halftone in a liquid crystal display | |
KR100246150B1 (ko) | 액정 디스플레이 장치 및 그 구동 방법 | |
JP2000200076A (ja) | 多階調表示装置 | |
JP3778244B2 (ja) | 液晶表示装置の駆動方法および駆動装置 | |
JP2006267525A (ja) | 表示装置用駆動装置および表示装置用駆動方法 | |
JP2796619B2 (ja) | 液晶表示パネルの階調駆動装置 | |
JP3169763B2 (ja) | 液晶表示パネルの階調駆動装置 | |
JP2000347163A (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
JPH06138846A (ja) | 液晶中間調表示方式 | |
JPH10301545A (ja) | 液晶パネルの駆動方法、セグメントドライバ、表示コントローラ及び液晶表示装置 | |
JP3674059B2 (ja) | 液晶表示装置 | |
US6850251B1 (en) | Control circuit and control method for display device | |
JP2003186452A (ja) | 液晶表示パネルの階調駆動方法 | |
JP4819262B2 (ja) | 液晶表示装置の駆動方法および駆動装置 | |
JP2003121813A (ja) | 液晶表示パネルの階調駆動方法 | |
JP3372306B2 (ja) | マトリックス型液晶表示装置 | |
JPH0281091A (ja) | 階調表示制御回路 | |
JP4095128B2 (ja) | 液晶表示装置 | |
JP3482940B2 (ja) | 液晶装置の駆動方法、駆動回路及び表示装置 | |
JP2000250492A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
JP3172450B2 (ja) | 画像情報処理装置 | |
US6919876B1 (en) | Driving method and driving device for a display device | |
JP2978515B2 (ja) | 液晶表示装置 | |
JP3475679B2 (ja) | 液晶駆動用セグメントドライバ及び液晶表示モジュール | |
JP2005338482A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |