JP3778244B2

JP3778244B2 - 液晶表示装置の駆動方法および駆動装置

Info

Publication number: JP3778244B2
Application number: JP6568699A
Authority: JP
Inventors: 和義河口; 真永井
Original assignee: Asahi Glass Co Ltd; Kyocera Display Corp
Current assignee: Kyocera Display Corp; AGC Inc
Priority date: 1999-03-11
Filing date: 1999-03-11
Publication date: 2006-05-24
Anticipated expiration: 2019-03-11
Also published as: JP2000258751A

Description

【０００１】
【発明の属する技術分野】
本発明は、高速で応答する液晶表示装置を駆動するのに適した液晶表示装置の駆動方法、およびその駆動方法を用いた液晶表示装置に関する。特に複数ライン同時選択法によって駆動される液晶表示装置に適した駆動方法および駆動装置に関する。
【０００２】
【従来の技術】
ＳＴＮ液晶素子をより高速に駆動するために複数ライン同時選択法（マルチラインアドレッシング法：ＭＬＡ法）が提案されている。複数ライン同時選択法は、複数の走査電極（行電極）を一括して選択して駆動する方法である。複数ライン同時選択法では、データ電極（列電極）に供給される列表示パターンを独立に制御するために、同時に駆動される各行電極には、所定の電圧パルス列が印加される。
【０００３】
各行電極に印加される電圧パルス電圧群（選択パルス群）は、Ｌ行Ｋ列の行列で表すことができる。以下この行列を選択行列（Ａ）という。Ｌは同時選択数である。電圧パルス電圧群は、互いに直交するベクトル群として表される。従って、それらのベクトルを要素として含む行列は直交行列となる。各行列内の各行ベクトルは互いに直交である。
【０００４】
直交行列において、各行は液晶表示装置の各ラインに対応する。例えば、Ｌ本の選択ライン中の第１番目のラインに対して、選択行列（Ａ）の第１行目の要素が適用される。すなわち１列目の要素、２列目の要素の順に選択パルスが、第１番目の行電極に印加される。
【０００５】
図４は、列電極に印加される電圧波形のシーケンスの決め方を示す説明図である。図４において、（ａ）は選択行列および表示データの例、（ｂ）は画像表示パターンおよび電圧パターンの例、（ｃ）は列電極ｉ，ｊの電圧波形例を示す。ここでは、図４（ａ）に示すように、画素として４行２列、選択行列として４行４列のアダマール行列を例にとる。図４（ａ）に示す選択行列において、「１」は正の選択パルス、「−１」は負の選択パルスを意味する。
【０００６】
列電極ｉ，ｊにおいて表示されるべき表示データが図４（ａ）に示すようになっているとする。図４（ａ）において、白丸は点灯であること、黒丸は消灯であることを示す。すると、列表示パターン（画像表示パターン）は、図４（ｂ）に示すようなベクトル（ｄ）で表される。図４（ｂ）に示すベクトル（ｄ）では、「−１」はオン表示に対応し、「１」はオフ表示に対応する。
【０００７】
列電極ｉ，ｊに順次印加されるべき電圧レベルは、図４（ｂ）に示すベクトル（ｖ）のようになる。このベクトルは、列表示パターンとそれに対応する行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応する。図４（ｃ）は、図４（ｂ）に示したベクトル（ｖ）に対応した列電極ｉ，ｊの電圧波形を示すタイミング図である。図４（ｃ）において、縦軸は列電極に印加される電圧を示し、横軸は時間を示している。
【０００８】
このような駆動方法によると、液晶のフレーム応答を抑制し、その結果、高速応答（ｒ＋ｄ＜２００ｍｓ：ｒは液晶分子の立上がり時間、ｄは立下がり時間）と高コントラスト（４０：１以上）とを達成できる。すなわち、ＳＴＮなど単純マトリックス表示装置において従来駆動表示では困難とされていた高品位の画像提供が可能になる。
【０００９】
複数ライン同時選択法によって液晶表示装置を駆動する場合、列表示パターンおよび行選択パターンにおけるオンオフ表示および選択パターンを「−１」と「１」とで表すと、列電極に印加される電圧パターンは、列表示パターンとそれに対応する行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応する。
【００１０】
従って、列電極に印加される電圧のレベル数は、同時選択されるライン数がＬのときＬ＋１となる。例えば、選択行列として図４（ａ）に示す４行４列のアダマール行列を用いた場合には、同時選択ライン数は４なので印加電圧レベル数は５である。具体的には、図４（ｃ）に示すように、（−４，−２，０，２，４）の５種類のレベルが列電極ｉ，ｊに印加されることになる。
【００１１】
一方、これまでの通常駆動法（線順次駆動法）における液晶表示装置では、列電極への印加電圧レベル数は、ＡＰＴ駆動で２レベル、ＩＡＰＴ駆動で４レベルであった。これに対して、４ライン同時選択の場合には５レベルに増加してしまう。印加電圧レベル数が増加すると、列電極ドライバのコストが上昇してしまうという問題がある、
【００１２】
この問題に対して、複数ライン同時選択法において列電極に印加する電圧レベル数を低減化する方法も提案されている。例えば、印加電圧レベル数を低減するために、同時選択されるラインの一部を実際に表示させない仮想行とする方法である。
【００１３】
図５は、４行４列のアダマール行列を用い、４ライン目を仮想行とした場合の例である。図５において、（ａ）は選択行列および表示データの例、（ｂ）は画像表示パターンおよび電圧パターンの例を示す。列電極ｉ，ｊにおいて行電極Ｌ＝１，Ｌ＝２，Ｌ＝３で表示される表示データとそれに対応する仮想行データとを図５（ａ）に示すようにすると、列表示パターンは、図５（ｂ）に示すようなベクトル（ｄ）で表される。
【００１４】
列電極ｉ，ｊに順次印加されるべき電圧パターンは、列表示パターンとそれに対応する行選択パターンとについてビットごとに積をとり、それらの結果の和をとったものに対応するので、列電極ｉ，ｊに順次印加されるべき電圧パターンは、図５（ｂ）に示すベクトル（ｖ）のようになる。この場合、印加電圧パターンのレベル数は２レベルに削減される。
【００１５】
次に、レベル数を低減するために仮想行を設けた複数ライン同時選択法に対してＰＷＭ（パルス幅変調）方式による階調方法を適応した場合の駆動方法について説明する。まず、一般的なＰＷＭ階調方式の例を図６に示す。図６において「−１」はオン表示、「１」はオフ表示に対応する。
【００１６】
図６に示すように、選択期間をＴ１〜Ｔ４の４等分に分割し、階調レベル４／４はＴ１〜Ｔ４の期間オン表示を行い、階調レベル０／４ではＴ１〜Ｔ４の期間オフ表示を行う。そして、階調レベル１／４，２／４，３／４ではオン表示とオフ表示の期間を混在させることによって中間レベルの階調を表示する。このように４分割した場合には５レベルの階調を表示できる。
【００１７】
次に、複数ライン同時選択法においてＰＷＭ階調方法によって階調表示を行う方法について説明する。複数ライン同時選択法でＰＷＭ階調方法を適用した従来例として、特開平５−１００６４２号公報や特開平７−１９９８６３号公報に開示された方法がある。また、特開平６−４０４９号公報、ＥＰ０５２２５１０Ａ１、ＵＳ５２６２８８１等に、複数ライン同時選択法に仮想行を用いることが開示されている。さらに、仮想行を設けた複数ライン同時選択法にＰＷＭ階調方法を適用した従来例として、特開平１０−３０１５４５号公報に開示された方法がある。
【００１８】
以下、仮想行を設けた複数ライン同時選択法にＰＷＭ階調方法を適応した例を図７を用いて説明する。図７において、（ａ）は分割期間におけるオンオフ表示の例、（ｂ）は列電極への印加電圧パターンの例を示す。図７（ａ）に示すように同時選択されるラインＬ１，Ｌ２，Ｌ３の表示データが３／４，２／４，１／４であるとすると、選択期間内のＴ１〜Ｔ４におけるオン「−１」、オフ「１」の表示は、Ｌ１が［１，−１，−１，−１］、Ｌ２が［１，１，−１，−１］、Ｌ３が［１，１，１，−１］である。
【００１９】
Ｔ１〜Ｔ４のそれぞれの期間で、印加電圧のレベル数を２レベルにするための仮想行のデータを決定する。図５（ａ）に示す４行４列のアダマール行列を用いた場合には、Ｔ１ではＬ１，Ｌ２，Ｌ３の表示データが（１，１，１）となるので仮想データは「−１」となる。同様に、Ｔ２では表示データが（−１，１，１）となるので仮想データは「１」となる。Ｔ３では表示データが（−１，−１，１）となるので仮想データは「−１」となる。そして、Ｔ４では表示データが（−１，−１，−１）となるので仮想データは「１」となる。
【００２０】
図７（ａ）に示す列表示パターンと、それに対応する図５（ａ）に示すような行選択パターンとについてビットごとに積をとり、それらの結果の和をとると、第１選択〜第４選択の各選択期間で、列電極に印加される電圧パターンは、図７（ｂ）に示すようになる。レベル数を低減するために仮想行を設けた複数ライン同時選択法に対してＰＷＭ方式による階調方法を適応した場合の駆動方法は、以上の手順で行われる。
【００２１】
しかし、この方法で液晶表示装置を駆動した場合、表示画面内に輝度差が生じるといういわゆる表示むらが増加する問題がある。このことを、図７（ｃ）を参照して説明する。図７（ｃ）には、第１選択時と第２選択時の印加電圧波形が示されている。図７（ｃ）に示すように、第１選択時では１回、第２選択時では３回それぞれ印加電圧レベルの変化点がある。これらの変化点では、点線で示すように印加電圧波形なまりが生じる。この波形なまりは、印加電圧実効値の損失となって表示むらの原因となる。
【００２２】
【発明が解決しようとする課題】
以上のように、レベル数を低減するために仮想行を設けた複数ライン同時選択法に対してＰＷＭ方式の階調方法を適応した駆動方法を用いて液晶表示装置を駆動した場合には、列電極に対する印加電圧レベルの変化点が多くなり、その結果、印加電圧波形のなまりによって生ずる印加電圧実効値の損失によって表示むらが増大するという課題がある。
【００２３】
そこで、本発明は、そのような課題を解決し、表示むらを抑制し均一な表示品位が得られる液晶表示装置の駆動方法および駆動装置を提供することを目的とする。
【００２４】
【課題を解決するための手段】
請求項１記載の発明に係る液晶表示装置の駆動方法は、仮想行を想定して複数ライン同時選択法を用いて階調表示を行う方法であって、１選択期間を複数に分割した各期間を設け、１選択期間に列電極に印加する電圧レベルの変化点を減らすように電圧パターンを変換し、変換後の電圧パターンに従って列電極に電圧を印加して階調表示を行うことを特徴とする。なお、本願発明の発明者は、フレームの選択期間を分割することによって表示むらを抑制しながら階調数を増加させる発明をし、その発明を特願平１１−５１９１４号明細書に開示している。
【００２５】
請求項２記載の発明に係る液晶表示装置の駆動方法は、請求項１記載の発明に係る駆動方法において、変換後の電圧パターン中の電圧レベルの変化点を１選択期間で１箇所にすることを特徴とする。
【００２６】
請求項３記載の発明に係る液晶表示装置の駆動装置は、入力される画像データから階調データを生成してフレームメモリに書き込む階調処理手段と、１選択期間を複数に均等分割した各期間で列電極に印加すべき電圧パターンを決定する列データ生成手段と、１選択期間に列電極に印加される電圧レベルの変化点が複数ある場合に変化点が１箇所になるように電圧パターンを変換する列データ変換手段とを備えたものである。
【００２７】
【発明の実施の形態】
以下、この発明の実施の形態について説明する。図１は、この発明による複数ライン同時選択駆動を行う液晶駆動装置の一構成例を示すブロック図である。図１において、液晶駆動装置１０は、画像データ１００および制御信号１０１を入力し、列ドライバに対して列データ信号１０５を出力し、列ドライバと行ドライバに対して必要な制御信号１０６を出力する。制御信号１０１には、ドットクロック信号、垂直同期信号、水平同期信号、画像データの有効期間を示すデータ・イネーブル信号等が含まれる。
【００２８】
液晶駆動装置１０に入力される階調信号を持った画像データ１００は、階調処理回路１１に入力される。階調処理回路１１は、入力した画像データ１００を各表示フレームごとの階調レベルを示す階調データ１０２に変換してフレームメモリ１２に書き込む。フレームメモリ１２は、複数ライン同時選択駆動（ＭＬＡ駆動）するために複数回読み出されるまで、書き込まれた階調データを保持する。
【００２９】
ＭＬＡ演算回路１３は、フレームメモリ１２から階調データ１０３を読み出して、複数ライン同時選択演算処理を行って列電極に印加される電圧パターンを生成する。そして、電圧パターンを列データ信号１０４として列データ変換器１４に出力する。列データ変換器１４は、ＭＬＡ演算回路１３で生成された電圧パターンを表示むらを増加させないような電圧パターンに変換して列ドライバに出力する。
【００３０】
タイミングコントロール回路１５は、各回路ブロックに必要な制御信号と列ドライバおよび行ドライバに対する制御信号１０６を生成する。なお、液晶駆動装置１０には、直交行列にもとづく行選択パターン信号を行ドライバに供給する行選択パターン発生器も設けられているが、図１では図示を省略した。
【００３１】
次に、液晶駆動装置１０の動作について説明する。液晶駆動装置１０に入力される階調信号を持った画像データ１００は、階調処理回路１１に入力される。階調処理回路１１は、入力した画像データ１００を各表示フレームごとの階調レベルに対応した階調データ１０２に変換してフレームメモリ１２に書き込む。例えば、選択期間を４分割して５階調の中間調表示を行う場合には、階調データ１０２は、０／４〜４／４の５種類の階調レベルを区別するための３ビットのデータとなる。
【００３２】
すなわち、階調処理回路１１は、各表示フレームごとに、図６に示したような階調レベルに応じた３ビットのデータを生成し、生成したデータを階調データ１０２としてフレームメモリ１２に書き込む。フレームメモリ１２は、複数ライン同時選択駆動するために複数回読み出されるまで、書き込まれた階調データを保持する。
【００３３】
ＭＬＡ演算回路１３は、フレームメモリ１２から階調データ１０３を読み出す。図６に示した例の場合、３ビットの階調データを読み出し、４分割した選択期間の各期間Ｔ１〜Ｔ４におけるオン表示またはオフ表示を示す４ビットのデータに変換する。次に、Ｔ１〜Ｔ４のそれぞれの分割期間において列電極に印加する電圧のレベル数を２レベルにするために、同時選択される３ラインの表示データに対応して仮想行のデータを生成する。
【００３４】
例えば、図５（ａ）に示す４行４列のアダマール行列を行選択パターンとして用いたときには、第１選択〜第４選択の各選択期間ごとに、各分割期間Ｔ１〜Ｔ４について、同時選択される３表示ラインおよび仮想行のデータと行選択パターンとについてビットごとに積をとり、それらの結果の和が「＋１」または「−１」となるように、仮想行のデータ（仮想データ）を決める。そして、結果の和である「＋１」または「−１」を並べて印加電圧パターンとする。
【００３５】
なお、実際の回路上では、「−１」が「０」、「＋１」が「１」で表現されているので、ＭＬＡ演算回路１３は、ビットごとに排他的論理和をとって印加電圧パターンを生成する。生成された印加電圧パターンは列データ信号１０４として列データ変換器１４に出力される。
【００３６】
３表示ライン（Ｌ１，Ｌ２，Ｌ３）の階調データが３／４階調、２／４階調、１／４階調となる場合、図７（ｃ）に示したように第２選択期間の電圧パターンでは電圧レベルの変化点が３箇所で発生し、ここでの波形なまりが表示むらを増加させてしまうことは既に述べた。そこで、本発明の実施形態では、列データ変換器１４が、ＭＬＡ演算回路１３で生成された電圧パターン信号を表示むらを増加させないような電圧パターンに変換する。
【００３７】
以下、図２のタイミング図を参照して列データ変換器１４の動作を説明する。図２は、列データ変換器１４で変換される前後の電圧パターンを示す説明図である。変換前の電圧パターンにおいて、Ｔ１〜Ｔ４での電圧レベルは（２，−２，２，−２）の順序になっているが、列データ変換器１４は、Ｔ２とＴ３の順序を入れ替えて（２，２，−２，−２）とする。すると、変換後の電圧パターンにおいて、電圧レベルの変化点は１箇所のみになる。
【００３８】
従って、印加電圧波形のなまりにより生じる印加電圧実効値の損失が低減され、その結果、表示むらは増大が防止される。他の電圧パターンにおいても、変化点が３箇所ある場合には、列データ変換器１４は、変化点が１箇所になるように波形整形を行う。このように、列データ変換器１４は、電圧レベルの変化点が１箇所になるように電圧パターンを変換して列データ信号１０５を出力する。
【００３９】
図３は、この実施の形態でのＭＬＡ演算回路１３が出力しうる列データ信号１０４の電圧パターンと列データ変換器１４による変換後の列データ信号１０５の電圧パターンとの関係の例を示す説明図である。なお、図３では、電圧パターンにおいて、例えば高い電圧が「１」で表示され低い電圧が「０」で表示されている。
【００４０】
ＭＬＡ演算回路１３が出力する可能性のある電圧パターンのうち変化点が３箇所にあるのは、［０，１，０，１］および［１，０，１，０］のパターンである。図３に示すように、それらのパターンは、列データ変換器１４によって［１，１，０，０］または［０，０，１，１］に変換される。
【００４１】
また、列データ変換器１４は、２箇所において変化点が存在する電圧パターンを、１箇所にのみ変化点があるような電圧パターンに変換する。すなわち、［０，０，１，０］および［０，１，０，０］のパターンを［０，０，０，１］または［１，０，０，０］に変換する。また、［１，０，０，１］および［０，１，１，０］のパターンを［１，１，０，０］または［０，０，１，１］に変換する。さらに、［１，０，１，１］および［１，１，０，１］のパターンを［１，１，１，０］または［０，１，１，１］に変換する。
【００４２】
図３に示すような変換は、論理回路の組み合わせによって容易に実現できる。そして、ＬＳＩで液晶駆動回路を実現する場合に、そのような論理回路の占める面積は僅かである。また、変換前のパターンをアドレスデータとし変換後のデータを指定されたアドレス内のデータとするＲＯＭによっても容易に実現できる。
【００４３】
列データ変換器１４は、変換後の電圧パターンを示す列データ信号１０５を列ドライバに出力する。列データ信号１０５が列ドライバに出力されると、タイミングコントロール回路１５は、データを列ドライバに取り込ませるためのラッチ信号を出力する。列ドライバは、ラッチ信号を受け取ると、入力したデータに対応した液晶駆動用電圧を列電極に印加する。また、行選択パターン発生器からの行選択パターン信号は行ドライバに出力される。行ドライバは、行選択パターン信号に応じて液晶パネルの行電極に所定の電圧を印加する。
【００４４】
なお、以上に述べた実施の形態では、１選択期間を均等に分割したが、均等に分割しない場合であっても、１選択期間中の電圧レベルの変化点が減るように分割すれば表示むらを抑制することができる。また、以上に述べた実施の形態は、本発明の形態を列ドライバおよび行ドライバから独立した構成のＭＬＡ駆動装置に適用した一例であるが、本発明は、列ドライバ回路を内蔵した構成、または列ドライバと行ドライバの回路を内臓した構成のＭＬＡ駆動装置にも適用できる。
【００４５】
【発明の効果】
以上に述べたように、本発明によれば、液晶表示装置の駆動方法および駆動装置を、１選択期間に列電極に印加される電圧レベルの変化点を減らすために電圧パターンを変換するように構成したので、電圧波形のなまりによる電圧実効値の損失が低減され、その結果、表示むらが抑制されて均一な表示品位が得られる効果がある。
【図面の簡単な説明】
【図１】本発明による液晶駆動装置の一構成例を示すブロック図。
【図２】列データ変換器の動作を説明するためのタイミング図。
【図３】ＭＬＡ演算回路からの電圧パターンと列データ変換器による電圧パターンとの関係の例を示す説明図。
【図４】列電極に印加される電圧波形のシーケンスの決め方を示す説明図。
【図５】４行４列のアダマール行列を用い４ライン目を仮想行とした場合の例を示す説明図。
【図６】一般的なＰＷＭ方式の例を示す説明図。
【図７】仮想行を設けた複数ライン同時選択法にＰＷＭ方法を適応した例を示す説明図。
【符号の説明】
１０液晶駆動装置
１１階調処理回路
１２フレームメモリ
１３ＭＬＡ演算回路

Claims

複数の行電極と複数の列電極を有する液晶表示装置の行電極を複数本一括して選択し、選択した各行電極に所定の電圧を印加し、かつ仮想行を設定する液晶表示装置の駆動方法において、１選択期間を複数に分割した各期間を設け、１選択期間に列電極に印加する電圧レベルの変化点を減らすように電圧パターンを変換し、変換後の電圧パターンに従って列電極に電圧を印加して階調表示を行うことを特徴とする液晶表示装置の駆動方法。
変換後の電圧パターン中の電圧レベルの変化点を１選択期間で１箇所にする請求項１に記載の液晶表示装置の駆動方法。
複数の行電極と複数の列電極を有する液晶表示装置の仮想行と行電極の複数本とを一括して選択し、選択された各行電極に選択期間の間に所定の電圧が印加されてなる液晶表示装置の駆動装置において、入力される画像データから階調データを生成してフレームメモリに書き込む階調処理手段と、１選択期間を複数に均等分割した各期間で列電極に印加すべき電圧パターンを決定する列データ生成手段と、１選択期間に列電極に印加される電圧レベルの変化点が複数ある場合に変化点が１箇所になるように前記電圧パターンを変換する列データ変換手段とを備えたことを特徴とする液晶表示装置の駆動装置。