JP4095128B2

JP4095128B2 - 液晶表示装置

Info

Publication number: JP4095128B2
Application number: JP30317996A
Authority: JP
Inventors: 章二岩崎; 俊彦田中
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-11-14
Filing date: 1996-11-14
Publication date: 2008-06-04
Anticipated expiration: 2016-11-14
Also published as: JPH10143120A

Description

【０００１】
【発明の属する技術分野】
本発明は、いわゆる単純マトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
従来より直交した電極群を有し、画素交点にトランジスタの様なアクティブ素子を持たない、いわゆる単純マトリクス型の液晶表示装置においては、階調表示を行うときに実公平５−４０４９７号公報に示されるように、信号電圧に階調に応じた幅のパルスを重畳したり、特開平６−２７４１３２号公報に示されるように、直交関数に応じて演算により印加電圧の大きさを求めて液晶セルを駆動していた。さらに単純マトリクス駆動の特有の問題点である淡い陰の様な不所望の表示を消すために波形の変化のたびに演算により補正電圧を印加するような工夫も成されてきた。
【０００３】
【発明が解決しようとする課題】
しかしながら、階調に応じたパルスを重畳すると、パルスの変化タイミングが画像データによりランダムに発生するため液晶セルに印加される電圧波形に波形歪みが発生し、このため淡い陰が一層観察され、表示品位を劣悪なものにしていた。また演算による印加電圧の決定は、フレーム応答のためのフリッカーの発生を減少できる反面、画像データの演算処理が複雑で、１フレーム内で１画面分の演算を完了するため高速で動作する集積回路が必要であり、特に階調情報を持つ大画面での表示は適さないと解析されており、更には画面メモリの容量も大きく必要であり、高価で大がかりな装置となり不都合であった。また淡い陰を消すための主な手法としては画像信号の変化を検出してその変化に応じて補正電圧の量を決定し、補正電圧の印加時期を定めて印加するものであるが、この処理は演算と印加電圧の決定に大がかりな処理を必要とし、単純マトリクスの簡易駆動という長所を疎外するものであった。
【０００４】
【課題を解決するための手段】
本発明は上述の点を考慮し高速応答且つ多階調表示でフリッカー、クロストロークを効果的に抑制する液晶セルの駆動方法と実用的な表示品位の比較的簡便な液晶表示装置を提供せんとするものである。ここで用いる液晶セルは例えば上下２画面分割された単純マトリクスである。駆動電圧は走査側、信号側それぞれ原則２値（走査側は非走査時間をいれると３値で、複数本毎に同時走査）とし、特に信号側は５ｖ以下の低電圧駆動が可能である。走査は直交関数に従って選択される。信号電極群は画素データのｂビット階調情報を直交関数で演算するにもかかわらずｂビット信号にて出力しパルス幅変調する。演算は分割した画面毎に処理するのが好ましい。このような演算により本来スタティック駆動並みの画質が得られるはずであるが淡い陰が生じることがあるので、関数を適宜極性反転して用い、更にその極性反転に応じて選択時間内に信号回路出力に微小電圧を重畳する。
【０００５】
即ち本発明は、直交する電極群を有する液晶セルと、直交する電極群の一方に接続され、直交関数によって複数本の電極を同時に選択する走査回路と、他方の電極群に接続され、パルス幅変調の階調信号を該電極群に与える信号回路とを有した液晶表示装置において、前記パルス幅変調の階調信号は、画素データのｂビット階調情報を演算により０を中心に正負の整数値に変換し、該整数値と直交関数との演算により複数行ごとの総和を算出し、該算出した値を正の値にした後、再びｂビットの駆動データとするようにしたものであることを特徴とする液晶表示装置である。
【００１１】
【発明の実施の形態】
図１は本発明実施例の液晶表示装置のブロック図である。この図において、１は、互いに直交する電極群を有する液晶セルで、例えば無電界時の液晶分子が１８０〜３６０度の選ばれた角度の螺旋構造を成し、位相セルや光学異方板などで補償され、偏光軸と近接する配向軸が交差する様に偏光板に挾持されたスーパーツイストネマティック液晶セルである。この液晶セル１は、好ましくは複数に画面分割され、分割画面毎に直交する電極群を有しており、たとえば８００×ＲＧＢ×３００ドット×上下２画面構成（２４００×６００ドット構成）となっている。
【００１２】
２は、液晶セル１の電極群の一方（走査電極）に接続された、複数の電極を同時に選択する（同一画面同時駆動）走査回路である。同時に走査する走査電極の数は２乃至１５本が好ましく、以下の例では４行４列の直交関数を利用して３行ずつ同時駆動する例をもって説明する。走査電極の走査は所定の関数、好ましくは直交関数により複数（３）の電極ずつ同時に選択して選択する。この走査回路２は、図では５つの集積回路を用いる場合を示しており、上画面で２個半、下画面で２個半を用いる。上下画面の各々の駆動は、原則として上画面の上からと下画面の上から行うため、ドライバ（出力段）は走査電極毎に異なった出力を有するが、データとクロックは上下画面の１本毎にパラレルに接続され、上画面の１本目が選択走査される時は下画面の１本目も選択走査される（複数電極同時走査による駆動（上下画面同時駆動））。
【００１３】
そして液晶セル１は、上下画面毎に所定の異なる直交関数［Ｆ］を用いて複数本が同時に走査される。例えば図２に原理的に示すが、上下画面の各々において３００本の走査電極をもっているが、これを各画面３本ずつ同時選択する場合、走査する画面を同時駆動の数３で１００の領域に分割し、選択走査する走査電極ｃには関数［Ｆ］に相当する電圧を、選択走査しない走査電極ｃにはゼロ電位を与える。関数［Ｆ］は図２の下側に示すように、４行４列の直交関数の３列を用い、それぞれｆ１、ｆ２、ｆ３として、３００本走査し終わる１フィールド期間（ＦＳ）同じ関数値を用いる。これにより１フィールド期間は１００の選択期間（Ｓ）からなり、４つの関数値を用いるので４フィールド期間で１画面走査となり、これを１フレーム（Ｆ）とする。後述するように、関数を反転して用いるための極性信号Ｍは、基本として１フレーム期間で反転するものを示している。
【００１４】
３は、画素データに応じた電圧を液晶セルの他方の電極群（信号電極）に与える信号回路で、上下画面分割した場合にはそれぞれに単独で駆動を行い、パルス幅階調制御を行う。これは選択走査期間のオン・オフ時間比を利用する。従来の同一画面同時駆動の場合、振幅変調がベースであり、演算が膨大で演算による補正をも必要としたが、本発明によれば簡潔にできる。この信号回路が扱う信号電圧は、画素データのｂビット階調情報を０を中心に展開した後偶数を取り扱うように直交関数［Ｆ］で演算してｂビット駆動データとしてパルス幅変調の階調信号を生成した複数（原則的に２つ、原則的というのは、重畳電圧を加える場合のため）の画素データに応じた電圧である。但しこの演算そのものは信号回路３で行う必要はなく、信号回路がレジスタとドライバ程度しか持っていない場合には後述する制御回路５で演算を行い、その結果の電圧印加を信号回路３で行えばよい。
【００１５】
５は、パーソナルコンピュータ等の機器から送られてくる画素データを受け取り、走査回路２、信号回路３などに、表示用の信号と、タイミング信号を含む制御用の信号を与える制御回路で、ゲートアレイなどからなり、走査回路２が複数本の走査電極を同時に選択するための演算回路等を含んでいる。制御回路５は、必要に応じて直接機器からこれらの信号を受け取るのではなく、ＬＶＤレシーバー（ロウボルテージディファレンシャル受信回路：４）を介して受け取ることもでき、これは機器が低電圧仕様の場合とか、ＴＦＴ用のコントローラしか持たない場合に特に有効である。同一画面同時駆動のための関数発生器は、この制御回路５に有してもよいし、走査回路２に設けてもよい。６は、制御回路５を介して画素データを受け複数組の電極群に対応させて少なくとも信号回路に出力する記憶手段である。
【００１６】
かかる制御回路５と記憶手段６は次の様な機能を有する。まず、シングルデータをデュアルデータに変換する。次いでフレーム周波数ｆＦＬＭを６０Ｈｚからフィールド周波数の１８０Ｈｚに変換する。そして同一画面同時駆動のために、走査側の関数を発生し、ＲＧＢ６ビットデータを関数発生器のデータを利用しながら演算して６ビットデータに変換する。また必要に応じて分散型処理を行う。パルス幅階調制御のための走査回路２用並びに信号回路３用のタイミング信号を発生する。このような演算において、分割した画面毎に時間をずらして行うとよい。図１並びに図３を参照し、２組のレジスタ５１、５２と１つの関数演算器（ＭＬＳＡＬＵ：５３）をもち、１選択期間（Ｓ）を二つの期間２Ｈに分割して、最初に上画面用の３行の画素データｄをレジスタ５１に転送ｄ１し前行の下画面用の画素データｄを関数演算器５３で演算し、後半の時間で次の下画面用の３行の画素データｄをレジスタ５２に転送ｄ１し、レジスタ５１に貯えられたその行の上画面用の画素データｄを関数演算器５３で演算を行う。このように制御回路５で、走査回路の選択時間（Ｓ）を複数に分割し、分割した選択時間（Ｈ）内に液晶セルの分割された画面毎の演算を行うことにより、制御回路を比較的低速処理とするばかりでなく、演算回路を小さくすることができる。
【００１７】
このような複数行同時走査、パルス幅変調階調制御についてより詳しく説明する。直交関数を用いた液晶セルの駆動は、シェファー等が、特開平５−１００６４２号公報等で詳細に説明されている。しかしながら、この原則に従うと、１画面表示のたびに膨大な演算を必要とし、現実的でない。この理由は１画面毎に全画面の演算を行うからであって、全画面を対象としない複数行同時走査が提案されたが、この場合も階調制御に当っては演算量が膨大になり、しかも演算補正を行ったり、ダミーの行を演算に加えたりしなくてはならない。それは基本的に階調信号に対する印加電圧が振幅変調であるからである。
【００１８】
直交関数［Ｆ］を用いて１画素がｂビットで表現された画素データ［Ｄ］を駆動する場合、表示のデューティは１／Ｎとなり、表示階調数Ｎ_GSは０から２^b−１の整数として表される。そこでＮ×Ｍ本の直交する電極群を有する液晶セルを、Ｎ本の電極をＬ本ずつ（Ｎ／Ｌ）回で選択し直交関数により印加電圧を選択して順次その電極に与える走査回路を考える。ｂビット階調情報をもつ画素データを０を中心に展開した後、偶数を取り扱うようにＬ＋１の直交関数で演算し、その演算結果を一定の数で割って得られた結果を駆動データとし、その駆動データに基づいてパルス幅変調の階調信号を生成すればよいことになる。すなわち、パルス幅変調用データ［Ｐ］は本発明の場合以下のように表される。
【００１９】
【数２】

【００２０】
ここに関数演算用データＤ_ij×Ｌ−（Ｎ_GS−１）Ｌ／２の演算によりＤ _ijは０以上の整数であったものが正負均等に分散された整数となる。ここで特徴的なことは、画素データのｂビット階調情報を０を中心に展開した後偶数を取り扱うように関数で演算して、再びｂビット駆動データという簡素化した値になることである。即ち式１の最後に表現された式のうち、ΣＤ_ijは偶数で表されるので第１項Σ２Ｄ_ijＦ_jiは４の倍数となり、第２項のΣＦ_jiは直交関数の関係上０か４になるので、中括弧で囲まれた中は全て４で割り切れる数になり、その結果ビット数が小さくなる。このように偶数を常に扱うことにより、演算そのものも容易になる。
【００２１】
この演算を模式的に図４を用いて説明する。これは６ビット６４階調の３行分の画素データを図２の下の４行４列を用いて演算する過程を示している。フレームレスポンスを押さえ十分なコントラストを維持するためには、２本同時駆動では十分ではなく好ましくは４本がよい。しかし信号電圧は同時駆動の走査線の増加に伴って大きくなる。また階調表示を行わない４行一括駆動ではコントラスト比が１：３を確保できるが、階調表示すると１．５：２．５に落ちるので不都合である。そこで仮想的に１行を挿入し、演算自体は４行とし、駆動は３行で行うとコントラスト比は１：３を確保できるようになる。
【００２２】
このような点に鑑み、まず０〜６３段階の階調情報があり、そのまま直交関数との演算を行とビット数が著しく増加するが画素データの階調情報を正負の数値に置換した後に関数と演算し階調信号を生成すればビット数を減少させることができる。つまり０〜６３段階の階調情報を−６３〜＋６３の範囲としこれを基に演算して９ビット系になるが圧縮を掛けると＋１２６から−１２６の離散的な８ビットで表現できる。正負の値というのは演算上のことなのでこれを片側に寄せて０から２６２の８ビット系にすることができる。これで式１の中括弧の演算が終わるが、演算のために伸長し、また直交関数で偶数を扱うようにしているので演算結果に特徴があり４の倍数になっている。そこでこれを４で割ると６ビット系の駆動データが得られる。この駆動データは制御回路５から各信号回路２に送られるものなので、１ビットでも少なくなることは非常に大きな価値を持つ。
【００２３】
かかる結果コントラストの高い複数本同時走査パルス幅変調の階調表示が行われるが、直交関数をフレーム毎に反転させて用い、液晶セル駆動の交流化を促進させる。しかし１フレーム（Ｆ）が長くなっているので、このままでは表示濃度の変動が観察され（パタツキ）好ましくない。そこで、さらに短い時間帯とこの極性信号Ｍの両方を用いるのが好ましい。その場合、演算による実効値バランスが崩れないように配慮する必要がある。波形が単純化されしかも画面のパタツキが押さえられるのは、図５に示すように、直交関数は、１つの選択される複数の電極に直交関数の第１の関数値（例えばｆ１の第１の値）で選択している間、即ち選択期間（Ｓ）内に関数極性を反転して用いるもので、これにより液晶セルに印加される電圧Ｖｌは時間対象的な波形となる。
【００２４】
また、このような表示において淡い陰が現れることがある。これは印加される波形が液晶セル（容量性負荷）により鈍ることに原因がある。そこでパルス幅変調の階調信号を生成して２値の電圧を用いる信号電圧に直交関数の反転に応じて階調パルス幅の最低時間幅もしくは反りに近い時間幅、つまり基本階調幅に応じた微小電圧が重畳して用いる。重畳するのは一定の極性期間内のどこでもよいが、エッジ部分に掛けるのが簡単で好ましい。これは信号電圧が±１．５ボルトで１フレームが４５Ｈｚであれば、６４階調に刻むとき１刻みが０．７μ秒であるが０．７μ秒または０．５〜２μ秒程度の時間に、０．５〜０．７ボルトと本来の信号電圧の大きさに比較して極めて微小な電圧の重畳でよい。又極性基の反転時とフレーム毎に重畳するのはかなりの判定作業が必要となるが、図６に示すように、非選択時の信号電圧ｓ０を極性信号Ｍで駆動するときに、そのフレーム毎の極性信号は基本極性信号として残し、さらにその極性信号を複数の電極ずつの選択時間に対して排他的論理和を取ってＭ１、信号回路で用いられる電圧ｓ１を直交関数の反転に応じて微小電圧を重畳して用いれば極めて単純化され一層好ましいものとなる。
【００２５】
【発明の効果】
本発明は上述のように、複数の走査線を同時に走査しながら階調信号はパルス幅変調で行うので効率がよく高速応答で高表示品位である。また、走査電極群を所定の関数により複数の電極を同時に走査し、画素データの階調情報は演算しても基のビット数で送ることができ、演算が簡素化されるだけではなく演算結果のビット数が少なくてすみ、階調制御が簡単でモジュールが小型になり更に大画面表示においても高速データ処理が行え、表示品位が高く保てる。また表示のパタツキや淡い陰を効率よく押さえることができた。
【図面の簡単な説明】
【図１】本発明実施例の液晶表示装置のブロック図である。
【図２】３行同時走査したときのタイミングチャートである。
【図３】本発明の制御回路の要部タイミングチャートである。
【図４】本発明で４行同時走査したときの演算を説明する模式図である。
【図５】本発明で３行同時走査したときの要部タイミングチャートである。
【図６】本発明の信号電圧の波形図である。
【符号の説明】
１液晶セル
２走査回路
３信号回路
５制御回路

Claims

直交する電極群を有する液晶セルと、直交する電極群の一方に接続され、直交関数によって複数本の電極を同時に選択する走査回路と、他方の電極群に接続され、パルス幅変調の階調信号を該電極群に与える信号回路とを有した液晶表示装置において、
前記パルス幅変調の階調信号は、画素データのｂビット階調情報を演算により０を中心に正負の整数値に変換し、該整数値と直交関数との演算により複数行ごとの総和を算出し、該算出した値を正の値にした後、再びｂビットの駆動データとするようにしたものであることを特徴とする液晶表示装置。