JPH10143120A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH10143120A
JPH10143120A JP30317996A JP30317996A JPH10143120A JP H10143120 A JPH10143120 A JP H10143120A JP 30317996 A JP30317996 A JP 30317996A JP 30317996 A JP30317996 A JP 30317996A JP H10143120 A JPH10143120 A JP H10143120A
Authority
JP
Japan
Prior art keywords
orthogonal
liquid crystal
function
electrodes
crystal cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30317996A
Other languages
English (en)
Other versions
JP4095128B2 (ja
Inventor
Shoji Iwasaki
章二 岩崎
Toshihiko Tanaka
俊彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tottori Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tottori Sanyo Electric Co Ltd, Sanyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP30317996A priority Critical patent/JP4095128B2/ja
Publication of JPH10143120A publication Critical patent/JPH10143120A/ja
Application granted granted Critical
Publication of JP4095128B2 publication Critical patent/JP4095128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 高速応答且つ多階調表示で表示品位の高い比
較的簡便な表示を行う。 【解決手段】 液晶セルは例えば上下2画面分割された
単純マトリクスである。駆動電圧は走査側、信号側それ
ぞれ原則2値とし、特に信号側は5v以下の低電圧とす
る。その電極群の一方は直交関数に従って複数行を同時
駆動する複数の電極を同時に選択する走査回路に接続さ
れている。他方の電極群は画素データに応じたパルス幅
変調の階調信号が与えられる。画素データのbビット階
調情報を直交関数で演算するにもかかわらずbビット信
号にて出力しパルス幅変調する。演算は画面毎に処理す
るのが好ましい。このような演算により本来スタティッ
ク駆動並みの画質が得られるはずであるが淡い陰が生じ
ることがあるので、関数を適宜極性反転し、更にその極
性反転に応じて信号回路出力に微小電圧を重畳する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、いわゆる単純マト
リクス型の液晶表示装置に関する。
【0002】
【従来の技術】従来より直交した電極群を有し、画素交
点にトランジスタの様なアクティブ素子を持たない、い
わゆる単純マトリクス型の液晶表示装置においては、階
調表示を行うときに実公平5−40497号公報に示さ
れるように、信号電圧に階調に応じた幅のパルスを重畳
したり、特開平6−274132号公報に示されるよう
に、直交関数に応じて演算により印加電圧の大きさを求
めて液晶セルを駆動していた。さらに単純マトリクス駆
動の特有の問題点である淡い陰の様な不所望の表示を消
すために波形の変化のたびに演算により補正電圧を印加
するような工夫も成されてきた。
【0003】
【発明が解決しようとする課題】しかしながら、階調に
応じたパルスを重畳すると、パルスの変化タイミングが
画像データによりランダムに発生するため液晶セルに印
加される電圧波形に波形歪みが発生し、このため淡い陰
が一層観察され、表示品位を劣悪なものにしていた。ま
た演算による印加電圧の決定は、フレーム応答のための
フリッカーの発生を減少できる反面、画像データの演算
処理が複雑で、1フレーム内で1画面分の演算を完了す
るため高速で動作する集積回路が必要であり、特に階調
情報を持つ大画面での表示は適さないと解析されてお
り、更には画面メモリの容量も大きく必要であり、高価
で大がかりな装置となり不都合であった。また淡い陰を
消すための主な手法としては画像信号の変化を検出して
その変化に応じて補正電圧の量を決定し、補正電圧の印
加時期を定めて印加するものであるが、この処理は演算
と印加電圧の決定に大がかりな処理を必要とし、単純マ
トリクスの簡易駆動という長所を疎外するものであっ
た。
【0004】
【課題を解決するための手段】本発明は上述の点を考慮
し高速応答且つ多階調表示でフリッカー、クロストロー
クを効果的に抑制する液晶セルの駆動方法と実用的な表
示品位の比較的簡便な液晶表示装置を提供せんとするも
のである。ここで用いる液晶セルは例えば上下2画面分
割された単純マトリクスである。駆動電圧は走査側、信
号側それぞれ原則2値(走査側は非走査時間をいれると
3値で、複数本毎に同時走査)とし、特に信号側は5v
以下の低電圧駆動が可能である。走査は直交関数に従っ
て選択される。信号電極群は画素データのbビット階調
情報を直交関数で演算するにもかかわらずbビット信号
にて出力しパルス幅変調する。演算は分割した画面毎に
処理するのが好ましい。このような演算により本来スタ
ティック駆動並みの画質が得られるはずであるが淡い陰
が生じることがあるので、関数を適宜極性反転して用
い、更にその極性反転に応じて選択時間内に信号回路出
力に微小電圧を重畳する。
【0005】即ち本発明は、まず直交する電極群を有す
る液晶セルと、その直交する電極群の一方に接続され所
定の関数により複数の電極を同時に選択する走査回路
と、画素データのbビット階調情報を0を中心に展開し
た後偶数を取り扱うように関数で演算してbビット駆動
データとしてパルス幅変調の階調信号を生成した複数の
画素データに応じた電圧を液晶セルの直交する他方の電
極群に与える信号回路とを設けたものである。
【0006】そして本発明は、N×M本の直交する電極
群を有する液晶セルと、N本の電極郡をL本ずつ(M/
N)回で選択し直交関数により印加電圧を選択して順次
その電極に与える走査回路と、bビット階調情報をもつ
画素データを0を中心に展開した後、偶数を取り扱うよ
うにL+1の直交関数で演算し、その演算結果を一定の
最大公約数で割って得られた結果を駆動データとして出
力する制御回路と、制御回路の出力の駆動データに基づ
いてパルス幅変調の階調信号を生成して選択された電圧
をその液晶セルの直交する他方の電極群に与える信号回
路とを設けたものである。
【0007】また本発明は、直交関数により複数の電極
ずつ同時に選択し、それを繰り返して1フレーム内に一
方のその電極群を選択し、階調情報を含む画素データを
直交関数で演算してパルス幅変調の階調信号を生成して
2値の電圧のいずれかを液晶セルの直交する他方の電極
群に与える信号回路とを有し、走査回路で用いる直交関
数は、1つの選択される複数の電極に直交関数の第1の
関数値で選択している間に関数極性を反転して用いるも
のである。
【0008】また本発明は、直交関数により複数の電極
ずつ同時に選択して一方の電極群を選択する走査回路
と、階調情報を含む画素データを直交関数で演算してパ
ルス幅変調の階調信号を生成して2値の電圧のいずれか
を直交する他方の電極群に与える信号回路とを有し、走
査回路で用いる直交関数は、所定の時間で反転して用い
られ、信号回路で用いられる電圧は直交関数の反転に応
じて基本階調幅に応じた微小電圧を重畳して用いるもの
である。
【0009】そして本発明は、階調情報を含む画素デー
タを直交関数で演算して駆動データを出力する制御回路
とその駆動データに基づいてパルス幅変調の階調信号を
生成して駆動するに際し、直交関数を所定の時間で反転
して用いるように基本極性信号を発生し、さらにその極
性信号を選択時間に対して排他的論理和を取って用いる
こととし、その反転に応じて信号電圧に微小電圧を重畳
するものである。
【0010】また本発明は、画面内で複数組に分割され
た直交する電極群を有する液晶セルと、その直交する電
極群の一方に接続され直交関数により複数の電極ずつ同
時に選択する走査回路と、階調情報を含む画素データを
直交関数で演算して駆動データを出力する制御回路と、
制御回路の駆動データに基づいてパルス幅変調の階調信
号を生成して2値の電圧を液晶セルの直交する他方の電
極群に与える信号回路とを有し、制御回路はその走査回
路の選択時間を複数に分割し、分割した選択時間内にそ
の液晶セルの分割された画面毎の演算を行うものであ
る。
【0011】
【発明の実施の形態】図1は本発明実施例の液晶表示装
置のブロック図である。この図において、1は、互いに
直交する電極群を有する液晶セルで、例えば無電界時の
液晶分子が180〜360度の選ばれた角度の螺旋構造
を成し、位相セルや光学異方板などで補償され、偏光軸
と近接する配向軸が交差する様に偏光板に挾持されたス
ーパーツイストネマティック液晶セルである。この液晶
セル1は、好ましくは複数に画面分割され、分割画面毎
に直交する電極群を有しており、たとえば800×RG
B×300ドット×上下2画面構成(2400×600
ドット構成)となっている。
【0012】2は、液晶セル1の電極群の一方(走査電
極)に接続された、複数の電極を同時に選択する(同一
画面同時駆動)走査回路である。同時に走査する走査電
極の数は2乃至15本が好ましく、以下の例では4行4
列の直交関数を利用して3行ずつ同時駆動する例をもっ
て説明する。走査電極の走査は所定の関数、好ましくは
直交関数により複数(3)の電極ずつ同時に選択して選
択する。この走査回路2は、図では5つの集積回路を用
いる場合を示しており、上画面で2個半、下画面で2個
半を用いる。上下画面の各々の駆動は、原則として上画
面の上からと下画面の上から行うため、ドライバ(出力
段)は走査電極毎に異なった出力を有するが、データと
クロックは上下画面の1本毎にパラレルに接続され、上
画面の1本目が選択走査される時は下画面の1本目も選
択走査される(複数電極同時走査による駆動(上下画面
同時駆動))。
【0013】そして液晶セル1は、上下画面毎に所定の
異なる直交関数[F]を用いて複数本が同時に走査され
る。例えば図2に原理的に示すが、上下画面の各々にお
いて300本の走査電極をもっているが、これを各画面
3本ずつ同時選択する場合、走査する画面を同時駆動の
数3で100の領域に分割し、選択走査する走査電極c
には関数[F]に相当する電圧を、選択走査しない走査
電極cにはゼロ電位を与える。関数[F]は図2の下側
に示すように、4行4列の直交関数の3列を用い、それ
ぞれf1、f2、f3として、300本走査し終わる1
フィールド期間(FS)同じ関数値を用いる。これによ
り1フィールド期間は100の選択期間(S)からな
り、4つの関数値を用いるので4フィールド期間で1画
面走査となり、これを1フレーム(F)とする。後述す
るように、関数を反転して用いるための極性信号Mは、
基本として1フレーム期間で反転するものを示してい
る。
【0014】3は、画素データに応じた電圧を液晶セル
の他方の電極群(信号電極)に与える信号回路で、上下
画面分割した場合にはそれぞれに単独で駆動を行い、パ
ルス幅階調制御を行う。これは選択走査期間のオン・オ
フ時間比を利用する。従来の同一画面同時駆動の場合、
振幅変調がベースであり、演算が膨大で演算による補正
をも必要としたが、本発明によれば簡潔にできる。この
信号回路が扱う信号電圧は、画素データのbビット階調
情報を0を中心に展開した後偶数を取り扱うように直交
関数[F]で演算してbビット駆動データとしてパルス
幅変調の階調信号を生成した複数(原則的に2つ、原則
的というのは、重畳電圧を加える場合のため)の画素デ
ータに応じた電圧である。但しこの演算そのものは信号
回路3で行う必要はなく、信号回路がレジスタとドライ
バ程度しか持っていない場合には後述する制御回路5で
演算を行い、その結果の電圧印加を信号回路3で行えば
よい。
【0015】5は、パーソナルコンピュータ等の機器か
ら送られてくる画素データを受け取り、走査回路2、信
号回路3などに、表示用の信号と、タイミング信号を含
む制御用の信号を与える制御回路で、ゲートアレイなど
からなり、走査回路2が複数本の走査電極を同時に選択
するための演算回路等を含んでいる。制御回路5は、必
要に応じて直接機器からこれらの信号を受け取るのでは
なく、LVDレシーバー(ロウ ボルテージ ディファ
レンシャル受信回路:4)を介して受け取ることもで
き、これは機器が低電圧仕様の場合とか、TFT用のコ
ントローラしか持たない場合に特に有効である。同一画
面同時駆動のための関数発生器は、この制御回路5に有
してもよいし、走査回路2に設けてもよい。6は、制御
回路5を介して画素データを受け複数組の電極群に対応
させて少なくとも信号回路に出力する記憶手段である。
【0016】かかる制御回路5と記憶手段6は次の様な
機能を有する。まず、シングルデータをデュアルデータ
に変換する。次いでフレーム周波数fFLMを60Hz
からフィールド周波数の180Hzに変換する。そして
同一画面同時駆動のために、走査側の関数を発生し、R
GB6ビットデータを関数発生器のデータを利用しなが
ら演算して6ビットデータに変換する。また必要に応じ
て分散型処理を行う。パルス幅階調制御のための走査回
路2用並びに信号回路3用のタイミング信号を発生す
る。このような演算において、分割した画面毎に時間を
ずらして行うとよい。図1並びに図3を参照し、2組の
レジスタ51、52と1つの関数演算器(MLSAL
U:53)をもち、1選択期間(S)を二つの期間2H
に分割して、最初に上画面用の3行の画素データdをレ
ジスタ51に転送d1し前行の下画面用の画素データd
を関数演算器53で演算し、後半の時間で次の下画面用
の3行の画素データdをレジスタ52に転送d1し、レ
ジスタ51に貯えられたその行の上画面用の画素データ
dを関数演算器53で演算を行う。このように制御回路
5で、走査回路の選択時間(S)を複数に分割し、分割
した選択時間(H)内に液晶セルの分割された画面毎の
演算を行うことにより、制御回路を比較的低速処理とす
るばかりでなく、演算回路を小さくすることができる。
【0017】このような複数行同時走査、パルス幅変調
階調制御についてより詳しく説明する。直交関数を用い
た液晶セルの駆動は、シェファー等が、特開平5−10
0642号公報等で詳細に説明されている。しかしなが
ら、この原則に従うと、1画面表示のたびに膨大な演算
を必要とし、現実的でない。この理由は1画面毎に全画
面の演算を行うからであって、全画面を対象としない複
数行同時走査が提案されたが、この場合も階調制御に当
っては演算量が膨大になり、しかも演算補正を行った
り、ダミーの行を演算に加えたりしなくてはならない。
それは基本的に階調信号に対する印加電圧が振幅変調で
あるからである。
【0018】直交関数[F]を用いて1画素がbビット
で表現された画素データ[D]を駆動する場合、表示の
デューティは1/Nとなり、表示階調数NGSは0から2
b−1の整数として表される。そこでN×M本の直交す
る電極群を有する液晶セルを、N本の電極郡をL本ずつ
(M/N)回で選択し直交関数により印加電圧を選択し
て順次その電極に与える走査回路を考える。bビット階
調情報をもつ画素データを0を中心に展開した後、偶数
を取り扱うようにL+1の直交関数で演算し、その演算
結果を一定の最大公約数で割って得られた結果を駆動デ
ータとし、その駆動データに基づいてパルス幅変調の階
調信号を生成すればよいことになる。すなわち、パルス
幅変調用データ[P]は本発明の場合以下のように表さ
れる。
【0019】
【数1】
【0020】ここに関数演算用データDij×L−(NGS
−1)L/2の演算によりNGSは0以上の整数であった
ものがIijは正負均等に分散された整数となる。ここで
特徴的なことは、画素データのbビット階調情報を0を
中心に展開した後偶数を取り扱うように関数で演算し
て、再びbビット駆動データという簡素化した値になる
ことである。即ち式1の最後に表現された式のうち、Σ
ijは偶数で表されるので第1項Σ2Dijjiは4の倍
数となり、第2項のΣFjiは直交関数の関係上0か4に
なるので、中括弧で囲まれた中は全て4で割り切れる数
になり、その結果ビット数が小さくなる。このように偶
数を常に扱うことにより、演算そのものも容易になる。
【0021】この演算を模式的に図4を用いて説明す
る。これは6ビット64階調の3行分の画素データを図
2の下の4行4列を用いて演算する過程を示している。
フレームレスポンスを押さえ十分なコントラストを維持
するためには、2本同時駆動では十分ではなく好ましく
は4本がよい。しかし信号電圧は同時駆動の走査線の増
加に伴って大きくなる。また階調表示を行わない4行一
括駆動ではコントラスト比が1:3を確保できるが、階
調表示すると1.5:2.5に落ちるので不都合であ
る。そこで仮想的に1行を挿入し、演算自体は4行と
し、駆動は3行で行うとコントラスト比は1:3を確保
できるようになる。
【0022】このような点に鑑み、まず0〜63段階の
階調情報があり、そのまま直交関数との演算を行とビッ
ト数が著しく増加するが画素データの階調情報を正負の
数値に置換した後に関数と演算し階調信号を生成すれば
ビット数を減少させることができる。つまり0〜63段
階の階調情報を−63〜+63の範囲としこれを基に演
算して9ビット系になるが圧縮を掛けると+126から
−126の離散的な8ビットで表現できる。正負の値と
いうのは演算上のことなのでこれを片側に寄せて0から
262の8ビット系にすることができる。これで式1の
中括弧の演算が終わるが、演算のために伸長し、また直
交関数で偶数を扱うようにしているので演算結果に特徴
があり4の倍数になっている。そこでこれを4で割ると
6ビット系の駆動データが得られる。この駆動データは
制御回路5から各信号回路2に送られるものなので、1
ビットでも少なくなることは非常に大きな価値を持つ。
【0023】かかる結果コントラストの高い複数本同時
走査パルス幅変調の階調表示が行われるが、直交関数を
フレーム毎に反転させて用い、液晶セル駆動の交流化を
促進させる。しかし1フレーム(F)が長くなっている
ので、このままでは表示濃度の変動が観察され(パタツ
キ)好ましくない。そこで、さらに短い時間帯とこの極
性信号Mの両方を用いるのが好ましい。その場合、演算
による実効値バランスが崩れないように配慮する必要が
ある。波形が単純化されしかも画面のパタツキが押さえ
られるのは、図5に示すように、直交関数は、1つの選
択される複数の電極に直交関数の第1の関数値(例えば
f1の第1の値)で選択している間、即ち選択期間
(S)内に関数極性を反転して用いるもので、これによ
り液晶セルに印加される電圧Vlは時間対象的な波形と
なる。
【0024】また、このような表示において淡い陰が現
れることがある。これは印加される波形が液晶セル(容
量性負荷)により鈍ることに原因がある。そこでパルス
幅変調の階調信号を生成して2値の電圧を用いる信号電
圧に直交関数の反転に応じて階調パルス幅の最低時間幅
もしくは反りに近い時間幅、つまり基本階調幅に応じた
微小電圧が重畳して用いる。重畳するのは一定の極性期
間内のどこでもよいが、エッジ部分に掛けるのが簡単で
好ましい。これは信号電圧が±1.5ボルトで1フレー
ムが45Hzであれば、64階調に刻むとき1刻みが
0.7μ秒であるが0.7μ秒または0.5〜2μ秒程
度の時間に、0.5〜0.7ボルトと本来の信号電圧の
大きさに比較して極めて微小な電圧の重畳でよい。又極
性基の反転時とフレーム毎に重畳するのはかなりの判定
作業が必要となるが、図6に示すように、非選択時の信
号電圧s0を極性信号Mで駆動するときに、そのフレー
ム毎の極性信号は基本極性信号として残し、さらにその
極性信号を複数の電極ずつの選択時間に対して排他的論
理和を取ってM1、信号回路で用いられる電圧s1を直
交関数の反転に応じて微小電圧を重畳して用いれば極め
て単純化され一層好ましいものとなる。
【0025】
【発明の効果】本発明は上述のように、複数の走査線を
同時に走査しながら階調信号はパルス幅変調で行うので
効率がよく高速応答で高表示品位である。また、走査電
極群を所定の関数により複数の電極を同時に走査し、画
素データの階調情報は演算しても基のビット数で送るこ
とができ、演算が簡素化されるだけではなく演算結果の
ビット数が少なくてすみ、階調制御が簡単でモジュール
が小型になり更に大画面表示においても高速データ処理
が行え、表示品位が高く保てる。また表示のパタツキや
淡い陰を効率よく押さえることができた。
【図面の簡単な説明】
【図1】本発明実施例の液晶表示装置のブロック図であ
る。
【図2】3行同時走査したときのタイミングチャートで
ある。
【図3】本発明の制御回路の要部タイミングチャートで
ある。
【図4】本発明で4行同時走査したときの演算を説明す
る模式図である。
【図5】本発明で3行同時走査したときの要部タイミン
グチャートである。
【図6】本発明の信号電圧の波形図である。
【符号の説明】
1 液晶セル 2 走査回路 3 信号回路 5 制御回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 直交する電極群を有する液晶セルと、そ
    の直交する電極群の一方に接続され所定の関数により複
    数の電極を同時に選択する走査回路と、画素データのb
    ビット階調情報を0を中心に展開した後偶数を取り扱う
    ように前記関数で演算してbビット駆動データとしてパ
    ルス幅変調の階調信号を生成した複数の画素データに応
    じた電圧を前記液晶セルの直交する他方の電極群に与え
    る信号回路とを具備したことを特徴とする液晶表示装
    置。
  2. 【請求項2】 直交する電極群を有する液晶セルと、そ
    の直交する電極群の一方に接続され直交関数により複数
    の電極ずつ同時に選択し、それを繰り返して1フレーム
    内に一方の前記電極群を選択する走査回路と、階調情報
    を含む画素データを前記直交関数で演算してパルス幅変
    調の階調信号を生成して2値の電圧のいずれかを前記液
    晶セルの直交する他方の電極群に与える信号回路とを有
    し、前記走査回路で用いる前記直交関数は、1つの選択
    される複数の電極に前記直交関数の第1の関数値で選択
    している間(選択期間内)に関数極性を反転して用いる
    ことを特徴とする液晶表示装置。
  3. 【請求項3】 直交する電極群を有する液晶セルと、そ
    の直交する電極群の一方に接続され直交関数により複数
    の電極ずつ同時に選択して一方の電極群を選択する走査
    回路と、階調情報を含む画素データを前記直交関数で演
    算してパルス幅変調の階調信号を生成して2値の電圧の
    いずれかを前記液晶セルの直交する他方の電極群に与え
    る信号回路とを有し、前記走査回路で用いる前記直交関
    数は、所定の時間で反転して用いられ、前記信号回路で
    用いられる電圧は直交関数の反転に応じて基本階調幅に
    応じた微小電圧が重畳されて用いられることを特徴とす
    る液晶表示装置。
  4. 【請求項4】 直交する電極群を有する液晶セルと、そ
    の直交する電極群の一方に接続され直交関数により複数
    の電極ずつ同時に選択して一方の電極群を選択する走査
    回路と、階調情報を含む画素データを前記直交関数で演
    算して駆動データを出力する制御回路と、制御回路の駆
    動データに基づいてパルス幅変調の階調信号を生成して
    前記液晶セルの直交する他方の電極群に与える信号回路
    とを有し、前記制御回路は前記直交関数を所定の時間で
    反転して用いるように基本極性信号を発生し、さらにそ
    の基本極性信号を複数の電極ずつの選択時間に対して排
    他的論理和を取った極性信号を用い、前記信号回路で用
    いられる電圧は極性信号による直交関数の反転に応じて
    微小電圧が重畳されて用いられることを特徴とする液晶
    表示装置。
  5. 【請求項5】 N×M本の直交する電極群を有する液晶
    セルと、N本の電極郡をL本ずつ(M/N)回で選択し
    直交関数により印加電圧を選択して順次その電極に与え
    る走査回路と、bビット階調情報をもつ画素データを0
    を中心に展開した後、偶数を取り扱うようにL+1の直
    交関数で演算し、その演算結果を一定の最大公約数で割
    って得られた結果を駆動データとして出力する制御回路
    と、制御回路の出力の駆動データに基づいてパルス幅変
    調の階調信号を生成して選択された電圧を前記液晶セル
    の直交する他方の電極群に与える信号回路とを具備した
    ことを特徴とする液晶表示装置。
  6. 【請求項6】 画面内で複数組に分割された直交する電
    極群を有する液晶セルと、その直交する電極群の一方に
    接続され直交関数により複数の電極ずつ同時に選択する
    走査回路と、階調情報を含む画素データを前記直交関数
    で演算して駆動データを出力する制御回路と、制御回路
    の駆動データに基づいてパルス幅変調の階調信号を生成
    して2値の電圧を前記液晶セルの直交する他方の電極群
    に与える信号回路とを有し、前記制御回路は前記走査回
    路の選択時間を複数に分割し、分割した選択時間内に前
    記液晶セルの分割された画面毎の演算を行うことを特徴
    とする液晶表示装置。
JP30317996A 1996-11-14 1996-11-14 液晶表示装置 Expired - Fee Related JP4095128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30317996A JP4095128B2 (ja) 1996-11-14 1996-11-14 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30317996A JP4095128B2 (ja) 1996-11-14 1996-11-14 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH10143120A true JPH10143120A (ja) 1998-05-29
JP4095128B2 JP4095128B2 (ja) 2008-06-04

Family

ID=17917841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30317996A Expired - Fee Related JP4095128B2 (ja) 1996-11-14 1996-11-14 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4095128B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967634B2 (en) 2001-12-05 2005-11-22 Seiko Epson Corporation Display driver circuit, electro-optical device, and display drive method
US6975336B2 (en) 2001-12-05 2005-12-13 Seiko Epson Corporation Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus
KR100659628B1 (ko) * 2001-06-15 2006-12-20 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659628B1 (ko) * 2001-06-15 2006-12-20 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
US6967634B2 (en) 2001-12-05 2005-11-22 Seiko Epson Corporation Display driver circuit, electro-optical device, and display drive method
US6975336B2 (en) 2001-12-05 2005-12-13 Seiko Epson Corporation Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus

Also Published As

Publication number Publication date
JP4095128B2 (ja) 2008-06-04

Similar Documents

Publication Publication Date Title
JP2000200076A (ja) 多階調表示装置
JP2534334B2 (ja) 表示装置
JPH05341734A (ja) 液晶表示装置
JP3927736B2 (ja) 駆動装置および液晶表示装置
JP2000258751A (ja) 液晶表示装置の駆動方法および駆動装置
JP4095128B2 (ja) 液晶表示装置
JPH11338424A (ja) 液晶コントローラおよびそれを用いた液晶表示装置
JP3505326B2 (ja) 液晶表示装置
JP2005043859A (ja) パルス幅変調駆動方式を利用した多階調の画像表示装置
JPH08241060A (ja) 液晶表示装置及びその駆動方法
US20060238469A1 (en) Display device
JP3863997B2 (ja) 駆動装置及び液晶表示装置
JPH0635416A (ja) アクティブマトリクス型液晶表示装置の駆動方法
JPH10240201A (ja) 液晶表示装置
JPH06161391A (ja) 液晶駆動回路
JP3453987B2 (ja) 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP2501462B2 (ja) 液晶階調表示を行なう装置
JPH1152919A (ja) 単純マトリクス型液晶表示装置
JPH10268256A (ja) 液晶表示装置
JPH11272241A (ja) 液晶表示装置
JP2001075072A (ja) 液晶表示装置
JPH0462516A (ja) 液晶表示装置
JP2945241B2 (ja) 階調表示マトリクス型表示装置の駆動法
JPH1090653A (ja) 液晶表示装置
JPH0756534A (ja) 液晶駆動回路及び液晶駆動方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040527

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040604

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040820

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees