KR101096712B1 - 액정표시장치 및 이의 구동방법 - Google Patents

액정표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR101096712B1
KR101096712B1 KR1020040113783A KR20040113783A KR101096712B1 KR 101096712 B1 KR101096712 B1 KR 101096712B1 KR 1020040113783 A KR1020040113783 A KR 1020040113783A KR 20040113783 A KR20040113783 A KR 20040113783A KR 101096712 B1 KR101096712 B1 KR 101096712B1
Authority
KR
South Korea
Prior art keywords
data
image data
drive
display unit
line
Prior art date
Application number
KR1020040113783A
Other languages
English (en)
Other versions
KR20060075193A (ko
Inventor
조순동
박만규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040113783A priority Critical patent/KR101096712B1/ko
Priority to US11/169,721 priority patent/US7782312B2/en
Publication of KR20060075193A publication Critical patent/KR20060075193A/ko
Application granted granted Critical
Publication of KR101096712B1 publication Critical patent/KR101096712B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 타이밍 콘트롤러의 데이터 전송방식을 변경하여 화질저하 현상을 방지할 수 있는 액정표시장치 및 이의 구동방법에 관한 것으로, 서로 수직교차하는 다수개의 게이트 라인들 및 다수개의 데이터 라인들을 구비하며, 임의의 데이터 라인에 의해 제 1 표시부 및 제 2 표시부로 구분된 액정패널; 상기 제 1 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 1 데이터 드라이브 IC들; 상기 제 2 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 2 데이터 드라이브 IC들; 및 시스템으로부터 입력된 화상 데이터를 상기 제 1 표시부에 해당하는 제 1 화상 데이터와, 상기 제 2 표시부에 해당하는 제 2 화상 데이터로 재정렬하고, 상기 제 1 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 먼 제 1 데이터 드라이브 IC까지 순차적으로 공급함과 아울러, 상기 제 2 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC까지 순차적으로 공급하는 타이밍 콘트롤러를 포함하는 것이다.
Figure R1020040113783
액정표시장치, 타이밍 콘트롤러, 데이터 드라이브 IC

Description

액정표시장치 및 이의 구동방법{A liquid crystal display device and a method for the same}
도 1은 종래의 액정표시장치의 구성도
도 2는 도 1의 타이밍 콘트롤러가 제 1 화상 데이터 및 제 2 화상 데이터를 각 데이터 드라이브 IC에 입력하는 순서를 설명하기 위한 도면
도 3은 데이터 드라이브 IC의 출력핀과 데이터 라인간의 연결관계를 설명하기 위한 도면
도 4는 종래의 액정패널의 중심부에 위치한 화소영역들간의 휘도차이를 설명하기 위한 도면
도 5는 본 발명의 실시예에 따른 액정표시장치의 구성도
도 6은 도 5의 타이밍 콘트롤러가 제 1 화상 데이터 및 제 2 화상 데이터를 제 1 방향 및 제 2 방향으로 각 데이터 드라이브 IC에 입력하는 순서를 설명하기 위한 도면
도 7은 도 5의 타이밍 콘트롤러가 제 1 화상 데이터 및 제 2 화상 데이터를 제 3 방향 및 제 4 방향으로 각 데이터 드라이브 IC에 입력하는 순서를 설명하기 위한 도면
도 8은 제어신호에 따라 서로 다른 방향의 데이터 출력순서를 나타내는 타이 밍 콘트롤러를 나타낸 도면
＊도면의 주요부에 대한 부호 설명
641 : 타이밍 콘트롤러 643 : 데이터 TCP
642 : 데이터 전송라인 640 : 데이터 인쇄회로기판
DD1 내지 DD6 : 데이터 드라이브 IC GD : 게이트 드라이브 IC
630 : 게이트 인쇄회로기판 633 : 게이트 TCP
680 : FPC 660 : 기준 데이터 라인
600 : 표시부 610 : 비표시부
600a : 제 1 표시부 600b : 제 2 표시부
GL : 게이트 라인 DL : 데이터 라인
본 발명은 액정표시장치에 관한 것으로, 특히 화상 데이터의 전송순서를 변경하여 화상의 품질 저하를 방지할 수 있는 액정표시장치 및 이의 구동방법에 대한 것이다.
일반적으로 액정표시장치는 크게 영상신호를 표시하는 액정패널과 외부에서 상기 액정패널에 구동신호를 인가하는 구동회로로 구분할 수 있다.
상기 액정패널은, 도면에는 도시되지 않았지만, 일정한 공간을 갖고 합착된 두 개의 투명 기판(유리 기판)과, 상기 두 개의 투명 기판 사이에 형성된 액정층을 구비한 표시장치이다. 상기 두 개의 투명 기판 중 하나의 기판에는 일정 간격으로 배열된 다수개의 게이트 라인들과, 상기 게이트 라인들에 수직한 방향으로 일정한 간격을 갖고 배열되는 다수개의 데이터 라인들과, 상기 다수개의 게이트 라인들과 상기 데이터 라인들에 의해 정의된 각 화소영역에 형성된 화소전극과, 상기 각 게이트 라인들과 데이터 라인들의 교차하는 부분에 형성되어 상기 게이트 라인의 스캔신호에 따라 스위칭되어 상기 데이터 라인으로부터의 화소전압을 각 화소전극에 전달하는 박막트랜지스터가 구비된다. 그리고, 다른 하나의 기판에는 상기 화소영역을 제외한 부분의 빛을 차단하기 위한 블랙매트릭스층과, 상기 각 화소영역에 색상을 구현하기 위한 컬러필터층과, 상기 화소전극에 대향하여 전계를 인가시키기 위한 공통전극이 구비된다.
이하 첨부된 도면을 참조하여, 종래의 액정표시장치를 상세히 설명하면 다음과 같다.
도 1은 종래의 액정표시장치의 구성도이다.
종래의 액정표시장치는, 도 1에 도시된 바와 같이, 일방향으로 배열되는 다수개의 게이트 라인들(GL), 및 상기 게이트 라인들(GL)에 수직교차하도록 일방향으로 배열되는 다수개의 데이터 라인들(DL)을 구비한 액정패널(120)을 포함하여 구성된다. 여기서, 상기 액정패널(120)은 실제 화상을 표시하기 위한 표시부(100)와, 구동 드라이브 IC들이 연결되는 비표시부(110)로 구분된다. 또한, 상기 표시부(100)는 상기 데이터 라인들(DL) 중 임의의 데이터 라인(160)(이하, '기준 데이터 라인(160)'으로 표시)에 의해 제 1 표시부(100a)와 제 2 표시부(100b)로 구분된다.
또한, 종래의 액정표시장치는, 상기 기준 데이터 라인(160)을 중심으로 좌측에 배열되어 상기 제 1 표시부(100a)의 데이터 라인들(DL)을 구동하기 위한 다수개의 제 1 내지 제 3 데이터 드라이브 IC들(DD1, DD2, DD3)과, 상기 기준 데이터 라인(160)을 중심으로 우측에 배열되어 상기 제 2 표시부(100b)의 데이터 라인들(DL)을 구동하기 위한 다수개의 제 4 내지 제 6 데이터 드라이브 IC들(DD4, DD5, DD6)과, 시스템(도시되지 않음)으로부터 순차적으로 출력되는 다수개의 화상 데이터를 입력받아, 이들을 다수개의 제 1 화상 데이터(Data1) 및 다수개의 제 2 화상 데이터(Data2)로 재정렬하는 타이밍 콘트롤러(141)를 포함한다. 이때, 상기 타이밍 콘트롤러는 상기 다수개의 제 1 화상 데이터(Data1)를 상기 제 1 표시부(100a)의 데이터 드라이브 IC들(DD1, DD2, DD3)에 순차적으로 입력하되, 상기 기준 데이터 라인(160)에서 가장 먼 제 1 데이터 드라이브 IC(DD1)부터 상기 기준 데이터 라인(160)에서 가장 가까운 제 3 데이터 드라이브 IC(DD3)까지 순차적으로 입력한다. 또한, 상기 타이밍 콘트롤러(141)는 상기 다수개의 제 2 화상 데이터(Data2)를 상기 제 2 표시부(100b)의 데이터 드라이브 IC들(DD4, DD5, DD6)에 순차적으로 입력하되, 상기 기준 데이터 라인(160)에서 가장 가까운 제 4 데이터 드라이브 IC(DD4)부터 상기 기준 데이터 라인(160)에서 가장 먼 제 6 데이터 드라이브 IC(DD6)까지 순차적으로 입력한다. 또한, 상기 타이밍 콘트롤러(141)는 FPC(180) 및 게이트 TCP(133)를 통해 상기 각 게이트 드라이브 IC(GD)에 필요한 각종 제어신호를 공급한다. 한편, 도면에 도시하지 않았지만, 상기 타이밍 콘트롤러(141)는 상기 화상 데이터를 재정렬하여 저장하기 위한 메모리를 더 구비한다.
여기서, 상기 각 게이트 드라이브 IC들(GD)은 각각 게이트 TCP(Tape Carrier Package)(133)에 실장되고, 상기 게이트 TCP(133)는 상기 액정패널(120)과 게이트 인쇄회로기판(130)간을 연결한다. 그리고, 상기 각 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)은 각각 데이터 TCP(143)에 실장되고, 상기 데이터 TCP(143)는 상기 액정패널(120)과 데이터 인쇄회로기판(140)간을 연결한다. 그리고, 상기 게이트 인쇄회로기판(130)과 상기 데이터 인쇄회로기판(140)은 FPC(Flexible Printed Circuit)(180)를 통해 서로 연결된다. 여기서, 상기 데이터 인쇄회로기판(140)에는 상기 타이밍 콘트롤러(141)가 실장된다.
그리고, 상기 타이밍 콘트롤러(141)와 상기 제 1 내지 제 3 데이터 드라이브 IC들(DD1, DD2, DD3)간에는 제 1 데이터 전송라인(142a)이 형성되어 있으며, 상기 타이밍 콘트롤러(141)와 상기 제 4 내지 제 6 데이터 드라이브 IC들(DD4, DD5, DD6)간에는 제 2 데이터 전송라인(142b)이 형성되어 있다. 여기서, 상기 제 1 데이터 전송라인(142a)은 상기 타이밍 콘트롤러(141)로부터의 제 1 화상 데이터(Data1)를 상기 제 1 내지 제 3 데이터 드라이브 IC들(DD1, DD2, DD3)에 전송하는 역할을 하며, 상기 제 2 데이터 전송라인(142b)은 상기 제 2 화상 데이터(Data2)를 상기 제 4 내지 제 6 데이터 드라이브 IC들(DD4, DD5, DD6)에 전송하는 역할을 한다.
이와 같이, 상기 타이밍 콘트롤러(141)는 액정패널(120)의 한 수평라인분에 표시될 화상 데이터의 수를 반으로 나누고, 즉, 상기 다수개의 화상 데이터를 다수개의 제 1 화상 데이터(Data1)와 다수개의 제 2 화상 데이터(Data2)로 나누고, 상기 다수개의 제 1 화상 데이터(Data1)를 제 1 내지 제 3 데이터 드라이브 IC들 (DD1, DD2, DD3)에 순차적으로 인가함과 동시에, 상기 다수개의 제 2 화상 데이터(Data2)를 제 4 내지 제 6 데이터 드라이브 IC들(DD4, DD5, DD6)에 순차적으로 인가한다.
이와 같이 구성된 종래의 액정표시장치의 동작을 상세히 설명하면 다음과 같다.
도 2는 도 1의 타이밍 콘트롤러가 제 1 화상 데이터 및 제 2 화상 데이터를 각 데이터 드라이브 IC에 입력하는 순서를 설명하기 위한 도면이다.
먼저, 타이밍 콘트롤러(141)는 시스템으로부터 R, G, B 화상 데이터를 입력받아, 이를 제 1 화상 데이터(Data1) 및 제 2 화상 데이터(Data2)로 재정렬하고, 상기 제 1 화상 데이터(Data1)와 상기 제 2 화상 데이터(Data2)를 동시에 출력한다. 이때, 도 2에 도시된 바와 같이, 상기 타이밍 콘트롤러(141)는 상기 제 1 화상 데이터(Data1)를 상기 기준 데이터 라인(160)에서 가장 먼 제 1 데이터 드라이브 IC(DD1)부터 상기 기준 데이터 라인(160)에서 가장 가까운 제 3 데이터 드라이브 IC(DD3)까지 순차적으로 입력함과 아울러(도 2의 제 1 방향), 상기 제 2 화상 데이터(Data2)를 상기 기준 데이터 라인(160)에서 가장 가까운 제 4 데이터 드라이브 IC(DD4)부터 상기 기준 데이터 라인(160)에서 가장 먼 제 6 데이터 드라이브 IC(DD6)까지 순차적으로 입력한다(도 2의 제 2 방향).
즉, 먼저 상기 제 1 데이터 드라이브 IC(DD1)에 제 1 화상 데이터(Data1)가 입력됨과 동시에, 상기 제 4 데이터 드라이브 IC(DD4)에 제 2 화상 데이터(Data2)가 입력되고, 이어서 상기 제 2 데이터 드라이브 IC(DD2)에 제 1 화상 데이터 (Data1)가 입력됨과 동시에, 상기 제 5 데이터 드라이브 IC(DD5)에 제 2 화상 데이터(Data2)가 입력되고, 마지막으로 상기 제 3 데이터 드라이브 IC(DD3)에 제 1 화상 데이터(Data1)가 입력됨과 동시에, 상기 제 6 데이터 드라이브 IC(DD6)에 제 2 화상 데이터(Data2)가 입력된다.
또한, 상기 타이밍 콘트롤러(141)는, 도 2에 도시된 바와 같이, 상기 제 1 화상 데이터(Data1)를 제 3 방향으로 공급하고, 상기 제 2 화상 데이터(Data2)를 제 4 방향으로 공급할 수도 있다. 즉, 상기 타이밍 콘트롤러(141)는 상기 제 1 화상 데이터(Data1)를 상기 기준 데이터 라인(160)에서 가장 가까운 제 3 데이터 드라이브 IC(DD3)부터 상기 기준 데이터 라인(160)에서 가장 먼 제 1 데이터 드라이브 IC(DD1)까지 순차적으로 입력함과 아울러(도 2의 제 3 방향), 상기 제 2 화상 데이터(Data2)를 상기 기준 데이터 라인(160)에서 가장 먼 제 6 데이터 드라이브 IC(DD6)부터 상기 기준 데이터 라인(160)에서 가장 가까운 제 4 데이터 드라이브 IC(DD4)까지 순차적으로 입력할 수도 있다(도 2의 제 4 방향).
한편, 이와 같이 구성된 액정표시장치에서 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)의 전체 출력핀수와 상기 액정패널(120)의 전체 데이터 라인(DL)의 수가 일치하지 않게 되면, 다음과 같은 문제점이 발생한다.
일반적으로, 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6) 각각은 642개의 출력핀을 가지고 있으며, 상기와 같이 6개의 데이터 드라이브 IC(DD1, DD2, DD3, DD4, DD5, DD6)를 사용하게 되므로, 상기 6개의 데이터 드라이브 IC(DD1, DD2, DD3, DD4, DD5, DD6)의 총 출력핀 수는 3852개(642*6)가된다. 그 리고, 상기 액정패널(120)은 XGA급(1280*768)의 해상도를 갖는 것으로서, 상기 액정패널(120)의 총 데이터 라인 수는 3840개(1280*3(R,G,B))가 된다. 여기서, 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)의 총 출력핀 수(3852개)와 상기 데이터 라인(DL)의 수(3840개)가 서로 정확히 맞아떨어지지 않게 되어, 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)은 그 차이(상기 총 출력핀수(3852)-데이터 라인 수(3840)=12개)만큼의 더미 출력핀을 갖게 된다.
이때, 상기 타이밍 콘트롤러(141)는 상기 총 데이터 라인(DL)수에 상응하는 3840개의 화상 데이터를 반으로 나누어, 1920개의 제 1 화상 데이터(Data1)는 제 1 데이터 드라이브 IC 그룹(200a)에 공급하고, 나머지 1920개의 제 2 화상 데이터(Data2)는 제 2 데이터 드라이브 IC 그룹(200b)에 공급하므로, 상기 더미 출력핀은 상기 제 1 데이터 드라이브 IC 그룹(200a)에서 6개가 형성되고, 상기 제 2 데이터 드라이브 IC 그룹(200b)에서 6개가 형성된다.
이를 좀 더 구체적으로 설명하면 다음과 같다.
도 3은 데이터 드라이브 IC의 출력핀과 데이터 라인간의 연결관계를 설명하기 위한 도면이고, 도 4는 종래의 액정패널의 중심부에 위치한 화소영역들간의 휘도차이를 설명하기 위한 도면이다.
여기서, 설명의 편의상, 도 3에 도시된 바와 같이, 상기 각 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)이 각각 5개씩의 출력핀(N1, N2, N3, N4, N5)을 가지고 있다고 가정하여 설명하기로 하고, 상기 데이터 라인(DL)의 총수가 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)의 총 출력핀(N1, N2, N3)수 (30개)보다 4개 적은 26개라고 가정하자. 그러면, 상기 타이밍 콘트롤러(141)는 상기 총 데이터 라인(DL)의 수(26개)에 상응하는 26개의 화상 데이터를 반으로 나누어, 13개의 제 1 화상 데이터(Data1)는 제 1 데이터 드라이브 IC 그룹(200a)에 공급하고, 나머지 13개의 제 2 화상 데이터(Data2)는 제 2 데이터 드라이브 IC 그룹(200b)에 공급한다.
여기서, 상기 타이밍 콘트롤러(141)로부터 출력되는 제 1 화상 데이터(Data1)는 제 1 방향으로 상기 제 1 내지 제 3 데이터 드라이브 IC들(DD1, DD2, DD3)에 순차적으로 채워지고, 상기 제 2 화상 데이터(Data2)는 제 2 방향으로 상기 제 4 내지 제 6 데이터 드라이브 IC들(DD4, DD5, DD6)에 순차적으로 채워지므로, 상기 제 1 및 제 2 데이터 드라이브 IC들(DD1, DD2)과, 그리고 제 4 및 제 5 데이터 드라이브 IC들(DD4, DD5)에는 자신의 출력핀(N1, N2, N3, N4, N5) 수(5개)에 해당하는 수의 제 1 화상 데이터(Data1) 및 제 2 화상 데이터(Data2)가 모두 채워지지만, 상기 제 1 데이터 드라이브 IC 그룹(200a)내에서 가장 마지막으로 상기 제 1 화상 데이터(Data1)가 채워지는 제 3 데이터 드라이브 IC(DD3)와, 상기 제 2 데이터 드라이브 IC 그룹(200b)내에서 가장 마지막으로 제 2 화상 데이터(Data2)가 채워지는 제 6 데이터 드라이브 IC(DD6)에는 3개의 출력핀(N1, N2, N3)에 해당하는 수의 제 1 화상 데이터(Data1) 및 제 2 화상 데이터(Data2)가 채워진다. 따라서, 상기 제 3 데이터 드라이브 IC(DD3)와 상기 제 4 데이터 드라이브 IC(DD4)는 각각 5개의 출력핀(N1, N2, N3, N4, N5) 중 4번 및 5번 출력핀(N4, N5)을 더미 출력핀으로 갖게 된다.
여기서, 상기 4번 및 5번 출력핀(N4, N5)에는 데이터 라인(DL)이 연결되지 않는다. 따라서, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 출력핀(N3)에 연결된 데이터 라인(DL)과, 제 4 데이터 드라이브 IC(DD4)의 1번 출력핀(N1)에 연결된 데이터 라인(DL)은 서로 인접하게 된다. 한편, 각 데이터 드라이브 IC(DD1, DD2, DD3, DD4, DD5, DD6)에 구비된 출력핀들(N1, N2, N3, N4, N5)간의 간격과, 상기 데이터 라인들(DL)간의 간격이 서로 다르기 때문에, 상기 각 데이터 드라이브 IC(DD1, DD2, DD3, DD4, DD5, DD6)의 출력핀들(N1, N2, N3, N3, N5)과 상기 데이터 라인들(DL)간을 연결하는 링크라인들(L1, L2, L3, L4, L5)은 부채꼴로 퍼진 형태를 갖는다. 따라서, 중앙에 위치한 3번 링크라인(L3)과, 상기 3번 링크라인(L3)의 주위에 위치한 1번, 2번, 4번 및 5번 링크라인들(L1 L2, L4, L5)간의 길이가 서로 달라질 수밖에 없다. 즉, 중앙에 위치한 3번 링크라인(L3)이 가장 짧은 길이를 가지며, 상기 3번 링크라인(L3)으로부터 멀리 위치하는 링크라인일수록 더 긴 길이를 갖게된다. 다시말하면, 중앙에 위치한 3번 링크라인(L3)은 가장 짧은 길이를 갖게 되고, 상기 3번 링크라인(L3)에 좌우에 인접한 2번 및 4번 링크라인(L2, L4)은 상기 3번 링크라인(L3)보다 긴 길이를 갖게 되고, 가장 외곽에 위치한 1번 및 5번 링크라인(L1, L5)은 상기 2번 및 4번 링크라인(L2, L4)보다 더 긴 길이를 갖게된다.
여기서, 상기 중앙에 위치한 3번 링크라인(L3)을 기준으로 하여 대칭관계에 있는 링크라인은 서로 동일한 길이를 갖는다. 즉, 2번 링크라인(L2)과 4번 링크라인(L4)은 서로 동일한 길이를 가지며, 1번 링크라인(L1)과 5번 링크라인(L5)은 서로 동일한 길이를 갖는다.
이와 같이 각 링크라인들(L1, L2, L3, L4, L5)간의 길이가 다를 경우 각 링크라인들(L1, L2, L3, L4, L5)간의 저항 차이가 발생할 수 있기 때문에, 이를 방지하기 위해, 중앙에 위치한 3번 링크라인(L3)은 일직선으로 형성되지 않고, 다수개의 만곡부를 갖는 지그재그 형태로 형성된다. 이러한 만곡부는 중앙에 위치한 3번 링크라인(L3)에 가장 많이 형성되어 있으며, 상기 3번 링크라인(L3)으로부터 멀리 위치한 링크라인일수록 더 적은 수의 만곡부를 갖게된다. 따라서, 모든 링크라인들(L1, L2, L3, L4, L5)간의 길이가 거의 동일해지고, 이로 인해 각 링크라인들(L1, L2, L3, L4, L5)간의 저항차를 최소화 할 수 있다.
그러나, 실제적으로, 상기 각 링크라인들(L1, L2, L3, L4, L5)이 완전히 동일한 길이를 가질수는 없으며, 이로 인해 각 링크라인들(L1, L2, L3, L4, L5)간에는 약간의 저항차가 발생한다. 이때, 상기 제 3 데이터 드라이브 IC(DD3)에 더미 출력핀이 형성되기 때문에, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 출력핀(N3)에 연결된 3번 링크라인(L3)과 제 4 데이터 드라이브 IC(DD4)의 1번 출력핀(N1)에 연결된 1번 링크라인(L1)간에는 많은 저항차이가 발생한다. 이를 좀더 구체적인 예를 들어 설명하면 다음과 같다.
즉, 상기 제 3 및 제 4 데이터 드라이브 IC(DD3, DD4)의 각 출력핀(N1, N2, N3, N4, N5)에 연결된 각 링크라인들(L1, L2, L3, L4, L5)간에 저항차이가 발생하였다고 가정하자. 구체적으로, 3번 링크라인(L3)이 100의 저항값을 갖고, 2번 및 4번 링크라인(L2, L4)이 동일한 101의 저항값을 가지며, 1번 및 5번 링크라인(L1, L5)이 동일한 102의 저항값을 갖는다고 가정하자. 여기서, 상기 1번 링크라인(L1) 과 5번 링크라인(L5)이 서로 동일한 저항값을 갖는 이유는 상기 1번 링크라인(L1)과 5번 링크라인(L5)이 서로 대칭적으로 위치하고 있기 때문이다. 물론, 상기와 같은 이유로, 상기 2번 링크라인(L2)과 4번 링크라인(L4)도 동일한 저항값을 갖는다.
여기서, 상기 제 3 데이터 드라이브 IC(DD3)의 4번 및 5번 출력핀(N4, N5)은 더미 출력핀이므로, 상기 4번 및 5번 링크라인(L4, L5)은 존재하지 않는다.
이때, 서로 인접한 링크라인간에는 1의 저항차이가 발생하지만, 상기 제 3 데이터 드라이브 IC(DD3)의 4번 및 5번 링크라인(L4, L5)은 존재하지 않기 때문에, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 링크라인(L3)과 상기 제 4 데이터 드라이브 IC(DD4)의 1번 링크라인(L1)이 서로 인접하게 된다. 결국, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 링크라인(L3)에 연결된 데이터 라인(DL)과, 상기 제 4 데이터 드라이브 IC(DD4)의 1번 링크라인(L1)에 연결된 데이터 라인(DL)이 서로 인접하게 위치한다. 여기서, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 링크라인(L3)의 저항값은 100이고, 상기 제 4 데이터 드라이브 IC(DD4)의 1번 링크라인(L1)의 저항값은 102 이므로, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 링크라인(L3)과 상기 제 4 데이터 드라이브 IC(DD4)의 1번 링크라인(L1)간에 발생한 저항차이는, 서로 인접한 다른 링크라인들간의 저항차이보다 더 커지게 된다. 따라서, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 링크라인(L3)에 연결된 데이터 라인(DL)에 인가되는 제 1 화상 데이터(Data1)와, 상기 제 4 데이터 드라이브 IC(DD4)의 1번 링크라인(L1)에 연결된 데이터 라인(DL)에 인가되는 제 2 화상 데이터(Data2)간의 전압차이가 커지게 된다.
따라서, 도 4에 도시된 바와 같이, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 링크라인(N2)에 연결된 데이터 라인(DL)을 따라 늘어선 화소영역들(A)과, 상기 제 4 데이터 드라이브 IC(DD4)의 1번 링크라인에 연결된 데이터 라인(DL)을 따라 늘어선 화소영역들(B)간에 휘도 차이가 증가하여 화상의 품질이 저하된다. 이때, 상기 화소영역들(A, B)은 액정패널(120)의 표시부(100)의 중심부에 위치함으로 인해, 상기 휘도 차이는 더욱 크게 시감된다.
한편, 상기 제 1 화상 데이터(Data1) 및 제 2 화상 데이터(Data2)를, 도 2에 도시된 바와 같이, 제 3 방향 및 제 4 방향으로 각 데이터 드라이브 IC(DD1, DD2, DD3, DD4, DD5, DD6)에 인가하게 되면, 상기 제 1 데이터 드라이브 IC 그룹(200a)내에서 가장 마지막으로 제 1 화상 데이터(Data1)가 채워지는 제 1 데이터 드라이브 IC(DD1), 및 상기 제 2 데이터 드라이브 IC 그룹(200b)내에서 가장 마지막으로 제 2 화상 데이터(Data2)가 채워지는 제 4 데이터 드라이브 IC(DD4)가 각각 더미 출력핀을 갖게되며, 이때는 상기 제 4 데이터 드라이브 IC(DD4)의 3번 링크라인(L3)에 연결된 데이터 라인(DL)과, 제 3 데이터 드라이브 IC(DD3)의 5번 링크라인(L5)에 연결된 데이터 라인(DL)이 서로 인접하게 된다. 따라서, 상기 제 1 방향 및 제 2 방향으로 화상 데이터를 전송하였을 때와 마찬가지로, 상기 액정패널(120)의 표시부(100)의 중심부에 표현되는 화상의 품질이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 제 1 및 제 2 화상 데이터를 액정패널의 표시부의 중심에 위치한 데이터 드라이브 IC부터 표시부의 양측 에지에 위치한 데이터 드라이브 IC순으로 채우도록 하여, 액정패널의 중심부에서의 화질의 저하를 방지할 수 있는 액정표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 서로 수직교차하는 다수개의 게이트 라인들 및 다수개의 데이터 라인들을 구비하며, 임의의 데이터 라인에 의해 제 1 표시부 및 제 2 표시부로 구분된 액정패널; 상기 제 1 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 1 데이터 드라이브 IC들; 상기 제 2 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 2 데이터 드라이브 IC들; 및 시스템으로부터 입력된 화상 데이터를 상기 제 1 표시부에 해당하는 제 1 화상 데이터와, 상기 제 2 표시부에 해당하는 제 2 화상 데이터로 재정렬하고, 상기 제 1 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 먼 제 1 데이터 드라이브 IC까지 순차적으로 공급함과 아울러, 상기 제 2 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC까지 순차적으로 공급하는 타이밍 콘트롤러를 포함하는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 또 다른 액정표시장치는, 서로 수직교차하는 다수개의 게이트 라인들 및 다수개의 데이터 라인들을 구비하며, 임의의 데이터 라인에 의해 제 1 표시부 및 제 2 표시부로 구분된 액정 패널; 상기 제 1 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 1 데이터 드라이브 IC들; 상기 제 2 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 2 데이터 드라이브 IC들; 및 시스템으로부터 입력된 화상 데이터를 상기 제 1 표시부에 해당하는 제 1 화상 데이터와, 상기 제 2 표시부에 해당하는 제 2 화상 데이터로 재정렬하고, 상기 제 1 화상 데이터를 상기 임의의 데이터 라인에서 가장 먼 제 1 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC까지 순차적으로 공급함과 아울러, 상기 제 2 화상 데이터를 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC까지 순차적으로 공급하는 타이밍 콘트롤러를 포함하는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은, 임의의 데이터 라인에 의해 제 1 표시부 및 제 2 표시부로 구분된 액정패널과, 상기 제 1 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 1 데이터 드라이브 IC들과, 상기 제 2 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 2 데이터 드라이브 IC들을 포함하는 액정표시장치의 구동방법에 있어서, 시스템으로부터 입력된 화상 데이터를 상기 제 1 표시부에 해당하는 제 1 화상 데이터와, 상기 제 2 표시부에 해당하는 제 2 화상 데이터로 구분하는 단계; 상기 제 1 화상 데이터를 가장 마지막에 입력된 것부터 차례로 출력하고, 상기 제 2 화상 데이터를 가장 처음에 입력된 것부터 차례로 출력하는 단계; 상기 제 1 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC부터 상기 임의의 데 이터 라인에서 가장 먼 제 1 데이터 드라이브 IC까지 순차적으로 입력하는 단계; 및 상기 제 2 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC까지 순차적으로 입력하는 단계를 포함하는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은, 임의의 데이터 라인에 의해 제 1 표시부 및 제 2 표시부로 구분된 액정패널과, 상기 제 1 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 1 데이터 드라이브 IC들과, 상기 제 2 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 2 데이터 드라이브 IC들을 포함하는 액정표시장치의 구동방법에 있어서, 시스템으로부터 입력된 화상 데이터를 상기 제 1 표시부에 해당하는 제 1 화상 데이터와, 상기 제 2 표시부에 해당하는 제 2 화상 데이터로 구분하는 단계; 상기 제 1 화상 데이터를 가장 처음에 입력된 것부터 차례로 출력하고, 상기 제 2 화상 데이터를 가장 마지막에 입력된 것부터 차례로 출력하는 단계; 상기 제 1 화상 데이터를 상기 임의의 데이터 라인에서 가장 먼 제 1 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC까지 순차적으로 입력하는 단계; 및 상기 제 2 화상 데이터를 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC까지 순차적으로 입력하는 단계를 포함하는 것을 그 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 5는 본 발명의 실시예에 따른 액정표시장치의 구성도이다.
본 발명의 실시예에 따른 액정표시장치는, 도 5에 도시된 바와 같이, 일방향으로 배열되는 다수개의 게이트 라인(GL)들, 및 상기 게이트 라인(GL)들에 수직교차하도록 일방향으로 배열되는 다수개의 데이터 라인(DL)들을 구비하는 액정패널(620)을 포함하여 구성된다. 여기서, 상기 액정패널(620)은 실제 화상을 표시하기 위한 표시부(600)와, 구동회로부가 접속되는 비표시부(610)로 구분된다. 여기서, 상기 표시부(600)는 상기 데이터 라인들(DL) 중 임의의 데이터 라인(660)(이하, '기준 데이터 라인(660)'으로 표시)에 의해 제 1 표시부(600a)와 제 2 표시부(600b)로 구분된다.
또한, 본 발명의 실시예에 따른 액정표시장치는, 상기 기준 데이터 라인(660)을 중심으로 좌측에 배열되어, 상기 제 1 표시부(600a)의 데이터 라인들(DL)을 구동하기 위한 다수개의 제 1 내지 제 3 데이터 드라이브 IC들(DD1, DD2, DD3)과, 상기 기준 데이터 라인(160)을 중심으로 우측에 배열되어, 상기 제 2 표시부(600b)의 데이터 라인들(DL)을 구동하기 위한 다수개의 제 4 내지 제 6 데이터 드라이브 IC들(DD4, DD5, DD6)과, 시스템(도시되지 않음)으로부터 순차적으로 출력되는 다수개의 화상 데이터를 입력받아, 이들을 다수개의 제 1 화상 데이터(Data1) 및 다수개의 제 2 화상 데이터(Data2)로 재정렬하는 타이밍 콘트롤러(641)를 포함한다. 이때, 상기 타이밍 콘트롤러(641)는 상기 다수개의 제 1 화상 데이터(Data1)를 상기 제 1 표시부(100a)의 데이터 드라이브 IC들(DD1, DD2, DD3)에 순차적으로 입력하되, 상기 제 1 화상 데이터(Data1)를 상기 기준 데이터 라인(660)에서 가장 가까운 제 3 데이터 드라이브 IC(DD3)부터 상기 기준 데이터 라인(660)에서 가장 먼 제 1 데이터 드라이브 IC(DD1)까지 순차적으로 입력한다. 또한, 상기 타이밍 콘트롤러(641)는 상기 다수개의 제 2 화상 데이터(Data2)를 상기 제 2 표시부(100b)의 데이터 드라이브 IC들(DD4, DD5, DD6)에 순차적으로 입력하되, 상기 제 2 화상 데이터(Data2)를 상기 기준 데이터 라인(660)에서 가장 가까운 제 4 데이터 드라이브 IC(DD4)부터 상기 기준 데이터 라인(660)에서 가장 먼 제 6 데이터 드라이브 IC(DD6)까지 순차적으로 입력한다. 또한, 상기 타이밍 콘트롤러(641)는 상기 FPC(680)를 통해 상기 각 게이트 드라이브 IC(GD)에 필요한 각종 제어신호를 공급한다. 한편, 도면에 도시하지 않았지만, 상기 타이밍 콘트롤러(641)는 상기 화상 데이터를 재정렬하여 저장하기 위한 메모리를 더 구비한다.
여기서, 상기 각 게이트 드라이브 IC들(GD)은 각각 게이트 TCP(Tape Carrier Package)(633)에 실장되고, 상기 게이트 TCP(633)는 상기 액정패널(620)과 게이트 인쇄회로기판(630)간을 연결한다. 그리고, 상기 각 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)은 각각 데이터 TCP(643)에 실장되고, 상기 데이터 TCP(643)는 상기 액정패널(620)과 데이터 인쇄회로기판(640)간을 연결한다. 그리고, 상기 게이트 인쇄회로기판(630)과 상기 데이터 인쇄회로기판(640)은 FPC(Flexible Printed Circuit)(680)를 통해 서로 연결된다. 여기서, 상기 데이터 인쇄회로기판(640)에는 상기 타이밍 콘트롤러(641)가 실장된다.
그리고, 상기 타이밍 콘트롤러(641)와 상기 제 1 내지 제 3 데이터 드라이브 IC들(DD1, DD2, DD3)간에는 제 1 데이터 전송라인(642a)이 형성되어 있으며, 상기 타이밍 콘트롤러(641)와 상기 제 4 내지 제 6 데이터 드라이브 IC들(DD4, DD5, DD6)간에는 제 2 데이터 전송라인(642b)이 형성되어 있다. 여기서, 상기 제 1 데이터 전송라인(642a)은 상기 타이밍 콘트롤러(641)로부터의 제 1 화상 데이터(Data1)를 상기 제 1 내지 제 3 데이터 드라이브 IC들(DD1, DD2, DD3)에 전송하는 역할을 하며, 상기 제 2 데이터 전송라인(642b)은 상기 제 2 화상 데이터(Data2)를 상기 제 4 내지 제 6 데이터 드라이브 IC들(DD4, DD5, DD6)에 전송하는 역할을 한다.
한편, 상기 기준 데이터 라인(660)은 상기 다수개의 데이터 라인들(DL) 중 상기 액정패널(620)의 표시부(600)의 중심부를 가로지르는 데이터 라인(DL)으로서, 상기 기준 데이터 라인(660)은 상기 기준 데이터 라인(660)에 인접한 제 3 데이터 드라이브 IC(DD3)에 의해 구동되거나, 또는 상기 기준 데이터 라인(660)에 인접한 제 4 데이터 드라이브 IC(DD4)에 의해 구동될 수 있다. 그리고, 상기 제 1 내지 제 3 데이터 드라이브 IC(DD1, DD2, DD3)들과 상기 제 4 내지 제 6 데이터 드라이브 IC(DD4, DD5, DD6)들은 상기 기준 데이터 라인(660)을 중심으로 하여 서로 대칭되도록 배열되어 있다.
그리고, 도면에 도시하지 않았지만, 상기 제 1 내지 제 6 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6) 각각은 상기 타이밍 콘트롤러(641)로부터의 소스 스타트 펄스(Source Start Pulse;SSP)를 입력받아, 이를 소스 샘플링 클럭신호(Source Sampling Clock;SSC)에 따라 쉬프트 시켜 샘플링 신호를 출력하는 쉬프트 레지스터, 상기 타이밍 콘트롤러(641)로부터의 제 1 화상 데이터(Data1)(또는 제 2 화상 데이터(Data2))를 저장하는 데이터 레지스터, 상기 데이터 레지스터에 저장된 제 1 화상 데이터(Data1)(또는 제 2 화상 데이터(Data2))를 샘플링하고 래치하는 샘플링 래치, 상기 샘플링 래치로부터의 샘플링된 제 1 화상 데이터(Data1)(또는 제 2 화상 데이터(Data2))를 시스템 전압으로 레벨 쉬프트 시켜 출력하는 레벨 쉬프터, 및 상기 레벨 쉬프터로부터의 상기 제 1 화상 데이터(Data1)(또는 제 2 화상 데이터(Data2))를 감마전압으로 변환하여 상기 액정패널(620)의 제 1 표시부(600a)(또는 제 2 표시부(600b))의 데이터 라인들(DL)에 출력하는 디지털-아날로그 변환부를 포함한다.
이와 같이 구성된 본 발명의 실시예에 따른 액정표시장치의 동작을 설명하면 다음과 같다.
도 6은 도 5의 타이밍 콘트롤러가 제 1 화상 데이터 및 제 2 화상 데이터를 제 1 방향 및 제 2 방향으로 각 데이터 드라이브 IC에 입력하는 순서를 설명하기 위한 도면이다.
여기서, 상기 각 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)이 각각 5개씩의 출력핀(N1, N2, N3, N4, N5)을 가지고 있다고 가정하여 설명하기로 하고, 상기 데이터 라인(DL)의 총수가 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)의 총 출력핀(N1, N2, N3, N4, N5)수(30개)보다 4개 적은 26개라고 가정하자.
먼저, 타이밍 콘트롤러(641)는 시스템으로부터 순차적으로 출력되는 다수개의 R, G, B 화상 데이터를 입력받아, 이들을 다수개의 제 1 화상 데이터(Data1) 및 다수개의 제 2 화상 데이터(Data2)로 재정렬한다. 여기서, 상기 타이밍 콘트롤러 (641)는 상기 다수개의 제 1 화상 데이터(Data1)를 출력할 때, 가장 마지막에 입력된 제 1 화상 데이터(Data1)부터 차례로 출력한다. 반면, 상기 타이밍 콘트롤러(641)는 상기 다수개의 제 2 화상 데이터(Data2)를 출력할 때, 가장 처음 입력된 제 2 화상 데이터(Data2)부터 차례로 출력한다.
즉, 예를 들어, 시스템으로부터 액정패널(620)의 한 수평라인(HL)분에 해당하는, 1번부터 26번까지의 화상 데이터가 순차적으로 출력된다고 하면, 상기 타이밍 콘트롤러(641)는 상기 화상 데이터를 1번부터 26번까지 순차적으로 입력받는다. 다시말하면, 상기 타이밍 콘트롤러(641)는 상기 1번 화상 데이터를 가장 먼저 입력받고, 상기 26번 화상 데이터를 가장 마지막으로 입력받는다. 상기 1번 화상 데이터는 상기 액정패널(620)의 가장 좌측에 위치한 화소영역에 해당하는 데이터이고, 26번 화상 데이터는 상기 액정패널(620)의 가장 우측에 위치한 화소영역에 해당하는 데이터이다.
이후, 상기 타이밍 콘트롤러(641)는 상기 1번부터 26번까지의 화상 데이터를 반으로 나누어, 제 1 화상 데이터(Data1)와 제 2 화상 데이터(Data2)로 재정렬한다. 여기서, 상기 제 1 화상 데이터(Data1)는 제 1 표시부(600a)에 해당하는 1번부터 13번까지의 화상 데이터를 의미하며, 제 2 화상 데이터(Data2)는 제 2 표시부에 해당하는 14번부터 26번까지의 화상 데이터를 의미한다.
다시말하면, 상기 타이밍 콘트롤러(641)는 상기 제 1 화상 데이터(Data1) 중 가장 마지막에 입력된 13번 화상 데이터가 가장 먼저 출력되도록, 그리고 상기 제 1 화상 데이터(Data1) 중 가장 처음에 입력된 1번 화상 데이터가 가장 늦게 출력되 도록, 상기 제 1 화상 데이터(Data1)를 재정렬하여 메모리에 저장한다. 한편, 상기 타이밍 콘트롤러(641)는 상기 제 2 화상 데이터(Data2) 중 가장 처음에 입력된 14번 화상 데이터가 가장 먼저 출력되도록, 그리고 상기 제 2 화상 데이터(Data2) 중 가장 마지막에 입력된 26번 화상 데이터가 가장 마지막에 출력되도록, 상기 제 2 화상 데이터(Data2)를 재정렬하여 상기 메모리에 저장한다.
따라서, 상기 메모리부터는 13번 화상 데이터가 가장 먼저 출력되고, 이어서 12번, 11번, 10번, 9번, 8번, 7번, 6번, 5번, 4번, 3번, 2번 화상 데이터가 순차적으로 출력되고, 마지막으로 1번 화상 데이터가 출력된다. 한편, 상기 14번부터 26번까지의 화상 데이터는 입력된 순서 그대로 출력된다.
따라서, 상기 타이밍 콘트롤러(641)는, 13번 화상 데이터와 14번 화상 데이터를 동시에 출력하여, 상기 13번 화상 데이터를 제 3 데이터 드라이브 IC(DD3)에 입력함과 동시에 상기 14번 화상 데이터를 제 4 데이터 드라이브 IC(DD4)에 입력하고, 이어서 12번 화상 데이터와 15번 화상 데이터를 동시에 출력하여, 상기 12번 화상 데이터를 상기 제 3 데이터 드라이브 IC(DD3)에 입력함과 동시에 상기 제 15번 화상 데이터를 상기 제 4 데이터 드라이브 IC(DD4)에 입력하고, 이어서 11번 화상 데이터와 16번 화상 데이터를 동시에 출력하여, 상기 11번 화상 데이터를 상기 제 3 데이터 드라이브 IC(DD3)에 입력함과 동시에 상기 16번 화상 데이터를 제 4 데이터 드라이브 IC(DD4)에 입력하고, ..., 마지막으로 1번 화상 데이터와 26번 화상 데이터를 동시에 출력하여, 상기 1번 화상 데이터를 제 1 데이터 드라이브 IC(DD1)에 입력함과 동시에 상기 26번 화상 데이터를 제 6 데이터 드라이브 IC(DD6)에 입력한다.
다시말하면, 상기 1번 내지 3번 화상 데이터는 상기 제 1 데이터 드라이브 IC(DD1)의 3번 내지 5번 출력핀(N3, N4, N5)에 각각 대응되어 상기 제 1 데이터 드라이브 IC(DD1)에 입력되며, 상기 4번 내지 8번 화상 데이터는 상기 제 2 데이터 드라이브 IC(DD2)의 1번 내지 5번 출력핀(N1, N2, N3, N4, N5)에 각각 대응되어 상기 제 2 데이터 드라이브 IC(DD2)에 입력되며, 9번 내지 13번 화상 데이터는 상기 제 3 데이터 드라이브 IC(DD3)의 1번 내지 5번 출력핀(N1, N2, N3, N4, N5)에 각각 대응되어 상기 제 3 데이터 드라이브 IC(DD3)에 입력되며, 14번 내지 18번 화상 데이터는 상기 제 4 데이터 드라이브 IC(DD4)의 1번 내지 5번 출력핀(N1, N2, N3, N4, N5)에 각각 대응되어 상기 제 4 데이터 드라이브 IC(DD4)에 입력되며, 19번 내지 23번 화상 데이터는 상기 제 5 데이터 드라이브 IC(DD5)의 1번 내지 5번 출력핀(N1, N2, N3, N4, N5)에 각각 대응되어 상기 제 5 데이터 드라이브 IC(DD5)에 입력되며, 24번 내지 26번 화상 데이터는 제 6 데이터 드라이브 IC(DD6)의 1번 내지 3번 출력핀(N1, N2, N3)에 각각 대응되어 상기 제 6 데이터 드라이브 IC(DD6)에 입력된다.
한편, 이와 같은 상기 화상 데이터가 제 1 방향 및 제 2 방향으로 전송됨에 따라, 상기 제 1 데이터 드라이브 IC(DD1) 및 제 6 데이터 드라이브 IC(DD6)에 가장 마지막으로 화상 데이터가 채워지며, 이에 따라 상기 제 1 및 제 6 데이터 드라이브 IC(DD1, DD6)가 더미 출력핀을 갖게 된다. 구체적으로, 상기 제 1 데이터 드라이브 IC(DD1)는 1번 및 2번 출력핀(N1, N2)을 더미 출력핀으로 가지며, 상기 제 6 데이터 드라이브 IC(DD6)는 4번 및 5번 출력핀(N4, N5)을 더미 출력핀으로 갖는다.
따라서, 상기 제 3 데이터 드라이브 IC(DD3)의 5번 출력핀(N5)과, 상기 제 4 데이터 드라이브 IC(DD4)의 1번 출력핀(N1)이 서로 인접하게 되므로, 상기 제 3 데이터 드라이브 IC(DD)의 5번 출력핀(N5)에 연결된 5번 링크라인(L5)과, 상기 제 4 데이터 드라이브 IC(DD4)의 1번 출력핀(N1)에 연결된 1번 링크라인(L1)이 서로 근접하게 위치한다. 결국, 상기 제 3 데이터 드라이브 IC(DD3)의 5번 링크라인(L5)에 연결된 데이터 라인(DL)과, 상기 제 4 데이터 드라이브 IC(DD4)의 1번 링크라인(L1)에 연결된 데이터 라인(DL)은 서로 인접하게 위치한다.
한편, 상기 각 데이터 드라이브 IC(DD1, DD2, DD3, DD4, DD6)의 각 출력핀(N1, N2, N3, N4, N5)에 연결된 각 링크라인들(L1, L2, L3, L4, L5)간에 저항차이가 발생하였다고 가정하자. 즉, 각 데이터 드라이브 IC(DD1, DD2, DD3, DD4, DD5, DD6)의 각 3번 링크라인(L3)이 100의 저항값을 갖고, 2번 및 4번 링크라인(L2, L4)이 각각 동일한 101의 저항값을 가지며, 1번 및 5번 링크라인(L1, L5)이 각각 동일한 102의 저항값을 갖는다고 가정하자. 여기서, 상기 1번 링크라인(L1)과 5번 링크라인(L5)이 서로 동일한 저항값을 갖는 이유는 상기 1번 링크라인(L1)과 5번 링크라인(L5)이 서로 대칭적으로 위치하고 있기 때문이다. 물론, 상기와 같은 이유로, 상기 2번 링크라인(L2)과 4번 링크라인(L4)도 동일한 저항값을 갖는다.
이때, 서로 인접한 제 3 데이터 드라이브 IC(DD3)의 5번 링크라인(L5)과, 상기 제 4 데이터 드라이브 IC(DD4)의 1번 링크라인(L1)은 서로 동일한 저항값을 가 지므로, 상기 제 3 데이터 드라이브 IC(DD3)의 5번 링크라인(L5)에 연결된 데이터 라인(DL)에 공급되는 제 1 화상 데이터(Data1)와, 상기 제 4 데이터 드라이브 IC(DD4)의 1번 링크라인(L1)에 연결된 데이터 라인(DL)에 공급되는 제 2 화상 데이터(Data2)간의 전압차이는 거의 동일하다. 따라서, 상기 액정패널(620)의 표시부(600)의 중심부에서의 화상의 품질이 저하되는 것을 방지할 수 있다.
한편, 상기 타이밍 콘트롤러(641)는 상기 제 1 화상 데이터(Data1)를 상기 기준 데이터 라인(660)에서 가장 먼 제 1 데이터 드라이브 IC(DD1)부터 상기 기준 데이터 라인(660)에서 가장 가까운 제 3 데이터 드라이브 IC(DD3)까지 순차적으로 입력함과 아울러, 상기 제 2 화상 데이터(Data2)를 상기 기준 데이터 라인(660)에서 가장 먼 제 6 데이터 드라이브 IC(DD6)부터 상기 기준 데이터 라인(660)에서 가장 가까운 제 4 데이터 드라이브 IC(DD4)까지 순차적으로 입력할 수도 있다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
도 7은 도 5의 타이밍 콘트롤러가 제 1 화상 데이터 및 제 2 화상 데이터를 제 3 방향 및 제 4 방향으로 각 데이터 드라이브 IC에 입력하는 순서를 설명하기 위한 도면이다.
여기서, 상술한 바와 같이, 상기 각 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)이 각각 5개씩의 출력핀(N1, N2, N3, N4, N5)을 가지고 있다고 가정하여 설명하기로 하고, 상기 데이터 라인(DL)의 총수가 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)의 총 출력핀(N1, N2, N3, N4, N5)수(30개)보다 4개 적은 26개라고 가정하자.
먼저, 타이밍 콘트롤러(641)는 시스템으로부터 순차적으로 출력되는 다수개의 R, G, B 화상 데이터를 입력받아, 이들을 제 1 화상 데이터(Data1) 및 제 2 화상 데이터(Data2)로 재정렬한다. 여기서, 상기 타이밍 콘트롤러(641)는 상기 다수개의 제 1 화상 데이터(Data1)를 출력할 때, 가장 처음에 입력된 제 1 화상 데이터(Data1)부터 차례로 출력한다. 반면, 상기 타이밍 콘트롤러(641)는 상기 다수개의 제 2 화상 데이터(Data2)를 출력할 때, 가장 처음 마지막에 입력된 제 2 화상 데이터(Data2)부터 차례로 출력한다.
즉, 예를 들어, 시스템으로부터 액정패널(620)의 한 수평라인(HL)분에 해당하는, 1번부터 26번까지의 화상 데이터가 순차적으로 출력된다고 하면, 상기 타이밍 콘트롤러(641)는 상기 화상 데이터를 1번부터 26번까지 순차적으로 입력받는다. 즉, 상기 타이밍 콘트롤러(641)는 상기 1번 화상 데이터를 가장 먼저 입력받고, 상기 26번 화상 데이터를 가장 마지막으로 입력받는다. 상기 1번 화상 데이터는 상기 액정패널(620)의 가장 좌측에 위치한 화소영역에 해당하는 데이터이고, 26번 화상 데이터는 상기 액정패널(620)의 가장 우측에 위치한 화소영역에 해당하는 데이터이다.
이후, 상기 타이밍 콘트롤러(641)는 상기 1번부터 26번까지의 화상 데이터를 반으로 나누어, 제 1 화상 데이터(Data1)와 제 2 화상 데이터(Data2)로 재정렬한다. 여기서, 상기 제 1 화상 데이터(Data1)는 제 1 표시부(600a)에 해당하는 1번부터 13번까지의 화상 데이터를 의미하며, 제 2 화상 데이터(Data2)는 제 2 표시부(600b)에 해당하는 14번부터 26번까지의 화상 데이터를 의미한다.
상기 타이밍 콘트롤러(641)는 제 1 화상 데이터(Data1) 중 가장 처음에 입력된 1번 화상 데이터가 가장 먼저 출력되도록, 그리고 상기 제 1 화상 데이터(Data1) 중 가장 마지막에 입력된 13번 화상 데이터가 가장 늦게 출력되도록, 상기 제 1 화상 데이터(Data1)를 재정렬하여 메모리에 저장한다. 한편, 상기 타이밍 콘트롤러는 상기 제 2 화상 데이터(Data2) 중 가장 마지막에 입력된 26번 화상 데이터가 가장 먼저 출력되도록, 그리고 상기 제 2 화상 데이터(Data2) 중 가장 처음에 입력된 14번 화상 데이터가 가장 늦게 출력되도록, 상기 제 2 화상 데이터(Data2)를 재정렬하여 상기 메모리에 저장한다. 따라서, 상기 메모리부터는 26번 화상 데이터가 가장 먼저 출력되고, 이어서 25번, 24번, 23번, 22번, 21번, 20번, 19번, 18번, 17번, 16번, 15번 화상 데이터가 순차적으로 출력되고, 마지막으로 14번 화상 데이터가 출력된다. 한편, 상기 1번부터 13번까지의 화상 데이터는 입력된 순서 그대로 출력된다.
따라서, 상기 타이밍 콘트롤러(641)는 1번 화상 데이터와 26번 화상 데이터를 동시에 출력하여, 상기 1번 화상 데이터를 제 1 데이터 드라이브 IC(DD1)에 입력함과 동시에 상기 26번 화상 데이터를 제 6 데이터 드라이브 IC(DD6)에 입력하고, 이어서 2번 화상 데이터와 25번 화상 데이터를 동시에 출력하여, 상기 2번 화상 데이터를 상기 제 1 데이터 드라이브 IC(DD1)에 입력함과 동시에 상기 제 25번 화상 데이터를 상기 제 6 데이터 드라이브 IC(DD6)에 입력하고, 이어서 3번 화상 데이터와 24번 화상 데이터를 동시에 출력하여, 상기 3번 화상 데이터를 상기 제 1 데이터 드라이브 IC(DD1)에 입력함과 동시에 상기 24번 화상 데이터를 제 6 데이터 드라이브 IC(DD6)에 입력하고, ..., 마지막으로 13번 화상 데이터와 14번 화상 데이터를 동시에 출력하여, 상기 13번 화상 데이터를 제 3 데이터 드라이브 IC(DD3)에 입력함과 동시에 상기 14번 화상 데이터를 제 4 데이터 드라이브 IC(DD4)에 입력한다.
다시말하면, 상기 1번 내지 5번 화상 데이터는 상기 제 1 데이터 드라이브 IC(DD1)의 1번 내지 5번 출력핀(N1, N2, N3, N4, N5)에 각각 대응되어 상기 제 1 데이터 드라이브 IC(DD1)에 입력되며, 상기 6번 내지 10번 화상 데이터는 상기 제 2 데이터 드라이브 IC(DD2)의 1번 내지 5번 출력핀(N1, N2, N3, N4, N5)에 각각 대응되어 상기 제 2 데이터 드라이브 IC(DD2)에 입력되며, 11번 내지 13번 화상 데이터는 상기 제 3 데이터 드라이브 IC(DD3)의 1번 내지 3번 출력핀(N1, N2, N3)에 각각 대응되어 상기 제 3 데이터 드라이브 IC(DD3)에 입력되며, 14번 내지 16번 화상 데이터는 상기 제 4 데이터 드라이브 IC(DD4)의 3번 내지 5번 출력핀(N3, N4, N5)에 각각 대응되어 상기 제 4 데이터 드라이브 IC(DD4)에 입력되며, 17번 내지 21번 화상 데이터는 상기 제 5 데이터 드라이브 IC(DD5)의 1번 내지 5번 출력핀(N1, N2, N3, N4, N5)에 각각 대응되어 상기 제 5 데이터 드라이브 IC(DD5)에 입력되며, 22번 내지 26번 화상 데이터는 제 6 데이터 드라이브 IC(DD6)의 1번 내지 5번 출력핀에 각각 대응되어 상기 제 6 데이터 드라이브 IC(DD6)에 입력된다.
한편, 이와 같이 상기 화상 데이터가 제 3 방향 및 제 4 방향으로 전송됨에 따라, 상기 제 3 데이터 드라이브 IC(DD3) 및 제 4 데이터 드라이브 IC(DD4)에 가장 마지막으로 화상 데이터가 채워지며, 이에 따라 상기 제 3 및 제 4 데이터 드라 이브 IC(DD3, DD4)가 더미 출력핀을 갖게 된다. 구체적으로, 상기 제 3 데이터 드라이브 IC(DD3)는 4번 및 5번 출력핀(N4, N5)을 더미 출력핀으로 가지며, 상기 제 4 데이터 드라이브 IC(DD4)는 1번 및 2번 출력핀(N1, N2)을 더미 출력핀으로 갖는다.
따라서, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 출력핀(N3)에 연결된 3번 링크라인(L3)과, 상기 제 4 데이터 드라이브 IC(DD4)의 3번 출력핀(N3)에 연결된 3번 링크라인(L3)이 서로 인접하게 되므로, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 링크라인(L3)에 연결된 데이터 라인(DL)과, 상기 제 4 데이터 드라이브 IC(DD4)의 3번 링크라인(L3)에 연결된 데이터 라인(DL)은 서로 인접하게 위치한다.
한편, 상기 각 데이터 드라이브 IC(DD1, DD2, DD3, DD4, DD5, DD6)의 각 출력핀(N1, N2, N3, N4, N5)에 연결된 각 링크라인들(L1, L2, L3, L4, L5)간에 저항차이가 발생하였다고 가정하자. 즉, 각 각 데이터 드라이브 IC(DD1, DD2, DD3, DD4, DD5, DD6)의 3번 링크라인(L3)이 100의 저항값을 갖고, 2번 및 4번 링크라인(L2, L4)이 각각 동일한 101의 저항값을 가지며, 1번 및 5번 링크라인(L1, L5)이 각각 동일한 102의 저항값을 갖는다고 가정하자. 여기서, 상기 1번 링크라인(L1)과 5번 링크라인(L5)이 서로 동일한 저항값을 갖는 이유는 상기 1번 링크라인(L1)과 5번 링크라인(L5)이 서로 대칭적으로 위치하고 있기 때문이다. 물론, 상기와 같은 이유로, 상기 2번 링크라인(L2)과 4번 링크라인(L4)도 동일한 저항값을 갖는다. 이때, 서로 인접한 제 3 데이터 드라이브 IC(DD3)의 3번 링크라인(L3)과, 상기 제 4 데이터 드라이브 IC(DD4)의 3번 링크라인(L3)은 서로 동일한 저항값을 가지므로, 상기 제 3 데이터 드라이브 IC(DD3)의 3번 링크라인(L3)에 연결된 데이터 라인(DL)에 공급되는 제 1 화상 데이터(Data1)와, 상기 제 4 데이터 드라이브 IC(DD4)의 3번 링크라인(L3)에 연결된 데이터 라인에 공급되는 제 2 화상 데이터(Data2)간의 전압차이는 발생하지 않는다. 따라서, 상기 액정패널(620)의 표시부(600)의 중심부에서의 화상의 품질이 저하되는 것을 방지할 수 있다.
한편, 외부로부터 상기 타이밍 콘트롤러(641)에 제어신호를 인가하여, 상기 타이밍 콘트롤러(641)가 상기 제어신호에 따라 상기 제 1 및 제 2 화상 데이터(Data1, Data2)를 다수개의 방향으로 선택적으로 출력하도록 할 수도 있다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
도 8은 제어신호에 따라 서로 다른 방향의 데이터 출력순서를 나타내는 타이밍 콘트롤러를 나타낸 도면이다.
즉, 도 8에 도시된 바와 같이, 상기 타이밍 콘트롤러(641)는 외부로부터의 제 1 제어신호(S1)에 응답하여 상기 제 1 화상 데이터(Data1)를 제 1 방향으로 제 1 데이터 드라이브 IC 그룹(700a)에 입력함과 아울러, 상기 제 2 화상 데이터(Data2)를 제 2 방향으로 제 2 데이터 드라이브 IC 그룹(700b)에 입력한다. 단, 이때는 더미 출력핀이 상기 제 1 및 제 6 데이터 드라이브 IC(DD1, DD6)에 형성된다. 물론, 액정패널(620)에 구비된 데이터 라인(DL)의 총수와 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)의 총 출력핀수가 서로 일치하여 상기 더미 출력핀이 없을 경우에도, 상기와 같은 제 1 및 제 2 방향으로 제 1 및 제 2 화상 데이터(Data1, Data2)를 입력하여도 무방하다.
또한, 상기 타이밍 콘트롤러(641)는 외부로부터의 제 2 제어신호(S2)에 응답하여 상기 제 1 화상 데이터(Data1)를 제 3 방향으로 제 1 데이터 드라이브 IC 그룹(700a)에 입력함과 아울러, 상기 제 2 화상 데이터(Data2)를 제 4 방향으로 제 2 데이터 드라이브 IC 그룹(700b)에 입력한다. 단, 이때는 상기 더미 출력핀이 상기 제 3 및 제 4 데이터 드라이브 IC(DD3, DD4)에 형성된다. 물론, 액정패널(620)에 구비된 데이터 라인(DL)의 총수와 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)의 총 출력핀수가 서로 일치하여 상기 더미 출력핀이 없을 경우에도, 상기와 같은 제 3 및 제 4 방향으로 제 1 및 제 2 화상 데이터(Data1, Data2)를 입력하여도 무방하다.
그리고, 상기 타이밍 콘트롤러(641)는 외부로부터의 제 3 제어신호(S3)에 응답하여 상기 제 1 화상 데이터(Data1)를 제 3 방향으로 제 1 데이터 드라이브 IC 그룹(700a)에 입력함과 아울러, 상기 제 2 화상 데이터(Data2)를 제 2 방향으로 제 2 데이터 드라이브 IC 그룹(700b)에 입력한다. 단, 이때는 상기 액정패널(620)에 구비된 데이터 라인(DL)의 총수와 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)의 총 출력핀수가 서로 일치하여 상기 더미 출력핀이 없을 경우이다.
그리고, 상기 타이밍 콘트롤러(641)는 외부로부터의 제 4 제어신호(S4)에 응답하여 상기 제 1 화상 데이터(Data1)를 제 1 방향으로 제 1 데이터 드라이브 IC 그룹(700a)에 입력함과 아울러, 상기 제 2 화상 데이터(Data2)를 제 4 방향으로 상기 제 2 데이터 드라이브 IC 그룹(700b)에 입력한다. 단, 이때는 상기 액정패널(620)에 구비된 데이터 라인(DL)의 총수와 상기 데이터 드라이브 IC들(DD1, DD2, DD3, DD4, DD5, DD6)의 총 출력핀수가 서로 일치하여 상기 더미 출력핀이 없을 경우이다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 본 발명에 따른 액정표시장치 및 이의 구동방법에는 다음과 같은 효과가 있다.
본 발명에서의 타이밍 콘트롤러는 제 1 화상 데이터와 제 2 화상 데이터를 동시에 출력하고, 상기 제 1 및 제 2 화상 데이터를 액정패널의 표시부의 중심에 위치한 데이터 드라이브 IC부터 표시부의 양측 에지에 위치한 데이터 드라이브 IC순으로 채우게 되므로, 상기 표시부의 중앙에 위치한 화소영역들간의 휘도차이를 줄일 수 있다.
또한, 본 발명에서의 타이밍 콘트롤러는 제 1 화상 데이터와 제 2 화상 데이터를 동시에 출력하고, 상기 제 1 및 제 2 화상 데이터를 액정패널의 가장자리에 중심에 위치한 데이터 드라이브 IC부터 표시부의 중심에 위치한 데이터 드라이브 IC순으로 채우게 되므로, 상기 표시부의 중앙에 위치한 화소영역들간의 휘도차이를 줄일 수 있다.

Claims (8)

  1. 서로 수직교차하는 다수개의 게이트 라인들 및 다수개의 데이터 라인들을 구비하며, 임의의 데이터 라인에 의해 제 1 표시부 및 제 2 표시부로 구분된 액정패널;
    상기 제 1 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 1 데이터 드라이브 IC들;
    상기 제 2 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 2 데이터 드라이브 IC들; 및
    시스템으로부터 입력된 화상 데이터를 상기 제 1 표시부에 해당하는 제 1 화상 데이터와, 상기 제 2 표시부에 해당하는 제 2 화상 데이터로 재정렬하고, 상기 제 1 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 먼 제 1 데이터 드라이브 IC까지 순차적으로 공급함과 아울러, 상기 제 2 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC까지 순차적으로 공급하는 타이밍 콘트롤러를 포함하며;
    상기 임의의 데이터 라인에서 가장 먼 제 1 데이터 드라이브 IC 및, 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC는 상기 데이터 라인에 연결되지 않는 다수개의 더미 출력핀을 갖는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는 상기 제 1 화상 데이터를 정렬할 때, 자신에게 가장 마지막에 입력된 제 1 화상 데이터부터 차례로 출력되도록 정렬하고, 상기 제 2 화상 데이터를 정렬할 때, 자신에게 가장 처음에 입력된 제 2 화상 데이터부터 차례로 출력되도록 정렬하는 것을 특징으로 하는 액정표시장치.
  4. 서로 수직교차하는 다수개의 게이트 라인들 및 다수개의 데이터 라인들을 구비하며, 임의의 데이터 라인에 의해 제 1 표시부 및 제 2 표시부로 구분된 액정패널;
    상기 제 1 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 1 데이터 드라이브 IC들;
    상기 제 2 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 2 데이터 드라이브 IC들; 및
    시스템으로부터 입력된 화상 데이터를 상기 제 1 표시부에 해당하는 제 1 화상 데이터와, 상기 제 2 표시부에 해당하는 제 2 화상 데이터로 재정렬하고, 상기 제 1 화상 데이터를 상기 임의의 데이터 라인에서 가장 먼 제 1 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC까지 순차적으로 공급함과 아울러, 상기 제 2 화상 데이터를 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC까지 순차적으로 공급하는 타이밍 콘트롤러를 포함하며;
    상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC 및, 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC는 상기 데이터 라인에 연결되지 않는 다수개의 더미 출력핀을 갖는 것을 특징으로 하는 액정표시장치.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 타이밍 콘트롤러는 상기 제 1 화상 데이터를 정렬할 때, 자신에게 가장 처음에 입력된 제 1 화상 데이터부터 차례로 출력되도록 정렬하고, 상기 제 2 화상 데이터를 정렬할 때, 자신에게 가장 마지막에 입력된 제 2 화상 데이터부터 차례로 출력되도록 정렬하는 것을 특징으로 하는 액정표시장치.
  7. 임의의 데이터 라인에 의해 제 1 표시부 및 제 2 표시부로 구분된 액정패널과, 상기 제 1 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 1 데이터 드라이브 IC들과, 상기 제 2 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 2 데이터 드라이브 IC들을 포함하는 액정표시장치의 구동방법에 있어서,
    시스템으로부터 입력된 화상 데이터를 상기 제 1 표시부에 해당하는 제 1 화상 데이터와, 상기 제 2 표시부에 해당하는 제 2 화상 데이터로 구분하는 단계;
    상기 제 1 화상 데이터를 가장 마지막에 입력된 것부터 차례로 출력하고, 상기 제 2 화상 데이터를 가장 처음에 입력된 것부터 차례로 출력하는 단계;
    상기 제 1 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 먼 제 1 데이터 드라이브 IC까지 순차적으로 입력하는 단계; 및
    상기 제 2 화상 데이터를 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC까지 순차적으로 입력하는 단계를 포함하며;
    상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC 및, 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC는 상기 데이터 라인에 연결되지 않는 다수개의 더미 출력핀을 갖는 것을 특징으로 하는 액정표시장치의 구동방법.
  8. 임의의 데이터 라인에 의해 제 1 표시부 및 제 2 표시부로 구분된 액정패널과, 상기 제 1 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 1 데이터 드라이브 IC들과, 상기 제 2 표시부의 데이터 라인들을 구동하기 위한 다수개의 제 2 데이터 드라이브 IC들을 포함하는 액정표시장치의 구동방법에 있어서,
    시스템으로부터 입력된 화상 데이터를 상기 제 1 표시부에 해당하는 제 1 화상 데이터와, 상기 제 2 표시부에 해당하는 제 2 화상 데이터로 구분하는 단계;
    상기 제 1 화상 데이터를 가장 처음에 입력된 것부터 차례로 출력하고, 상기 제 2 화상 데이터를 가장 마지막에 입력된 것부터 차례로 출력하는 단계;
    상기 제 1 화상 데이터를 상기 임의의 데이터 라인에서 가장 먼 제 1 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC까지 순차적으로 입력하는 단계; 및
    상기 제 2 화상 데이터를 상기 임의의 데이터 라인에서 가장 먼 제 2 데이터 드라이브 IC부터 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC까지 순차적으로 입력하는 단계를 포함하며;
    상기 임의의 데이터 라인에서 가장 가까운 제 1 데이터 드라이브 IC 및, 상기 임의의 데이터 라인에서 가장 가까운 제 2 데이터 드라이브 IC는 상기 데이터 라인에 연결되지 않는 다수개의 더미 출력핀을 갖는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020040113783A 2004-12-28 2004-12-28 액정표시장치 및 이의 구동방법 KR101096712B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040113783A KR101096712B1 (ko) 2004-12-28 2004-12-28 액정표시장치 및 이의 구동방법
US11/169,721 US7782312B2 (en) 2004-12-28 2005-06-30 Liquid crystal display device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113783A KR101096712B1 (ko) 2004-12-28 2004-12-28 액정표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20060075193A KR20060075193A (ko) 2006-07-04
KR101096712B1 true KR101096712B1 (ko) 2011-12-22

Family

ID=36610859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113783A KR101096712B1 (ko) 2004-12-28 2004-12-28 액정표시장치 및 이의 구동방법

Country Status (2)

Country Link
US (1) US7782312B2 (ko)
KR (1) KR101096712B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070171165A1 (en) * 2006-01-25 2007-07-26 Ching-Yun Chuang Devices and methods for controlling timing sequences for displays of such devices
WO2007097173A1 (ja) * 2006-02-22 2007-08-30 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
US20080180369A1 (en) * 2007-01-26 2008-07-31 Tpo Displays Corp. Method for Driving a Display Panel and Related Apparatus
US7965271B2 (en) * 2007-05-23 2011-06-21 Himax Technologies Limited Liquid crystal display driving circuit and method thereof
KR101410955B1 (ko) * 2007-07-20 2014-07-03 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동방법
US20100149141A1 (en) * 2008-12-17 2010-06-17 Samsung Electronics Co., Ltd Wiring of a display
JP5367395B2 (ja) * 2009-01-30 2013-12-11 富士通テン株式会社 表示装置および表示制御装置
US8446406B2 (en) * 2009-07-03 2013-05-21 Lg Display Co., Ltd. Liquid crystal display
JP5250525B2 (ja) * 2009-10-16 2013-07-31 株式会社ジャパンディスプレイセントラル 表示装置
CN103155027B (zh) * 2010-10-21 2015-10-14 夏普株式会社 显示装置
JP2015502570A (ja) * 2011-11-11 2015-01-22 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド ディスプレイを駆動するためのシステム、デバイス、および方法
KR101922686B1 (ko) * 2012-08-29 2018-11-28 삼성디스플레이 주식회사 표시 장치
CN102855861A (zh) * 2012-09-27 2013-01-02 深圳市华星光电技术有限公司 液晶面板的驱动电路构造
JP2014085619A (ja) * 2012-10-26 2014-05-12 Lapis Semiconductor Co Ltd 表示パネルドライバ及びその駆動方法
CN103886844A (zh) * 2013-12-31 2014-06-25 深圳市华星光电技术有限公司 显示面板组件及其调节方法、显示装置
CN104062789A (zh) * 2014-07-21 2014-09-24 深圳市华星光电技术有限公司 显示装置
US10216302B2 (en) * 2014-07-22 2019-02-26 Synaptics Incorporated Routing for an integrated display and input sensing device
KR102368079B1 (ko) * 2015-09-25 2022-02-25 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
CN208384543U (zh) * 2016-01-21 2019-01-15 3M创新有限公司 多尺寸触摸传感器
CN109637473B (zh) * 2018-12-12 2021-04-06 惠科股份有限公司 阵列基板、显示面板及显示装置
CN111798757A (zh) * 2020-07-10 2020-10-20 Tcl华星光电技术有限公司 显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642129A (en) * 1994-03-23 1997-06-24 Kopin Corporation Color sequential display panels
JP3454971B2 (ja) * 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置
JP3544470B2 (ja) * 1998-04-28 2004-07-21 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2003066911A (ja) * 2001-08-22 2003-03-05 Fujitsu Display Technologies Corp 表示装置および表示方法
KR100767365B1 (ko) * 2001-08-29 2007-10-17 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US7782312B2 (en) 2010-08-24
US20060139291A1 (en) 2006-06-29
KR20060075193A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
KR101096712B1 (ko) 액정표시장치 및 이의 구동방법
KR102301271B1 (ko) 표시 장치
KR101385225B1 (ko) 액정표시장치 및 그 구동방법
US20060001927A1 (en) Electro-optical device and electronic apparatus
US10762827B2 (en) Signal supply circuit and display device
KR100978168B1 (ko) 전기 광학 장치 및 전자기기
KR20190076219A (ko) 디스플레이 장치
KR100954011B1 (ko) 표시 장치
CN101271234B (zh) 有源矩阵型显示装置
TWI391890B (zh) 顯示裝置
US20180033386A1 (en) Electro-optical device and electronic apparatus
KR100789139B1 (ko) 온 글라스 싱글칩 액정표시장치
KR101429909B1 (ko) 액정 표시 장치
KR100430092B1 (ko) 싱글뱅크형액정표시장치
KR102574511B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US7903102B2 (en) Display driving integrated circuit and method
KR20170038415A (ko) 표시 장치 및 그 구동방법
US11327371B2 (en) Liquid crystal display device
US20220020313A1 (en) Driving method of a display panel
CN114170891B (zh) 显示基板和显示装置
KR102332279B1 (ko) 게이트 구동회로와 그를 포함한 표시장치
US20070285376A1 (en) Data driver and driving method of tft-lcd
JP4615245B2 (ja) カラー画像表示装置
KR20210073146A (ko) 표시장치 및 이의 구동방법
KR101308262B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 9