JP3485422B2 - 表示駆動装置 - Google Patents
表示駆動装置Info
- Publication number
- JP3485422B2 JP3485422B2 JP23764096A JP23764096A JP3485422B2 JP 3485422 B2 JP3485422 B2 JP 3485422B2 JP 23764096 A JP23764096 A JP 23764096A JP 23764096 A JP23764096 A JP 23764096A JP 3485422 B2 JP3485422 B2 JP 3485422B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- display
- standby
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示器（以
下、「ＬＣＤ」という）等の表示装置を駆動する表示駆
動装置、特に表示モードとスタンバイモード（低消費電
力での待機状態）との切替え機能を有する表示駆動装置
に関するものである。
下、「ＬＣＤ」という）等の表示装置を駆動する表示駆
動装置、特に表示モードとスタンバイモード（低消費電
力での待機状態）との切替え機能を有する表示駆動装置
に関するものである。
【０００２】
【従来の技術】大規模集積回路（以下、「ＬＳＩ」とい
う）技術においては、低電源電圧化や低消費電力化が進
められている。ＬＣＤ等の表示装置を駆動するために、
ＬＳＩで構成された表示駆動装置においても、電源電圧
の低電圧化が行われている。一方、ＬＣＤ、蛍光表示
管、発光ダイオード等の表示装置においては、表示画素
を駆動するために必要な電圧が、画素材料によって決ま
っており、更に、表示品位の向上を図るために、高輝度
出力の可能な高電圧が要求されることが多い。このた
め、ＬＳＩで構成された表示駆動装置では、電源電圧を
マイクロコンピュータ等の５［Ｖ］等の電源電圧に一致
させて、このマイクロコンピュータ等とのインタフェー
スを図っている。そして、例えばＬＣＤの表示装置を駆
動するための１０［Ｖ］程度の電圧は、表示駆動装置の
内部に設けた駆動電圧発生回路から供給するようにして
いる。このような駆動電圧発生回路を内蔵した表示駆動
装置では、低消費電力化を図るために、表示を行う必要
のない期間中、この駆動電圧発生回路の動作を停止さ
せ、ＬＣＤに表示駆動用の電力を供給せずに低消費電力
状態に保持するスタンバイモードを有している。
う）技術においては、低電源電圧化や低消費電力化が進
められている。ＬＣＤ等の表示装置を駆動するために、
ＬＳＩで構成された表示駆動装置においても、電源電圧
の低電圧化が行われている。一方、ＬＣＤ、蛍光表示
管、発光ダイオード等の表示装置においては、表示画素
を駆動するために必要な電圧が、画素材料によって決ま
っており、更に、表示品位の向上を図るために、高輝度
出力の可能な高電圧が要求されることが多い。このた
め、ＬＳＩで構成された表示駆動装置では、電源電圧を
マイクロコンピュータ等の５［Ｖ］等の電源電圧に一致
させて、このマイクロコンピュータ等とのインタフェー
スを図っている。そして、例えばＬＣＤの表示装置を駆
動するための１０［Ｖ］程度の電圧は、表示駆動装置の
内部に設けた駆動電圧発生回路から供給するようにして
いる。このような駆動電圧発生回路を内蔵した表示駆動
装置では、低消費電力化を図るために、表示を行う必要
のない期間中、この駆動電圧発生回路の動作を停止さ
せ、ＬＣＤに表示駆動用の電力を供給せずに低消費電力
状態に保持するスタンバイモードを有している。
【０００３】表示モードとスタンバイモードの切替え
は、例えば、このような表示駆動装置とＬＣＤによる表
示装置とを備えたパーソナルコンピュータの場合、一定
時間継続してキーボード等からの入力が無い時に、中央
処理装置（以下、「ＣＰＵ」という）から表示駆動装置
にスタンバイモードへの切替えを指示するコマンドを与
えるようにしている。スタンバイモードへの切替えのコ
マンドが与えられると、表示駆動装置は、内部の駆動電
圧発生回路、表示データを格納している記憶回路、及び
ＬＣＤの表示画素単位に駆動電力を供給する駆動回路等
に対して、スタンバイ信号を出力する。これにより、内
部の各回路はスタンバイモードになる直前の状態を維持
したまま動作を停止する。また、ＣＰＵは、スタンバイ
モード中にキーボード等からの入力を検出すると、表示
駆動装置に対して表示モードへの切替えを指示するコマ
ンドを与える。表示モードへの切替えのコマンドが与え
られると、表示駆動装置は、スタンバイ信号を停止す
る。これにより、ＬＣＤには、スタンバイモードになる
直前の表示内容が、再び表示されるようになる。
は、例えば、このような表示駆動装置とＬＣＤによる表
示装置とを備えたパーソナルコンピュータの場合、一定
時間継続してキーボード等からの入力が無い時に、中央
処理装置（以下、「ＣＰＵ」という）から表示駆動装置
にスタンバイモードへの切替えを指示するコマンドを与
えるようにしている。スタンバイモードへの切替えのコ
マンドが与えられると、表示駆動装置は、内部の駆動電
圧発生回路、表示データを格納している記憶回路、及び
ＬＣＤの表示画素単位に駆動電力を供給する駆動回路等
に対して、スタンバイ信号を出力する。これにより、内
部の各回路はスタンバイモードになる直前の状態を維持
したまま動作を停止する。また、ＣＰＵは、スタンバイ
モード中にキーボード等からの入力を検出すると、表示
駆動装置に対して表示モードへの切替えを指示するコマ
ンドを与える。表示モードへの切替えのコマンドが与え
られると、表示駆動装置は、スタンバイ信号を停止す
る。これにより、ＬＣＤには、スタンバイモードになる
直前の表示内容が、再び表示されるようになる。
【０００４】
【発明が解決しようとする課題】しかしながら、ＬＳＩ
で構成された従来の表示駆動装置では、次のような課題
があった。スタンバイモードを指示するコマンドが与え
られると、表示駆動装置では、内部の各回路に一斉にス
タンバイ信号が出力される。従って、回路構成によっ
て、各回路がスタンバイモードへ切替わる順序は一定し
ていない。このため、例えば、記憶回路が先にスタンバ
イモードへ切替わると、この記憶回路から読み出される
データは誤ったデータになる。一方、駆動電圧発生回路
と駆動回路は、まだスタンバイモードに切替わっていな
いので、ＬＣＤには一瞬意味不明の内容が表示されると
いう現象が生ずる。あるいは、駆動回路が表示動作を行
っている間に、駆動信号発生回路がスタンバイモードに
切替わると、その切替え過程で駆動電圧が徐々に低下
し、異常表示が生じる場合がある。これらの現象は、ス
タンバイモードから通常表示モードへの切替え時におい
ても生じ、ユーザに不快感を与えるといった課題があっ
た。本発明は、前記従来技術が持っていた課題を解決
し、スタンバイモードへの切替えと、スタンバイモード
から通常表示モードへの切替え時において、異常表示を
生ずることのない表示駆動装置を提供するものである。
で構成された従来の表示駆動装置では、次のような課題
があった。スタンバイモードを指示するコマンドが与え
られると、表示駆動装置では、内部の各回路に一斉にス
タンバイ信号が出力される。従って、回路構成によっ
て、各回路がスタンバイモードへ切替わる順序は一定し
ていない。このため、例えば、記憶回路が先にスタンバ
イモードへ切替わると、この記憶回路から読み出される
データは誤ったデータになる。一方、駆動電圧発生回路
と駆動回路は、まだスタンバイモードに切替わっていな
いので、ＬＣＤには一瞬意味不明の内容が表示されると
いう現象が生ずる。あるいは、駆動回路が表示動作を行
っている間に、駆動信号発生回路がスタンバイモードに
切替わると、その切替え過程で駆動電圧が徐々に低下
し、異常表示が生じる場合がある。これらの現象は、ス
タンバイモードから通常表示モードへの切替え時におい
ても生じ、ユーザに不快感を与えるといった課題があっ
た。本発明は、前記従来技術が持っていた課題を解決
し、スタンバイモードへの切替えと、スタンバイモード
から通常表示モードへの切替え時において、異常表示を
生ずることのない表示駆動装置を提供するものである。
【０００５】
【課題を解決するための手段】前記課題を解決するた
め、本発明のうちの第１の発明は、待機モードまたは表
示モードを指定するコマンド及び表示用データが与えら
れ、該コマンドに応じた待機信号を出力するとともに、
該表示用データを出力する制御回路と、前記制御回路か
ら出力される待機信号を入力し、該待機信号が不活性状
態から活性状態に変化した時には該待機信号を第１の所
定時間だけ遅延させて出力し、活性状態から不活性状態
に変化した時には該待機信号を遅延させずに出力する第
１の遅延回路と、前記制御回路から出力される待機信号
を入力し、該待機信号が不活性状態から活性状態に変化
した時には該待機信号を遅延させずに出力し、活性状態
から不活性状態に変化した時には該待機信号を第２の所
定時間だけ遅延させて出力する第２の遅延回路と、発振
回路と、駆動電圧発生回路と、駆動回路とが集積回路で
構成されている。発振回路は、前記第１の遅延回路から
出力される待機信号が不活性時には一定周波数のクロッ
ク信号を発振し、該待機信号が活性化された時には該ク
ロック信号の発振を停止する回路である。駆動電圧発生
回路は、前記第１の遅延回路から出力される待機信号が
不活性時には前記クロック信号を用いて表示駆動用電圧
を発生し、該待機信号が活性化された時には該表示駆動
用電圧の発生を停止する回路である。また、駆動回路
は、前記表示駆動用電圧及び前記制御回路から出力され
る表示用データが与えられ、前記第２の遅延回路から出
力される待機信号が不活性時には該表示用データに基づ
いて表示装置駆動用信号を出力し、該待機信号が活性化
された時には該表示装置駆動用信号の出力を停止する回
路である。
め、本発明のうちの第１の発明は、待機モードまたは表
示モードを指定するコマンド及び表示用データが与えら
れ、該コマンドに応じた待機信号を出力するとともに、
該表示用データを出力する制御回路と、前記制御回路か
ら出力される待機信号を入力し、該待機信号が不活性状
態から活性状態に変化した時には該待機信号を第１の所
定時間だけ遅延させて出力し、活性状態から不活性状態
に変化した時には該待機信号を遅延させずに出力する第
１の遅延回路と、前記制御回路から出力される待機信号
を入力し、該待機信号が不活性状態から活性状態に変化
した時には該待機信号を遅延させずに出力し、活性状態
から不活性状態に変化した時には該待機信号を第２の所
定時間だけ遅延させて出力する第２の遅延回路と、発振
回路と、駆動電圧発生回路と、駆動回路とが集積回路で
構成されている。発振回路は、前記第１の遅延回路から
出力される待機信号が不活性時には一定周波数のクロッ
ク信号を発振し、該待機信号が活性化された時には該ク
ロック信号の発振を停止する回路である。駆動電圧発生
回路は、前記第１の遅延回路から出力される待機信号が
不活性時には前記クロック信号を用いて表示駆動用電圧
を発生し、該待機信号が活性化された時には該表示駆動
用電圧の発生を停止する回路である。また、駆動回路
は、前記表示駆動用電圧及び前記制御回路から出力され
る表示用データが与えられ、前記第２の遅延回路から出
力される待機信号が不活性時には該表示用データに基づ
いて表示装置駆動用信号を出力し、該待機信号が活性化
された時には該表示装置駆動用信号の出力を停止する回
路である。
【０００６】第２の発明は、第１の発明と同様の制御回
路と、第１の発明と同様の第１及び第２の遅延回路と、
前記制御回路から出力される待機信号を入力し、該待機
信号が不活性状態から活性状態に変化した時には、該待
機信号を前記第１の所定時間より短い第３の所定時間だ
け遅延させて出力し、活性状態から不活性状態に変化し
た時には、該待機信号を前記第２の所定時間より短い第
４の所定時間だけ遅延させて出力する第３の遅延回路
と、第１の発明と同様の発振回路と、第１の発明と同様
の駆動電圧発生回路と、前記第３の遅延回路から出力さ
れる待機信号が不活性時には前記制御回路から出力され
る表示用データを格納するとともに、読み出し要求に応
じて該格納した表示用データを出力し、該待機信号が活
性化された時には読み書きのアクセスが禁止され、かつ
該格納した表示用データを低消費電力状態で保持する記
憶回路と、前記表示駆動用電圧が与えられ、前記第２の
遅延回路から出力される待機信号が不活性時には、前記
記憶回路に格納された表示用データを読み出して該表示
用データの基づいた表示装置駆動用信号を出力し、該待
機信号が活性化された時には該表示用データの読み出し
を停止するとともに、該表示装置駆動用信号の出力を停
止する駆動回路とが、集積回路で構成されている。
路と、第１の発明と同様の第１及び第２の遅延回路と、
前記制御回路から出力される待機信号を入力し、該待機
信号が不活性状態から活性状態に変化した時には、該待
機信号を前記第１の所定時間より短い第３の所定時間だ
け遅延させて出力し、活性状態から不活性状態に変化し
た時には、該待機信号を前記第２の所定時間より短い第
４の所定時間だけ遅延させて出力する第３の遅延回路
と、第１の発明と同様の発振回路と、第１の発明と同様
の駆動電圧発生回路と、前記第３の遅延回路から出力さ
れる待機信号が不活性時には前記制御回路から出力され
る表示用データを格納するとともに、読み出し要求に応
じて該格納した表示用データを出力し、該待機信号が活
性化された時には読み書きのアクセスが禁止され、かつ
該格納した表示用データを低消費電力状態で保持する記
憶回路と、前記表示駆動用電圧が与えられ、前記第２の
遅延回路から出力される待機信号が不活性時には、前記
記憶回路に格納された表示用データを読み出して該表示
用データの基づいた表示装置駆動用信号を出力し、該待
機信号が活性化された時には該表示用データの読み出し
を停止するとともに、該表示装置駆動用信号の出力を停
止する駆動回路とが、集積回路で構成されている。
【０００７】第１の発明によれば、以上のように表示駆
動装置を構成したので、次のような作用が行われる。待
機信号が不活性状態から活性状態に変化すると、第２の
遅延回路から駆動回路に対して直ちに待機信号が与えら
れ、駆動回路の出力が停止する。次いで、第１の遅延回
路から発振回路及び駆動電圧発生回路に対して待機信号
が与えられ、クロック信号及び表示駆動用電圧の発生が
停止する。待機信号が活性状態から不活性状態に変化す
ると、第１の遅延回路から発振回路及び駆動電圧発生回
路に与えられる待機信号が直ちに不活性状態になり、ク
ロック信号及び表示駆動用電圧の発生が開始される。次
いで、第２の遅延回路から駆動回路に対して与えられる
待機信号が不活性状態になり、駆動回路から表示装置駆
動用信号が出力される。第２の発明によれば、次のよう
な作用が行われる。
動装置を構成したので、次のような作用が行われる。待
機信号が不活性状態から活性状態に変化すると、第２の
遅延回路から駆動回路に対して直ちに待機信号が与えら
れ、駆動回路の出力が停止する。次いで、第１の遅延回
路から発振回路及び駆動電圧発生回路に対して待機信号
が与えられ、クロック信号及び表示駆動用電圧の発生が
停止する。待機信号が活性状態から不活性状態に変化す
ると、第１の遅延回路から発振回路及び駆動電圧発生回
路に与えられる待機信号が直ちに不活性状態になり、ク
ロック信号及び表示駆動用電圧の発生が開始される。次
いで、第２の遅延回路から駆動回路に対して与えられる
待機信号が不活性状態になり、駆動回路から表示装置駆
動用信号が出力される。第２の発明によれば、次のよう
な作用が行われる。
【０００８】 待機信号が不活性状態から活性状態に変
化すると、第２の遅延回路から駆動回路に対して直ちに
待機信号が与えられ、この駆動回路の出力が停止する。
次いで、第３の遅延回路から記憶回路に対して待機信号
が与えられ、この記憶回路は待機状態になる。その後、
第１の遅延回路から発振回路及び駆動電圧発生回路に対
して待機信号が与えられ、クロック信号及び表示駆動用
電圧の発生が停止する。待機信号が活性状態から不活性
状態に変化すると、第１の遅延回路から発振回路及び駆
動電圧発生回路に与えられる待機信号が直ちに不活性状
態になり、クロック信号及び表示駆動用電圧の発生が開
始される。次いで、第３の遅延回路から記憶回路に対し
て与えられる待機信号が不活性状態になり、この記憶回
路は動作状態となる。その後、第２の遅延回路から駆動
回路に対して与えられる待機信号が不活性状態になり、
この駆動回路から表示装置駆動用信号が出力される。第
３及び第４の発明は、表示用データを記憶する記憶回路
と、表示装置を駆動するための駆動電圧を発生する駆動
電圧発生回路と、前記表示用データに基づいて前記駆動
電圧を前記表示装置に印加する駆動回路とを備えた表示
駆動装置において、表示モードまたは待機モードを指定
するモード信号が表示モードから待機モードに切替えら
れると、前記駆動回路を待機モードに切替え、その後、
前記記憶回路を待機モードに切替え、更にその後、前記
駆動電圧発生回路を待機モードに切替える遅延回路を設
けている。第５及び第６の発明は、表示用データを記憶
する記憶回路と、表示装置を駆動するための駆動電圧を
発生する駆動電圧発生回路と、前記表示用データに基づ
いて前記駆動電圧を前記表示装置に印加する駆動回路と
を備えた表示駆動装置において、表示モードまたは待機
モードを指定するモード信号が待機モードから表示モー
ドに切替えられると、前記駆動電圧発生回路を表示モー
ドに切替え、その後、前記記憶回路を表示モードに切替
え、更にその後、前記駆動回路を表示モードに切替える
遅延回路を設けている。
化すると、第２の遅延回路から駆動回路に対して直ちに
待機信号が与えられ、この駆動回路の出力が停止する。
次いで、第３の遅延回路から記憶回路に対して待機信号
が与えられ、この記憶回路は待機状態になる。その後、
第１の遅延回路から発振回路及び駆動電圧発生回路に対
して待機信号が与えられ、クロック信号及び表示駆動用
電圧の発生が停止する。待機信号が活性状態から不活性
状態に変化すると、第１の遅延回路から発振回路及び駆
動電圧発生回路に与えられる待機信号が直ちに不活性状
態になり、クロック信号及び表示駆動用電圧の発生が開
始される。次いで、第３の遅延回路から記憶回路に対し
て与えられる待機信号が不活性状態になり、この記憶回
路は動作状態となる。その後、第２の遅延回路から駆動
回路に対して与えられる待機信号が不活性状態になり、
この駆動回路から表示装置駆動用信号が出力される。第
３及び第４の発明は、表示用データを記憶する記憶回路
と、表示装置を駆動するための駆動電圧を発生する駆動
電圧発生回路と、前記表示用データに基づいて前記駆動
電圧を前記表示装置に印加する駆動回路とを備えた表示
駆動装置において、表示モードまたは待機モードを指定
するモード信号が表示モードから待機モードに切替えら
れると、前記駆動回路を待機モードに切替え、その後、
前記記憶回路を待機モードに切替え、更にその後、前記
駆動電圧発生回路を待機モードに切替える遅延回路を設
けている。第５及び第６の発明は、表示用データを記憶
する記憶回路と、表示装置を駆動するための駆動電圧を
発生する駆動電圧発生回路と、前記表示用データに基づ
いて前記駆動電圧を前記表示装置に印加する駆動回路と
を備えた表示駆動装置において、表示モードまたは待機
モードを指定するモード信号が待機モードから表示モー
ドに切替えられると、前記駆動電圧発生回路を表示モー
ドに切替え、その後、前記記憶回路を表示モードに切替
え、更にその後、前記駆動回路を表示モードに切替える
遅延回路を設けている。
【０００９】
【発明の実施の形態】図１は、本発明の実施形態を示す
もので、ＬＳＩで構成された表示駆動装置を有するＬＣ
Ｄ表示装置の概略の構成図である。このＬＣＤ表示装置
は、表示用データＤＴを出力するとともに、この装置全
体の表示／非表示等の制御を行うＣＰＵ１０で制御され
るようになっている。ＣＰＵ１０は、表示駆動装置２０
の制御回路２１に接続されている。制御回路２１は、Ｃ
ＰＵ１０から待機モード（即ち、スタンバイモード）ま
たは表示モードを指定するコマンドＣＭＤと、表示用デ
ータＤＴとが与えられ、この表示用データＤＴを出力す
るとともに、このコマンドＣＭＤに応じた待機信号（例
えば、スタンバイ信号）ＳＴＢを出力する回路である。
スタンバイ信号ＳＴＢは、スタンバイモード時には活性
化されて、例えば論理“Ｈ”になり、表示モード時には
不活性状態の、例えば論理“Ｌ”になる信号である。制
御回路２１における表示用データＤＴの出力側には、記
憶回路２２が接続されている。記憶回路２２は、例え
ば、スタティック・ランダムアクセスメモリ（ＳＲＡ
Ｍ）で構成され、後述の遅延回路４０ｃから与えられる
スタンバイ信号ＳＴＢ３が“Ｌ”の時には表示用データ
ＤＴをビットマップ形式で格納するとともに、読み出し
要求に応じて格納した表示用データＤＴを出力し、スタ
ンバイ信号ＳＴＢ３が“Ｈ”の時には読み書きのアクセ
スが禁止され、かつスタンバイ信号ＳＴＢ３が“Ｌ”の
時よりも消費電力を下げて、その格納した表示用データ
ＤＴを保持するメモリである。
もので、ＬＳＩで構成された表示駆動装置を有するＬＣ
Ｄ表示装置の概略の構成図である。このＬＣＤ表示装置
は、表示用データＤＴを出力するとともに、この装置全
体の表示／非表示等の制御を行うＣＰＵ１０で制御され
るようになっている。ＣＰＵ１０は、表示駆動装置２０
の制御回路２１に接続されている。制御回路２１は、Ｃ
ＰＵ１０から待機モード（即ち、スタンバイモード）ま
たは表示モードを指定するコマンドＣＭＤと、表示用デ
ータＤＴとが与えられ、この表示用データＤＴを出力す
るとともに、このコマンドＣＭＤに応じた待機信号（例
えば、スタンバイ信号）ＳＴＢを出力する回路である。
スタンバイ信号ＳＴＢは、スタンバイモード時には活性
化されて、例えば論理“Ｈ”になり、表示モード時には
不活性状態の、例えば論理“Ｌ”になる信号である。制
御回路２１における表示用データＤＴの出力側には、記
憶回路２２が接続されている。記憶回路２２は、例え
ば、スタティック・ランダムアクセスメモリ（ＳＲＡ
Ｍ）で構成され、後述の遅延回路４０ｃから与えられる
スタンバイ信号ＳＴＢ３が“Ｌ”の時には表示用データ
ＤＴをビットマップ形式で格納するとともに、読み出し
要求に応じて格納した表示用データＤＴを出力し、スタ
ンバイ信号ＳＴＢ３が“Ｈ”の時には読み書きのアクセ
スが禁止され、かつスタンバイ信号ＳＴＢ３が“Ｌ”の
時よりも消費電力を下げて、その格納した表示用データ
ＤＴを保持するメモリである。
【００１０】記憶回路２２の出力側には、シフト回路２
３が接続されている。シフト回路２３は、記憶回路２２
内の表示用データＤＴを表示行単位に読み出し、対応す
る表示位置までシフトして整列させるためのレジスタで
ある。シフト回路２３の出力側には、ラッチ回路２４が
接続されている。ラッチ回路２４は、シフト回路２３で
整列された行単位の表示用データＤＴを保持して出力す
る回路であり、このラッチ回路２４の出力側には、駆動
回路２５のデータ入力側が接続されている。駆動回路２
５は、表示駆動用電圧が与えられ、後述の遅延回路４０
ｂから与えられるスタンバイ信号ＳＴＢ２が“Ｌ”の時
にはラッチ回路２４から出力される表示用データＤＴに
基づいて表示列に対応する表示装置駆動用信号ＲＤＲＶ
を出力し、スタンバイ信号ＳＴＢ２が“Ｈ”の時にはこ
の表示装置駆動用信号ＲＤＲＶの出力を停止する回路で
ある。表示駆動装置２０は、また、発振回路２６を有し
ている。発振回路２６は、後述の遅延回路４０ａから与
えられるスタンバイ信号ＳＴＢ１が“Ｌ”の時には一定
周波数のクロック信号ＣＫを発振し、スタンバイ信号Ｓ
ＴＢ１が“Ｈ”の時にはこのクロック信号ＣＫの発振を
停止する発振器である。発振回路２６の出力側には、例
えば昇圧回路２７及び分圧回路２８で構成される駆動電
圧発生回路と、タイミング回路２９とが接続されてい
る。
３が接続されている。シフト回路２３は、記憶回路２２
内の表示用データＤＴを表示行単位に読み出し、対応す
る表示位置までシフトして整列させるためのレジスタで
ある。シフト回路２３の出力側には、ラッチ回路２４が
接続されている。ラッチ回路２４は、シフト回路２３で
整列された行単位の表示用データＤＴを保持して出力す
る回路であり、このラッチ回路２４の出力側には、駆動
回路２５のデータ入力側が接続されている。駆動回路２
５は、表示駆動用電圧が与えられ、後述の遅延回路４０
ｂから与えられるスタンバイ信号ＳＴＢ２が“Ｌ”の時
にはラッチ回路２４から出力される表示用データＤＴに
基づいて表示列に対応する表示装置駆動用信号ＲＤＲＶ
を出力し、スタンバイ信号ＳＴＢ２が“Ｈ”の時にはこ
の表示装置駆動用信号ＲＤＲＶの出力を停止する回路で
ある。表示駆動装置２０は、また、発振回路２６を有し
ている。発振回路２６は、後述の遅延回路４０ａから与
えられるスタンバイ信号ＳＴＢ１が“Ｌ”の時には一定
周波数のクロック信号ＣＫを発振し、スタンバイ信号Ｓ
ＴＢ１が“Ｈ”の時にはこのクロック信号ＣＫの発振を
停止する発振器である。発振回路２６の出力側には、例
えば昇圧回路２７及び分圧回路２８で構成される駆動電
圧発生回路と、タイミング回路２９とが接続されてい
る。
【００１１】昇圧回路２７は、発振回路２６から与えら
れるクロック信号ＣＫをスイッチング用の制御信号とし
て使用し、例えば５［Ｖ］の直流電源からＬＣＤを駆動
するために必要な１０［Ｖ］の直流電圧を生成する回路
である。昇圧回路２７の出力側には、分圧回路２８が接
続されている。分圧回路２８は、昇圧回路２７から与え
られる１０［Ｖ］の直流電圧から、ＬＣＤの画素表示に
必要な複数の表示駆動用電圧（例えば、３．３［Ｖ］，
６．７［Ｖ］等）を生成する回路であり、抵抗分圧器で
構成されている。分圧回路２８の出力側は、前記駆動回
路２５及び駆動回路３０の表示駆動用電圧の入力側に接
続されている。駆動回路３０は、表示駆動用電圧が与え
られ、後述の遅延回路４０ｂから与えられるスタンバイ
信号ＳＴＢ２が“Ｌ”の時には表示行に対応する表示装
置駆動用信号ＣＤＲＶを順次出力し、スタンバイ信号Ｓ
ＴＢ２が“Ｈ”の時にはこの表示装置駆動用信号ＣＤＲ
Ｖの出力を停止する回路である。タイミング回路２９
は、記憶回路２２、シフト回路２３、ラッチ回路２４、
及び駆動回路２５，３０等の各回路の動作に必要なタイ
ミング信号Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５等を、発振回
路２６から与えられるクロック信号ＣＫに基づいて生成
して出力する回路である。
れるクロック信号ＣＫをスイッチング用の制御信号とし
て使用し、例えば５［Ｖ］の直流電源からＬＣＤを駆動
するために必要な１０［Ｖ］の直流電圧を生成する回路
である。昇圧回路２７の出力側には、分圧回路２８が接
続されている。分圧回路２８は、昇圧回路２７から与え
られる１０［Ｖ］の直流電圧から、ＬＣＤの画素表示に
必要な複数の表示駆動用電圧（例えば、３．３［Ｖ］，
６．７［Ｖ］等）を生成する回路であり、抵抗分圧器で
構成されている。分圧回路２８の出力側は、前記駆動回
路２５及び駆動回路３０の表示駆動用電圧の入力側に接
続されている。駆動回路３０は、表示駆動用電圧が与え
られ、後述の遅延回路４０ｂから与えられるスタンバイ
信号ＳＴＢ２が“Ｌ”の時には表示行に対応する表示装
置駆動用信号ＣＤＲＶを順次出力し、スタンバイ信号Ｓ
ＴＢ２が“Ｈ”の時にはこの表示装置駆動用信号ＣＤＲ
Ｖの出力を停止する回路である。タイミング回路２９
は、記憶回路２２、シフト回路２３、ラッチ回路２４、
及び駆動回路２５，３０等の各回路の動作に必要なタイ
ミング信号Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５等を、発振回
路２６から与えられるクロック信号ＣＫに基づいて生成
して出力する回路である。
【００１２】制御回路２１におけるスタンバイ信号ＳＴ
Ｂの出力側には、遅延回路４０の入力側が接続されてい
る。遅延回路４０は、第１の遅延回路４０ａ、第２の遅
延回路４０ｂ、及び第３の遅延回路４０ｃで構成されて
いる。遅延回路４０ａは、スタンバイ信号ＳＴＢが
“Ｌ”から“Ｈ”に変化した時には第１の所定時間（例
えば、Δｔ１）だけ遅延して“Ｌ”から“Ｈ”に変化
し、“Ｈ”から“Ｌ”に変化した時には直ちに“Ｈ”か
ら“Ｌ”に変化するスタンバイ信号ＳＴＢ１を出力する
回路である。遅延回路４０ａの出力側には、発振回路２
６及び昇圧回路２７が接続されている。遅延回路４０ｂ
は、スタンバイ信号ＳＴＢが“Ｌ”から“Ｈ”に変化し
た時には直ちに“Ｌ”から“Ｈ”に変化し、“Ｈ”から
“Ｌ”に変化した時には第２の所定時間（例えば、Δｔ
２）だけ遅延して“Ｈ”から“Ｌ”に変化するスタンバ
イ信号ＳＴＢ２を出力する回路である。遅延回路４０ｂ
の出力側には、駆動回路２５，３０が接続されている。
Ｂの出力側には、遅延回路４０の入力側が接続されてい
る。遅延回路４０は、第１の遅延回路４０ａ、第２の遅
延回路４０ｂ、及び第３の遅延回路４０ｃで構成されて
いる。遅延回路４０ａは、スタンバイ信号ＳＴＢが
“Ｌ”から“Ｈ”に変化した時には第１の所定時間（例
えば、Δｔ１）だけ遅延して“Ｌ”から“Ｈ”に変化
し、“Ｈ”から“Ｌ”に変化した時には直ちに“Ｈ”か
ら“Ｌ”に変化するスタンバイ信号ＳＴＢ１を出力する
回路である。遅延回路４０ａの出力側には、発振回路２
６及び昇圧回路２７が接続されている。遅延回路４０ｂ
は、スタンバイ信号ＳＴＢが“Ｌ”から“Ｈ”に変化し
た時には直ちに“Ｌ”から“Ｈ”に変化し、“Ｈ”から
“Ｌ”に変化した時には第２の所定時間（例えば、Δｔ
２）だけ遅延して“Ｈ”から“Ｌ”に変化するスタンバ
イ信号ＳＴＢ２を出力する回路である。遅延回路４０ｂ
の出力側には、駆動回路２５，３０が接続されている。
【００１３】遅延回路４０ｃは、スタンバイ信号ＳＴＢ
が“Ｌ”から“Ｈ”に変化した時にはΔｔ１より短い第
３の所定時間（例えば、Δｔ３）だけ遅延して“Ｌ”か
ら“Ｈ”に変化し、“Ｈ”から“Ｌ”に変化した時には
Δｔ２より短い第４の所定時間（例えば、Δｔ４）だけ
遅延して“Ｈ”から“Ｌ”に変化するスタンバイ信号Ｓ
ＴＢ３を出力する回路である。遅延回路４０ｃの出力側
には、記憶回路２２が接続されている。この表示制御回
路２０の駆動回路２５，３０の出力側には、ＬＣＤ５０
が接続されている。ＬＣＤ５０は、縦（列）方向及び横
（行）方向に格子状に設けられた複数の電極の交差位置
にマトリックス状に配置された表示画素を有し、列と行
の電極間の電位差が一定値以上になると、その交差位置
の画素が点灯する表示装置である。駆動回路２５によっ
て列方向の複数の電極が駆動され、駆動回路３０によっ
て行方向の複数の電極が逐次駆動されるようになってい
る。図２（１），（２）は、図１中の遅延回路４０の一
例を示す説明図であり、同図（１）は回路構成を示す回
路図、及び同図（２）は機能を説明するためのタイムチ
ャートである。
が“Ｌ”から“Ｈ”に変化した時にはΔｔ１より短い第
３の所定時間（例えば、Δｔ３）だけ遅延して“Ｌ”か
ら“Ｈ”に変化し、“Ｈ”から“Ｌ”に変化した時には
Δｔ２より短い第４の所定時間（例えば、Δｔ４）だけ
遅延して“Ｈ”から“Ｌ”に変化するスタンバイ信号Ｓ
ＴＢ３を出力する回路である。遅延回路４０ｃの出力側
には、記憶回路２２が接続されている。この表示制御回
路２０の駆動回路２５，３０の出力側には、ＬＣＤ５０
が接続されている。ＬＣＤ５０は、縦（列）方向及び横
（行）方向に格子状に設けられた複数の電極の交差位置
にマトリックス状に配置された表示画素を有し、列と行
の電極間の電位差が一定値以上になると、その交差位置
の画素が点灯する表示装置である。駆動回路２５によっ
て列方向の複数の電極が駆動され、駆動回路３０によっ
て行方向の複数の電極が逐次駆動されるようになってい
る。図２（１），（２）は、図１中の遅延回路４０の一
例を示す説明図であり、同図（１）は回路構成を示す回
路図、及び同図（２）は機能を説明するためのタイムチ
ャートである。
【００１４】図２（１）の遅延回路４０は、図１の遅延
回路４０ａ，４０ｂ，４０ｃの機能を同時に実現する回
路であり、抵抗４１を有している。抵抗４１の一端にス
タンバイ信号ＳＴＢが与えられ、この抵抗４１の他端に
は、コンデンサ４２の一端とインバータ４３の入力側と
が接続されている。コンデンサ４２の他端は接地電位Ｇ
ＮＤに接続され、インバータ４３の出力側はインバータ
４４の入力側と抵抗４５の一端に接続されている。抵抗
４５の他端は、コンデンサ４６の一端とインバータ４７
の入力側とに接続されている。コンデンサ４６の他端は
接地電位ＧＮＤに接続され、インバータ４７の出力側は
ＡＮＤ（論理積）ゲート４８及びＯＲ（論理和）ゲート
４９の第１の入力側に接続されている。また、ＡＮＤゲ
ート４８及びＯＲゲート４９の第２の入力側には、スタ
ンバイ信号ＳＴＢが入力されている。そして、ＡＮＤゲ
ート４８、ＯＲゲート４９及びインバータ４４の出力側
から、それぞれスタンバイ信号ＳＴＢ１，ＳＴＢ２，Ｓ
ＴＢ３が出力されるようになっている。
回路４０ａ，４０ｂ，４０ｃの機能を同時に実現する回
路であり、抵抗４１を有している。抵抗４１の一端にス
タンバイ信号ＳＴＢが与えられ、この抵抗４１の他端に
は、コンデンサ４２の一端とインバータ４３の入力側と
が接続されている。コンデンサ４２の他端は接地電位Ｇ
ＮＤに接続され、インバータ４３の出力側はインバータ
４４の入力側と抵抗４５の一端に接続されている。抵抗
４５の他端は、コンデンサ４６の一端とインバータ４７
の入力側とに接続されている。コンデンサ４６の他端は
接地電位ＧＮＤに接続され、インバータ４７の出力側は
ＡＮＤ（論理積）ゲート４８及びＯＲ（論理和）ゲート
４９の第１の入力側に接続されている。また、ＡＮＤゲ
ート４８及びＯＲゲート４９の第２の入力側には、スタ
ンバイ信号ＳＴＢが入力されている。そして、ＡＮＤゲ
ート４８、ＯＲゲート４９及びインバータ４４の出力側
から、それぞれスタンバイ信号ＳＴＢ１，ＳＴＢ２，Ｓ
ＴＢ３が出力されるようになっている。
【００１５】次に、この遅延回路４０の機能を説明す
る。図２（２）の時刻ｔ１において、スタンバイ信号Ｓ
ＴＢが“Ｌ”から“Ｈ”に変化すると、抵抗４１とコン
デンサ４２による積分回路により、インバータ４３に入
力される信号Ｓ４１の立上がりが遅れる。これにより、
時刻ｔ２において、インバータ４３の出力側の信号Ｓ４
３が、“Ｈ”から“Ｌ”に変化する。時刻ｔ２における
信号Ｓ４３の立下がりは、抵抗４５とコンデンサ４６に
よる積分回路で遅延され、信号Ｓ４５としてインバータ
４７に与えられる。これにより、インバータ４７の出力
側の信号Ｓ４７は、時刻ｔ３に“Ｌ”から“Ｈ”に変化
する。時刻ｔ４においてスタンバイ信号ＳＴＢが“Ｈ”
から“Ｌ”に変化する場合も同様であり、時刻ｔ５に、
信号Ｓ４３が“Ｌ”から“Ｈ”に変化し、時刻ｔ６に、
信号Ｓ４７が“Ｈ”から“Ｌ”に変化する。
る。図２（２）の時刻ｔ１において、スタンバイ信号Ｓ
ＴＢが“Ｌ”から“Ｈ”に変化すると、抵抗４１とコン
デンサ４２による積分回路により、インバータ４３に入
力される信号Ｓ４１の立上がりが遅れる。これにより、
時刻ｔ２において、インバータ４３の出力側の信号Ｓ４
３が、“Ｈ”から“Ｌ”に変化する。時刻ｔ２における
信号Ｓ４３の立下がりは、抵抗４５とコンデンサ４６に
よる積分回路で遅延され、信号Ｓ４５としてインバータ
４７に与えられる。これにより、インバータ４７の出力
側の信号Ｓ４７は、時刻ｔ３に“Ｌ”から“Ｈ”に変化
する。時刻ｔ４においてスタンバイ信号ＳＴＢが“Ｈ”
から“Ｌ”に変化する場合も同様であり、時刻ｔ５に、
信号Ｓ４３が“Ｌ”から“Ｈ”に変化し、時刻ｔ６に、
信号Ｓ４７が“Ｈ”から“Ｌ”に変化する。
【００１６】ＡＮＤゲート４８で、スタンバイ信号ＳＴ
Ｂと信号Ｓ４７との論理積がとられるので、このＡＮＤ
ゲート４８の出力側には、スタンバイ信号ＳＴＢが
“Ｌ”から“Ｈ”に変化した時に第１の所定時間Δｔ１
（＝ｔ３−ｔ１）だけ遅れて変化し、“Ｈ”から“Ｌ”
に変化した時には直ちに変化するスタンバイ信号ＳＴＢ
１が出力される。また、ＯＲゲート４９で、スタンバイ
信号ＳＴＢと信号Ｓ４７との論理和がとられるので、こ
のＯＲゲート４９の出力側には、スタンバイ信号ＳＴＢ
が“Ｌ”から“Ｈ”に変化した時に直ちに変化し、
“Ｈ”から“Ｌ”に変化した時には第２の所定時間Δｔ
２（＝ｔ６−ｔ４）だけ遅れて変化するスタンバイ信号
ＳＴＢ２が出力される。更にインバータ４４の出力側に
は、スタンバイ信号ＳＴＢが“Ｌ”から“Ｈ”に変化し
た時には第１の所定時間Δｔ１より短い第３の所定時間
Δｔ３（＝ｔ２−ｔ１）だけ遅れて変化し、“Ｈ”から
“Ｌ”に変化した時には第２の所定時間Δｔ２より短い
第４の所定時間Δｔ４（＝ｔ５−ｔ４）だけ遅れて変化
するスタンバイ信号ＳＴＢ３が出力されるようになって
いる。
Ｂと信号Ｓ４７との論理積がとられるので、このＡＮＤ
ゲート４８の出力側には、スタンバイ信号ＳＴＢが
“Ｌ”から“Ｈ”に変化した時に第１の所定時間Δｔ１
（＝ｔ３−ｔ１）だけ遅れて変化し、“Ｈ”から“Ｌ”
に変化した時には直ちに変化するスタンバイ信号ＳＴＢ
１が出力される。また、ＯＲゲート４９で、スタンバイ
信号ＳＴＢと信号Ｓ４７との論理和がとられるので、こ
のＯＲゲート４９の出力側には、スタンバイ信号ＳＴＢ
が“Ｌ”から“Ｈ”に変化した時に直ちに変化し、
“Ｈ”から“Ｌ”に変化した時には第２の所定時間Δｔ
２（＝ｔ６−ｔ４）だけ遅れて変化するスタンバイ信号
ＳＴＢ２が出力される。更にインバータ４４の出力側に
は、スタンバイ信号ＳＴＢが“Ｌ”から“Ｈ”に変化し
た時には第１の所定時間Δｔ１より短い第３の所定時間
Δｔ３（＝ｔ２−ｔ１）だけ遅れて変化し、“Ｈ”から
“Ｌ”に変化した時には第２の所定時間Δｔ２より短い
第４の所定時間Δｔ４（＝ｔ５−ｔ４）だけ遅れて変化
するスタンバイ信号ＳＴＢ３が出力されるようになって
いる。
【００１７】これらの第１の所定時間Δｔ１、第２の所
定時間Δｔ２等は、例えば、駆動回路２５，３０等の回
路のモード切替えが確実に行われてから、次の記憶回路
２２等のモード切替え動作が開始されるようなタイミン
グになるように、抵抗４１，４５、及びコンデンサ４
１，４６の値が設定されている。次に、図２を参照しつ
つ、図１のＬＣＤ表示装置における表示モードからスタ
ンバイモードへの切替え時の動作（Ｉ）と、スタンバイ
モードから表示モードへの切替え時の動作（II）につい
て説明する。
定時間Δｔ２等は、例えば、駆動回路２５，３０等の回
路のモード切替えが確実に行われてから、次の記憶回路
２２等のモード切替え動作が開始されるようなタイミン
グになるように、抵抗４１，４５、及びコンデンサ４
１，４６の値が設定されている。次に、図２を参照しつ
つ、図１のＬＣＤ表示装置における表示モードからスタ
ンバイモードへの切替え時の動作（Ｉ）と、スタンバイ
モードから表示モードへの切替え時の動作（II）につい
て説明する。
【００１８】（Ｉ） 表示モードからスタンバイモード
への切替え時の動作 ＣＰＵ１０から表示駆動装置２０に対して、スタンバイ
モードへの切替えを指示するコマンドＣＭＤが与えられ
ると、制御回路２１はこのコマンドＣＭＤを解読して、
図２（２）の時刻ｔ１において、スタンバイ信号ＳＴＢ
を“Ｌ”から“Ｈ”に変化させる。時刻ｔ１におけるス
タンバイ信号ＳＴＢの立上がりにより、遅延回路４０か
ら出力されるスタンバイ信号ＳＴＢ２は直ちに“Ｈ”に
変化する。スタンバイ信号ＳＴＢ２は、駆動回路２５，
３０に与えられているので、これらの駆動回路２５，３
０は、ＬＣＤ５０に与えている表示装置駆動用信号ＲＤ
ＲＶ，ＣＤＲＶの出力を停止する。これにより、ＬＣＤ
５０の表示が停止する。時刻ｔ２において、スタンバイ
信号ＳＴＢ３が“Ｈ”に変化する。スタンバイ信号ＳＴ
Ｂ３は、記憶回路２２に与えられているので、この記憶
回路２２は、スタンバイモードになる。その後、時刻ｔ
３において、スタンバイ信号ＳＴＢ１が“Ｈ”に変化す
る。スタンバイ信号ＳＴＢ１は、発振回路２６及び昇圧
回路２７に与えられているので、これらの発振回路２６
及び昇圧回路２７の発振動作とＬＣＤ駆動用の直流電圧
が停止し、完全にスタンバイ状態となる。
への切替え時の動作 ＣＰＵ１０から表示駆動装置２０に対して、スタンバイ
モードへの切替えを指示するコマンドＣＭＤが与えられ
ると、制御回路２１はこのコマンドＣＭＤを解読して、
図２（２）の時刻ｔ１において、スタンバイ信号ＳＴＢ
を“Ｌ”から“Ｈ”に変化させる。時刻ｔ１におけるス
タンバイ信号ＳＴＢの立上がりにより、遅延回路４０か
ら出力されるスタンバイ信号ＳＴＢ２は直ちに“Ｈ”に
変化する。スタンバイ信号ＳＴＢ２は、駆動回路２５，
３０に与えられているので、これらの駆動回路２５，３
０は、ＬＣＤ５０に与えている表示装置駆動用信号ＲＤ
ＲＶ，ＣＤＲＶの出力を停止する。これにより、ＬＣＤ
５０の表示が停止する。時刻ｔ２において、スタンバイ
信号ＳＴＢ３が“Ｈ”に変化する。スタンバイ信号ＳＴ
Ｂ３は、記憶回路２２に与えられているので、この記憶
回路２２は、スタンバイモードになる。その後、時刻ｔ
３において、スタンバイ信号ＳＴＢ１が“Ｈ”に変化す
る。スタンバイ信号ＳＴＢ１は、発振回路２６及び昇圧
回路２７に与えられているので、これらの発振回路２６
及び昇圧回路２７の発振動作とＬＣＤ駆動用の直流電圧
が停止し、完全にスタンバイ状態となる。
【００１９】このように、スタンバイモードへの切替え
に際して、まず駆動回路２５，３０をスタンバイモード
に切替え、次に記憶回路２２をスタンバイモードに切替
え、最後に発振回路２６及び昇圧回路２７をスタンバイ
モードに切替えているので、スタンバイモードへの切替
え時に、ＬＣＤ５０に異常表示が行われるというおそれ
がない。更に、タイミング信号Ｔ１等が正常な時点で記
憶回路２２がスタンバイモードに切替えられるので、こ
の記憶回路２２に格納されたデータが破壊されるおそれ
がない。
に際して、まず駆動回路２５，３０をスタンバイモード
に切替え、次に記憶回路２２をスタンバイモードに切替
え、最後に発振回路２６及び昇圧回路２７をスタンバイ
モードに切替えているので、スタンバイモードへの切替
え時に、ＬＣＤ５０に異常表示が行われるというおそれ
がない。更に、タイミング信号Ｔ１等が正常な時点で記
憶回路２２がスタンバイモードに切替えられるので、こ
の記憶回路２２に格納されたデータが破壊されるおそれ
がない。
【００２０】（II） スタンバイモードから表示モード
への切替え時の動作 ＣＰＵ１０から表示駆動装置２０に対して、表示モード
への切替えを指示するコマンドＣＭＤが与えられると、
制御回路２１はこのコマンドＣＭＤを解読して、図２
（２）の時刻ｔ４において、スタンバイ信号ＳＴＢを
“Ｈ”から“Ｌ”に変化させる。時刻ｔ４におけるスタ
ンバイ信号ＳＴＢの立下がりにより、遅延回路４０から
出力されるスタンバイ信号ＳＴＢ１は直ちに“Ｌ”に変
化する。スタンバイ信号ＳＴＢ１は、発振回路２６及び
昇圧回路２７に与えられているので、これらの発振回路
２６及び昇圧回路２７は、発振動作とＬＣＤ駆動用の直
流電圧の発生を開始する。時刻ｔ５において、スタンバ
イ信号ＳＴＢ３が“Ｌ”に変化する。スタンバイ信号Ｓ
ＴＢ３は、記憶回路２２に与えられているので、この記
憶回路２２は、動作を開始する。
への切替え時の動作 ＣＰＵ１０から表示駆動装置２０に対して、表示モード
への切替えを指示するコマンドＣＭＤが与えられると、
制御回路２１はこのコマンドＣＭＤを解読して、図２
（２）の時刻ｔ４において、スタンバイ信号ＳＴＢを
“Ｈ”から“Ｌ”に変化させる。時刻ｔ４におけるスタ
ンバイ信号ＳＴＢの立下がりにより、遅延回路４０から
出力されるスタンバイ信号ＳＴＢ１は直ちに“Ｌ”に変
化する。スタンバイ信号ＳＴＢ１は、発振回路２６及び
昇圧回路２７に与えられているので、これらの発振回路
２６及び昇圧回路２７は、発振動作とＬＣＤ駆動用の直
流電圧の発生を開始する。時刻ｔ５において、スタンバ
イ信号ＳＴＢ３が“Ｌ”に変化する。スタンバイ信号Ｓ
ＴＢ３は、記憶回路２２に与えられているので、この記
憶回路２２は、動作を開始する。
【００２１】その後、時刻ｔ６において、スタンバイ信
号ＳＴＢ２が“Ｌ”に変化する。スタンバイ信号ＳＴＢ
２は、駆動回路２５，３０に与えられているので、これ
らの駆動回路２５，３０は、ＬＣＤ５０に対する表示装
置駆動用信号ＲＤＲＶ，ＣＤＲＶの出力を開始する。こ
れにより、完全な表示モードとなる。このように、表示
モードへの切替えに際して、まず発振回路２６及び昇圧
回路２７が動作を開始し、次に記憶回路２２の動作が開
始され、最後に駆動回路２５，３０が動作を開始するの
で、表示モードへの切替え時に、ＬＣＤ５０に異常表示
が行われるというおそれがない。更に、タイミング信号
Ｔ１等が正常に出力されてから、記憶回路２２が動作を
開始するので、記憶回路２２に格納されたデータが破壊
されるというおそれがない。以上のように、本実施形態
の表示駆動装置２０では、次の（ｉ），（ii）のような
利点がある。
号ＳＴＢ２が“Ｌ”に変化する。スタンバイ信号ＳＴＢ
２は、駆動回路２５，３０に与えられているので、これ
らの駆動回路２５，３０は、ＬＣＤ５０に対する表示装
置駆動用信号ＲＤＲＶ，ＣＤＲＶの出力を開始する。こ
れにより、完全な表示モードとなる。このように、表示
モードへの切替えに際して、まず発振回路２６及び昇圧
回路２７が動作を開始し、次に記憶回路２２の動作が開
始され、最後に駆動回路２５，３０が動作を開始するの
で、表示モードへの切替え時に、ＬＣＤ５０に異常表示
が行われるというおそれがない。更に、タイミング信号
Ｔ１等が正常に出力されてから、記憶回路２２が動作を
開始するので、記憶回路２２に格納されたデータが破壊
されるというおそれがない。以上のように、本実施形態
の表示駆動装置２０では、次の（ｉ），（ii）のような
利点がある。
【００２２】（ｉ） 内部の各回路の動作モードを切替
えるために、一定のシーケンスでスタンバイ信号ＳＴＢ
１〜ＳＴＢ３を出力する遅延回路４０を有するので、モ
ード切替え時に異常表示をするというおそれがない。 （ii） 記憶回路２２に格納されたデータを破壊すると
いうおそれがない。 なお、本発明は、上記実施形態に限定されず、種々の変
形が可能である。この変形例としては、例えば、次の
（ａ）〜（ｄ）のようなものがある。 （ａ） ＬＣＤ５０の表示容量が小さい場合等におい
て、記憶回路２２を持たない表示駆動装置２０において
も適用可能である。その場合、記憶回路２２にスタンバ
イ信号ＳＴＢ３を与えるための遅延回路４０ｃは不要に
なる。 （ｂ） ＬＣＤ５０に限らず、発光ダイオードや蛍光表
示管等の表示装置に対しても適用可能である。但し、そ
の場合は、駆動回路２５，３０に代えて、それらの表示
装置に応じた駆動回路を用いる必要がある。 （ｃ） 遅延回路４０の回路は、図２に示すものに限ら
ず、定められたシーケンスに従って、適切なタイミング
でスタンバイ信号ＳＴＢ１，ＳＴＢ２，ＳＴＢ３を出力
するものであれば、どのような回路構成であっても良
い。 （ｄ） 図１の表示駆動装置２０は、ＬＳＩで構成され
ているが、ＬＳＩ以外のＩＣ，ＶＬＳＩ等の集積回路で
構成しても良い。
えるために、一定のシーケンスでスタンバイ信号ＳＴＢ
１〜ＳＴＢ３を出力する遅延回路４０を有するので、モ
ード切替え時に異常表示をするというおそれがない。 （ii） 記憶回路２２に格納されたデータを破壊すると
いうおそれがない。 なお、本発明は、上記実施形態に限定されず、種々の変
形が可能である。この変形例としては、例えば、次の
（ａ）〜（ｄ）のようなものがある。 （ａ） ＬＣＤ５０の表示容量が小さい場合等におい
て、記憶回路２２を持たない表示駆動装置２０において
も適用可能である。その場合、記憶回路２２にスタンバ
イ信号ＳＴＢ３を与えるための遅延回路４０ｃは不要に
なる。 （ｂ） ＬＣＤ５０に限らず、発光ダイオードや蛍光表
示管等の表示装置に対しても適用可能である。但し、そ
の場合は、駆動回路２５，３０に代えて、それらの表示
装置に応じた駆動回路を用いる必要がある。 （ｃ） 遅延回路４０の回路は、図２に示すものに限ら
ず、定められたシーケンスに従って、適切なタイミング
でスタンバイ信号ＳＴＢ１，ＳＴＢ２，ＳＴＢ３を出力
するものであれば、どのような回路構成であっても良
い。 （ｄ） 図１の表示駆動装置２０は、ＬＳＩで構成され
ているが、ＬＳＩ以外のＩＣ，ＶＬＳＩ等の集積回路で
構成しても良い。
【００２３】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、待機信号のタイミングを調整して発振回路及
び駆動信号発生回路に与える第１の遅延回路と、駆動回
路に与える第２の遅延回路を設けたので、表示動作が停
止してから発振回路等を停止させ、発振回路等が完全に
動作してから表示動作を行うことができる。これによ
り、モード切替え時における異常表示を防止することが
できる。第２の発明によれば、第１の発明における第１
及び第２の遅延回路に加えて、待機信号のタイミングを
調整して記憶回路に与える第３の遅延回路を設けたの
で、第１の発明の効果に加えて、モード切替え時におけ
る記憶回路のデータ破壊を防止することができる。第３
及び第４の発明によれば、モード信号が表示モードから
待機モードに切替えられたときに、駆動回路、記憶回
路、駆動電圧発生回路の順に順次待機モードに切替える
遅延回路を設けている。これにより、待機モードへの切
替え時における異常表示や記憶回路のデータ破壊を防止
することができる。第５及び第６の発明によれば、モー
ド信号が待機モードから表示モードに切替えられたとき
に、駆動電圧発生回路、記憶回路、駆動回路の順に順次
表示モードに切替える遅延回路を設けている。これによ
り、表示モードへの切替え時における異常表示や記憶回
路のデータ破壊を防止することができる。
によれば、待機信号のタイミングを調整して発振回路及
び駆動信号発生回路に与える第１の遅延回路と、駆動回
路に与える第２の遅延回路を設けたので、表示動作が停
止してから発振回路等を停止させ、発振回路等が完全に
動作してから表示動作を行うことができる。これによ
り、モード切替え時における異常表示を防止することが
できる。第２の発明によれば、第１の発明における第１
及び第２の遅延回路に加えて、待機信号のタイミングを
調整して記憶回路に与える第３の遅延回路を設けたの
で、第１の発明の効果に加えて、モード切替え時におけ
る記憶回路のデータ破壊を防止することができる。第３
及び第４の発明によれば、モード信号が表示モードから
待機モードに切替えられたときに、駆動回路、記憶回
路、駆動電圧発生回路の順に順次待機モードに切替える
遅延回路を設けている。これにより、待機モードへの切
替え時における異常表示や記憶回路のデータ破壊を防止
することができる。第５及び第６の発明によれば、モー
ド信号が待機モードから表示モードに切替えられたとき
に、駆動電圧発生回路、記憶回路、駆動回路の順に順次
表示モードに切替える遅延回路を設けている。これによ
り、表示モードへの切替え時における異常表示や記憶回
路のデータ破壊を防止することができる。
【図１】本発明の実施形態を示すもので、表示駆動装置
を有するＬＣＤ表示装置の概略の構成図である。
を有するＬＣＤ表示装置の概略の構成図である。
【図２】図１中の遅延回路４０の回路構成と機能を示す
説明図である。
説明図である。
１０ ＣＰＵ
２０ 表示駆動装置
２１ 制御回路
２２ 記憶回路
２５，３０ 駆動回路
２６ 発振回路
２７ 昇圧回路
２８ 分圧回路
２９ タイミング回路
４０，４０ａ，４０ｂ，４０ｃ 遅延回路
５０ ＬＣＤ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 5/42
G02F 1/133 505 - 580
Claims (6)
- 【請求項１】 待機モードまたは表示モードを指定する
コマンド及び表示用データが与えられ、該コマンドに応
じた待機信号を出力するとともに、該表示用データを出
力する制御回路と、 前記制御回路から出力される待機信号を入力し、該待機
信号が不活性状態から活性状態に変化した時には該待機
信号を第１の所定時間だけ遅延させて出力し、活性状態
から不活性状態に変化した時には該待機信号を遅延させ
ずに出力する第１の遅延回路と、 前記制御回路から出力される待機信号を入力し、該待機
信号が不活性状態から活性状態に変化した時には該待機
信号を遅延させずに出力し、活性状態から不活性状態に
変化した時には該待機信号を第２の所定時間だけ遅延さ
せて出力する第２の遅延回路と、 前記第１の遅延回路から出力される待機信号が不活性時
には一定周波数のクロック信号を発振し、該待機信号が
活性化された時には該クロック信号の発振を停止する発
振回路と、 前記第１の遅延回路から出力される待機信号が不活性時
には前記クロック信号を用いて表示駆動用電圧を発生
し、該待機信号が活性化された時には該表示駆動用電圧
の発生を停止する駆動電圧発生回路と、 前記表示駆動用電圧及び前記制御回路から出力される表
示用データが与えられ、前記第２の遅延回路から出力さ
れる待機信号が不活性時には該表示用データに基づいて
表示装置駆動用信号を出力し、該待機信号が活性化され
た時には該表示装置駆動用信号の出力を停止する駆動回
路とが、 集積回路で構成されたことを特徴とする表示駆動装置。 - 【請求項２】 待機モードまたは表示モードを指定する
コマンド及び表示用データが与えられ、該コマンドに応
じた待機信号を出力するとともに、該表示用データを出
力する制御回路と、 前記制御回路から出力される待機信号を入力し、該待機
信号が不活性状態から活性状態に変化した時には該待機
信号を第１の所定時間だけ遅延させて出力し、活性状態
から不活性状態に変化した時には該待機信号を遅延させ
ずに出力する第１の遅延回路と、 前記制御回路から出力される待機信号を入力し、該待機
信号が不活性状態から活性状態に変化した時には該待機
信号を遅延させずに出力し、活性状態から不活性状態に
変化した時には該待機信号を第２の所定時間だけ遅延さ
せて出力する第２の遅延回路と、 前記制御回路から出力される待機信号を入力し、該待機
信号が不活性状態から活性状態に変化した時には、該待
機信号を前記第１の所定時間より短い第３の所定時間だ
け遅延させて出力し、活性状態から不活性状態に変化し
た時には、該待機信号を前記第２の所定時間より短い第
４の所定時間だけ遅延させて出力する第３の遅延回路
と、 前記第１の遅延回路から出力される待機信号が不活性時
には一定周波数のクロック信号を発振し、該待機信号が
活性化された時には該クロック信号の発振を停止する発
振回路と、 前記第１の遅延回路から出力される待機信号が不活性時
には前記クロック信号を用いて表示駆動用電圧を発生
し、該待機信号が活性化された時には該表示駆動用電圧
の発生を停止する駆動電圧発生回路と、 前記第３の遅延回路から出力される待機信号が不活性時
には前記制御回路から出力される表示用データを格納す
るとともに、読み出し要求に応じて該格納した表示用デ
ータを出力し、該待機信号が活性化された時には読み書
きのアクセスが禁止され、かつ該格納した表示用データ
を低消費電力状態で保持する記憶回路と、 前記表示駆動用電圧が与えられ、前記第２の遅延回路か
ら出力される待機信号が不活性時には前記記憶回路に格
納された表示用データを読み出して該表示用データに基
づいた表示装置駆動用信号を出力し、該待機信号が活性
化された時には該表示用データの読み出しを停止すると
ともに、該表示装置駆動用信号の出力を停止する駆動回
路とが、 集積回路で構成されたことを特徴とする表示駆動装置。 - 【請求項３】 表示用データを記憶する記憶回路と、駆
動電圧生成用のクロック信号を発生する発振回路と、前
記クロック信号を用いて表示装置を駆動するための駆動
電圧を発生する駆動電圧発生回路と、前記表示用データ
に基づいて前記駆動電圧を前記表示装置に印加する駆動
回路とを備えた表示駆動装置において、 表示モードまたは待機モードを指定するモード信号が表
示モードから待機モードに切替えられると、前記駆動回
路を待機モードに切替え、その後、前記記憶回路を待機
モードに切替え、更にその後、前記発振回路と前記駆動
電圧発生回路を待機モードに切替える遅延回路を設けた
ことを特徴とする表示駆動回路。 - 【請求項４】 前記遅延回路は、 前記モード信号を遅延させて前記記憶回路を待機モード
に切替える第１の信号を出力する第１の遅延部と、 前記第１の信号を遅延させて遅延信号を生成し、該遅延
信号と前記モード信号の論理積をとることによって前記
駆動電圧発生回路を待機モードに切替える第２の信号を
出力する第２の遅延部と、 前記遅延信号と前記モード信号の論理和をとることによ
って前記駆動回路を待機モードに切替える第３の信号を
出力する第３の遅延部とを有 することを特徴とする請求
項３記載の表示駆動回路。 - 【請求項５】 表示用データを記憶する記憶回路と、駆
動電圧生成用のクロック信号を発生する発振回路と、前
記クロック信号を用いて表示装置を駆動するための駆動
電圧を発生する駆動電圧発生回路と、前記表示用データ
に基づいて前記駆動電圧を前記表示装置に印加する駆動
回路とを備えた表示駆動装置において、 表示モードまたは待機モードを指定するモード信号が待
機モードから表示モードに切替えられると、前記発振回
路と前記駆動電圧発生回路を表示モードに切替え、その
後、前記記憶回路を表示モードに切替え、更にその後、
前記駆動回路を表示モードに切替える遅延回路を設けた
ことを特徴とする表示駆動回路。 - 【請求項６】 前記遅延回路は、 前記モード信号を遅延させて前記記憶回路を表示モード
に切替える第１の信号を出力する第１の遅延部と、 前記第１の信号を遅延させて遅延信号を生成し、該遅延
信号と前記モード信号の論理積をとることによって前記
駆動電圧発生回路を表示モードに切替える第２の信号を
出力する第２の遅延部と、 前記遅延信号と前記モード信号の論理和をとることによ
って前記駆動回路を表示モードに切替える第３の信号を
出力する第３の遅延部とを有することを特徴とする請求
項５記載の表示駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23764096A JP3485422B2 (ja) | 1996-09-09 | 1996-09-09 | 表示駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23764096A JP3485422B2 (ja) | 1996-09-09 | 1996-09-09 | 表示駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1083157A JPH1083157A (ja) | 1998-03-31 |
| JP3485422B2 true JP3485422B2 (ja) | 2004-01-13 |
Family
ID=17018329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23764096A Expired - Fee Related JP3485422B2 (ja) | 1996-09-09 | 1996-09-09 | 表示駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3485422B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000330526A (ja) | 1999-03-12 | 2000-11-30 | Minolta Co Ltd | 液晶表示装置、携帯電子機器及び駆動方法 |
| JP4212791B2 (ja) | 2000-08-09 | 2009-01-21 | シャープ株式会社 | 液晶表示装置ならびに携帯電子機器 |
| JP4975114B2 (ja) * | 2000-08-23 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 携帯情報装置 |
| JP2004287164A (ja) | 2003-03-24 | 2004-10-14 | Seiko Epson Corp | データドライバ及び電気光学装置 |
-
1996
- 1996-09-09 JP JP23764096A patent/JP3485422B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1083157A (ja) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3835967B2 (ja) | Ｌｃｄ表示装置 | |
| US6191768B1 (en) | Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus | |
| CN1417770B (zh) | 胆甾醇型液晶板显示器及驱动器 | |
| JP3866577B2 (ja) | 表示駆動装置 | |
| US6738036B2 (en) | Decoder based row addressing circuitry with pre-writes | |
| JP2003216127A (ja) | 表示装置用駆動装置および表示装置の駆動方法 | |
| JP2000112435A (ja) | 表示装置の駆動方法、表示装置および電子機器 | |
| US7271791B2 (en) | Image display method, image display device, and electronic equipment | |
| JP3485422B2 (ja) | 表示駆動装置 | |
| CN107818750B (zh) | 显示装置 | |
| JP2005140959A (ja) | 表示装置及びこれを用いた携帯機器 | |
| KR19980024406A (ko) | 액정 디스플레이 구동기 | |
| US7180498B2 (en) | Display device and display method | |
| JP2001034236A (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
| JP2002311901A (ja) | 表示装置 | |
| JP3482731B2 (ja) | 液晶駆動方法 | |
| JP4501480B2 (ja) | 電気光学装置、電気光学装置の制御装置、電気光学装置の制御方法および電子機器 | |
| JP2003099018A (ja) | 平面表示装置 | |
| JP4513289B2 (ja) | 電気光学装置、電子機器、及び電気光学装置の電源制御方法 | |
| JP2002244610A (ja) | 表示装置 | |
| JP2823126B2 (ja) | 画像表示装置 | |
| JPH1145073A (ja) | 半導体集積回路及び液晶表示システム | |
| JP3263645B2 (ja) | 表示用マイクロコンピュータ | |
| JPH0546114A (ja) | 表示装置 | |
| JP2001060079A (ja) | マトリクス型表示装置及びマトリクス型表示駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |