JP2001209350A - ディジタル映像信号処理回路 - Google Patents
ディジタル映像信号処理回路Info
- Publication number
- JP2001209350A JP2001209350A JP2000018574A JP2000018574A JP2001209350A JP 2001209350 A JP2001209350 A JP 2001209350A JP 2000018574 A JP2000018574 A JP 2000018574A JP 2000018574 A JP2000018574 A JP 2000018574A JP 2001209350 A JP2001209350 A JP 2001209350A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- memory
- digital video
- signal
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 動作クロックが入力しなくなっても表示器で
の表示に不都合を生じさせない。 【解決手段】 入力していたディジタル映像信号が動作
クロックと共に消失したとき、その動作クロックに代え
て、メモリ読出用に使用される内部発振器のクロックに
よってメモリへ零データの書き込みを行い、崩れた画像
やゴミの画像が表示器に表示されるという不都合を回避
する。
の表示に不都合を生じさせない。 【解決手段】 入力していたディジタル映像信号が動作
クロックと共に消失したとき、その動作クロックに代え
て、メモリ読出用に使用される内部発振器のクロックに
よってメモリへ零データの書き込みを行い、崩れた画像
やゴミの画像が表示器に表示されるという不都合を回避
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル映像信
号を入力して表示のための処理を行うディジタル映像信
号処理回路に関するものである。
号を入力して表示のための処理を行うディジタル映像信
号処理回路に関するものである。
【０００２】
【従来の技術】従来のディジタル映像信号処理回路を図
２に示す。５１は時分割多重方式（例えば、ITU-R BT.6
56等）でフォーマットされた輝度信号Ｙ、クロマ信号Ｃ
ｂ、Ｃｒからなる８ビットディジタル映像信号が入力す
る入力端子、５２は外部からの動作クロック信号が入力
する入力端子、５３はディジタル映像信号を各々８ビッ
トのＹ、Ｃｂ、Ｃｒの信号に変換するデータ並替回路、
５４はそのデータ並替回路５３から出力するＹ、Ｃｂ、
Ｃｒの信号を表示部に合わせてフォーマット変換するす
るメモリ、５５はメモリ５４から読み出した信号により
画像を表示する表示部としてのプラズマディスプレイパ
ネルである。５６はディジタル映像信号の中の映像有効
期間開始部（ＳＡＶ）と映像有効期間終了部（ＥＡＶ）
を検出して同期信号（ＨＤ，ＶＤ）を出力するＳＡＶ／
ＥＡＶ検出回路、５７はメモリ５４への書込信号（アド
レス）を発生する書込タイミング発生回路、５８はメモ
リ５４へ送る読出信号（アドレス）とプラズマディスプ
レイパネル５５への表示タイミング信号（アドレス）を
発生する読出タイミング発生回路である。５９は読出タ
イミング発生回路５８に入力するクロックを発生する内
部発振器である。
２に示す。５１は時分割多重方式（例えば、ITU-R BT.6
56等）でフォーマットされた輝度信号Ｙ、クロマ信号Ｃ
ｂ、Ｃｒからなる８ビットディジタル映像信号が入力す
る入力端子、５２は外部からの動作クロック信号が入力
する入力端子、５３はディジタル映像信号を各々８ビッ
トのＹ、Ｃｂ、Ｃｒの信号に変換するデータ並替回路、
５４はそのデータ並替回路５３から出力するＹ、Ｃｂ、
Ｃｒの信号を表示部に合わせてフォーマット変換するす
るメモリ、５５はメモリ５４から読み出した信号により
画像を表示する表示部としてのプラズマディスプレイパ
ネルである。５６はディジタル映像信号の中の映像有効
期間開始部（ＳＡＶ）と映像有効期間終了部（ＥＡＶ）
を検出して同期信号（ＨＤ，ＶＤ）を出力するＳＡＶ／
ＥＡＶ検出回路、５７はメモリ５４への書込信号（アド
レス）を発生する書込タイミング発生回路、５８はメモ
リ５４へ送る読出信号（アドレス）とプラズマディスプ
レイパネル５５への表示タイミング信号（アドレス）を
発生する読出タイミング発生回路である。５９は読出タ
イミング発生回路５８に入力するクロックを発生する内
部発振器である。
【０００３】この回路では、データ並替回路５３で分離
されたＹ，Ｃｂ，Ｃｒの信号が書込タイミング発生回路
５７から出力するタイミング信号によってメモリ５４に
書き込まれ、その書き込まれた内容が読出タイミング発
生回路５８から出力するタイミング信号によって読み出
され、プラズマディスプレイパネル５５で表示される。
このとき、書込タイミング発生回路５７から出力信号や
読出タイミング発生回路５８から出力信号は、ＳＡＶ／
ＥＡＶ検出回路５６で発生された同期信号（ＨＤ、Ｖ
Ｄ）に同期した信号となる。
されたＹ，Ｃｂ，Ｃｒの信号が書込タイミング発生回路
５７から出力するタイミング信号によってメモリ５４に
書き込まれ、その書き込まれた内容が読出タイミング発
生回路５８から出力するタイミング信号によって読み出
され、プラズマディスプレイパネル５５で表示される。
このとき、書込タイミング発生回路５７から出力信号や
読出タイミング発生回路５８から出力信号は、ＳＡＶ／
ＥＡＶ検出回路５６で発生された同期信号（ＨＤ、Ｖ
Ｄ）に同期した信号となる。
【０００４】
【発明が解決しようとする課題】ところが、この回路で
は、ディジタル映像信号が入力端子５１に入力しなくな
ると外部入力の動作クロックも入力端子５２に入力しな
くなるので、ＳＡＶ／ＥＡＶ検出回路５６が動作せず、
また書込タイミング発生回路５７も動作しなくなり、フ
リーズ状態となる。このため、ディジタル映像信号や外
部入力の動作クロックがなくなる直前の映像がプラズマ
ディスプレイパネル５５に崩れた形で残ったり、ゴミの
ような画像が表示される不都合が発生する。
は、ディジタル映像信号が入力端子５１に入力しなくな
ると外部入力の動作クロックも入力端子５２に入力しな
くなるので、ＳＡＶ／ＥＡＶ検出回路５６が動作せず、
また書込タイミング発生回路５７も動作しなくなり、フ
リーズ状態となる。このため、ディジタル映像信号や外
部入力の動作クロックがなくなる直前の映像がプラズマ
ディスプレイパネル５５に崩れた形で残ったり、ゴミの
ような画像が表示される不都合が発生する。
【０００５】本発明の課題は外部入力の動作クロックが
なくなっても、上記した問題が発生しないようにするこ
とである。
なくなっても、上記した問題が発生しないようにするこ
とである。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の第１の発明は、入力するディジタル映像信号が書き込
まれるメモリ手段と、該メモリ手段から読み出された映
像信号を表示する表示手段と、前記ディジタル映像信号
の同期信号および外部入力する動作クロックによって前
記メモリ手段用の書込タイミング信号を発生する書込タ
イミング発生手段と、前記ディジタル映像信号の同期信
号および内部発振器からのクロックによって前記メモリ
手段用の読出タイミング信号を発生する読出タイミング
発生手段とを具備するディジタル映像信号処理回路にお
いて、前記外部入力する動作クロックが消失したとき、
前記書込タイミング発生手段に前記内部発振器からのク
ロックを入力させる切替手段を設けて構成した。
の第１の発明は、入力するディジタル映像信号が書き込
まれるメモリ手段と、該メモリ手段から読み出された映
像信号を表示する表示手段と、前記ディジタル映像信号
の同期信号および外部入力する動作クロックによって前
記メモリ手段用の書込タイミング信号を発生する書込タ
イミング発生手段と、前記ディジタル映像信号の同期信
号および内部発振器からのクロックによって前記メモリ
手段用の読出タイミング信号を発生する読出タイミング
発生手段とを具備するディジタル映像信号処理回路にお
いて、前記外部入力する動作クロックが消失したとき、
前記書込タイミング発生手段に前記内部発振器からのク
ロックを入力させる切替手段を設けて構成した。
【０００７】第２の発明は、第１の発明において、前記
外部入力する動作クロックの有無を検出する入力監視手
段を設け、該入力監視手段の監視結果によって前記切替
手段を制御するようにした。
外部入力する動作クロックの有無を検出する入力監視手
段を設け、該入力監視手段の監視結果によって前記切替
手段を制御するようにした。
【０００８】第３の発明は、入力するディジタル映像信
号が書き込まれるメモリ手段と、該メモリ手段から読み
出された映像信号を表示する表示手段と、前記ディジタ
ル映像信号の同期信号および外部入力する動作クロック
によって前記メモリ手段用の書込タイミング信号を発生
する書込タイミング発生手段と、前記ディジタル映像信
号の同期信号および内部発振器からのクロックによって
前記メモリ手段用の読出タイミング信号を発生する読出
タイミング発生手段とを具備するディジタル映像信号処
理回路において、前記外部入力する動作クロックが消失
したとき、前記メモリ手段を強制クリアする制御手段を
設けて構成した。
号が書き込まれるメモリ手段と、該メモリ手段から読み
出された映像信号を表示する表示手段と、前記ディジタ
ル映像信号の同期信号および外部入力する動作クロック
によって前記メモリ手段用の書込タイミング信号を発生
する書込タイミング発生手段と、前記ディジタル映像信
号の同期信号および内部発振器からのクロックによって
前記メモリ手段用の読出タイミング信号を発生する読出
タイミング発生手段とを具備するディジタル映像信号処
理回路において、前記外部入力する動作クロックが消失
したとき、前記メモリ手段を強制クリアする制御手段を
設けて構成した。
【０００９】第４の発明は、入力するディジタル映像信
号が書き込まれるメモリ手段と、該メモリ手段から読み
出された映像信号を表示する表示手段と、前記ディジタ
ル映像信号の同期信号および外部入力する動作クロック
によって前記メモリ手段用の書込タイミング信号を発生
する書込タイミング発生手段と、前記ディジタル映像信
号の同期信号および内部発振器からのクロックによって
前記メモリ手段用の読出タイミング信号を発生する読出
タイミング発生手段とを具備するディジタル映像信号処
理回路において、前記外部入力する動作クロックが消失
したとき、前記表示手段を非動作にさせる制御手段を設
けて構成した。
号が書き込まれるメモリ手段と、該メモリ手段から読み
出された映像信号を表示する表示手段と、前記ディジタ
ル映像信号の同期信号および外部入力する動作クロック
によって前記メモリ手段用の書込タイミング信号を発生
する書込タイミング発生手段と、前記ディジタル映像信
号の同期信号および内部発振器からのクロックによって
前記メモリ手段用の読出タイミング信号を発生する読出
タイミング発生手段とを具備するディジタル映像信号処
理回路において、前記外部入力する動作クロックが消失
したとき、前記表示手段を非動作にさせる制御手段を設
けて構成した。
【００１０】第５の発明は、第３又は第４の発明におい
て、前記外部入力する動作クロックの有無を検出する入
力監視手段を設け、該入力監視手段の監視結果によって
前記制御手段を駆動するようにした。
て、前記外部入力する動作クロックの有無を検出する入
力監視手段を設け、該入力監視手段の監視結果によって
前記制御手段を駆動するようにした。
【００１１】
【発明の実施の形態】図１は本発明の一つの実施の形態
のディジタル映像信号処理回路の回路図である。１は時
分割多重方式（例えば、ITU-R BT.656等）でフォーマッ
トされた輝度信号Ｙ、クロマ信号Ｃｂ、Ｃｒからなる８
ビットディジタル映像信号が入力する入力端子、２は外
部からの動作クロック信号が入力する入力端子、３はデ
ィジタル映像信号を各々８ビットのＹ、Ｃｂ、Ｃｒの信
号に変換するデータ並替回路、４はそのデータ並替回路
３から出力するＹ、Ｃｂ、Ｃｒの信号を表示部に合わせ
てフォーマット変換するするメモリ（メモリ手段）、５
はメモリ４から読み出した信号により画像を表示するプ
ラズマディスプレイパネル（表示手段）である。６はデ
ィジタル映像信号の中の映像有効期間開始部（ＳＡＶ）
と映像有効期間終了部（ＥＡＶ）を検出して同期信号
（ＨＤ，ＶＤ）を出力するＳＡＶ／ＥＡＶ検出回路、７
はメモリ４への書込信号（アドレス）を発生する書込タ
イミング発生回路（書込タイミング発生手段）、８はメ
モリ４へ送る読出信号（アドレス）とプラズマディスプ
レイパネル５への表示タイミング信号（アドレス）を発
生する読出タイミング発生回路（読出タイミング発生手
段）である。９は読出タイミング発生回路８に入力する
クロックを発生する内部発振器である。
のディジタル映像信号処理回路の回路図である。１は時
分割多重方式（例えば、ITU-R BT.656等）でフォーマッ
トされた輝度信号Ｙ、クロマ信号Ｃｂ、Ｃｒからなる８
ビットディジタル映像信号が入力する入力端子、２は外
部からの動作クロック信号が入力する入力端子、３はデ
ィジタル映像信号を各々８ビットのＹ、Ｃｂ、Ｃｒの信
号に変換するデータ並替回路、４はそのデータ並替回路
３から出力するＹ、Ｃｂ、Ｃｒの信号を表示部に合わせ
てフォーマット変換するするメモリ（メモリ手段）、５
はメモリ４から読み出した信号により画像を表示するプ
ラズマディスプレイパネル（表示手段）である。６はデ
ィジタル映像信号の中の映像有効期間開始部（ＳＡＶ）
と映像有効期間終了部（ＥＡＶ）を検出して同期信号
（ＨＤ，ＶＤ）を出力するＳＡＶ／ＥＡＶ検出回路、７
はメモリ４への書込信号（アドレス）を発生する書込タ
イミング発生回路（書込タイミング発生手段）、８はメ
モリ４へ送る読出信号（アドレス）とプラズマディスプ
レイパネル５への表示タイミング信号（アドレス）を発
生する読出タイミング発生回路（読出タイミング発生手
段）である。９は読出タイミング発生回路８に入力する
クロックを発生する内部発振器である。
【００１２】本実施形態では、このような構成にさらに
入力監視回路１０（入力監視手段）を設けて、外部入力
の動作クロックの有無を検出し、この入力監視回路１０
の監視結果によって切替器１１（切替手段）を切り替え
るようにした。この切替器１１は書込タイミング発生回
路７に入力する動作クロックとして、入力端子２に入力
する動作クロックと内部発振器９で発生した動作クロッ
クを切り替えるものである。
入力監視回路１０（入力監視手段）を設けて、外部入力
の動作クロックの有無を検出し、この入力監視回路１０
の監視結果によって切替器１１（切替手段）を切り替え
るようにした。この切替器１１は書込タイミング発生回
路７に入力する動作クロックとして、入力端子２に入力
する動作クロックと内部発振器９で発生した動作クロッ
クを切り替えるものである。
【００１３】さて、ディジタル映像信号が入力端子１に
入力し外部入力動作クロックが入力端子２に入力してい
るときは、入力監視回路１０がその動作クロックを検知
して、切替器１１を接点ａ側に切り替えている。よっ
て、書込タイミング発生回路７には入力端子２からの動
作クロックが入力する。そして、データ並替回路３で分
離されたＹ，Ｃｂ，Ｃｒの信号が書込タイミング発生回
路７から出力するタイミング信号によってメモリ４に書
き込まれ、その書き込まれた内容が読出タイミング発生
回路８から出力するタイミング信号によってフォーマッ
ト変換されて読み出され、プラズマディスプレイパネル
５で表示される。このとき、書込タイミング発生回路７
から出力するタイミング信号や読出タイミング発生回路
８から出力するタイミング信号は、ＳＡＶ／ＥＡＶ検出
回路６で発生された水平同期信号ＨＤや垂直同期信号Ｖ
Ｄに同期した信号となるっている。
入力し外部入力動作クロックが入力端子２に入力してい
るときは、入力監視回路１０がその動作クロックを検知
して、切替器１１を接点ａ側に切り替えている。よっ
て、書込タイミング発生回路７には入力端子２からの動
作クロックが入力する。そして、データ並替回路３で分
離されたＹ，Ｃｂ，Ｃｒの信号が書込タイミング発生回
路７から出力するタイミング信号によってメモリ４に書
き込まれ、その書き込まれた内容が読出タイミング発生
回路８から出力するタイミング信号によってフォーマッ
ト変換されて読み出され、プラズマディスプレイパネル
５で表示される。このとき、書込タイミング発生回路７
から出力するタイミング信号や読出タイミング発生回路
８から出力するタイミング信号は、ＳＡＶ／ＥＡＶ検出
回路６で発生された水平同期信号ＨＤや垂直同期信号Ｖ
Ｄに同期した信号となるっている。
【００１４】ここで、外部入力の動作クロックが入力し
なくなる（当然ディジタル映像信号も入力しなくなる）
と、入力監視回路１０がこれを検知して、切替器１１を
接点ｂの側に切り替える。このため、今度は入力端子２
に入力していた動作クロックに代わって内部発振器９で
発生するクロックが書込タイミング発生回路７に入力す
る。
なくなる（当然ディジタル映像信号も入力しなくなる）
と、入力監視回路１０がこれを検知して、切替器１１を
接点ｂの側に切り替える。このため、今度は入力端子２
に入力していた動作クロックに代わって内部発振器９で
発生するクロックが書込タイミング発生回路７に入力す
る。
【００１５】この結果、書込タイミング発生回路７は内
部発振器９からのクロックによって書込タイミング信号
を発生してメモリ４に送るようになる。このとき、すで
にディジタル映像信号は消失しているので、ＳＡＶ／Ｅ
ＡＶ検出回路６から同期信号は出力せず、またメモリ４
ではＹ、Ｃｂ、Ｃｒとして零のデータが書き込まれるこ
とになる。零のＹのデータは輝度レベルが零であるの
で、読出タイミング発生回路８からのタイミング信号に
よりそのデータがメモリ４から読み出されると、プラズ
マディスプレイパネル５に黒のデータが表示されること
になる。つまり、外部入力の動作クロックがなくなる
と、プラズマディスプレイパネル５では表示画像が黒色
となり、崩れた画像やゴミの画像が映し出される不都合
はない。
部発振器９からのクロックによって書込タイミング信号
を発生してメモリ４に送るようになる。このとき、すで
にディジタル映像信号は消失しているので、ＳＡＶ／Ｅ
ＡＶ検出回路６から同期信号は出力せず、またメモリ４
ではＹ、Ｃｂ、Ｃｒとして零のデータが書き込まれるこ
とになる。零のＹのデータは輝度レベルが零であるの
で、読出タイミング発生回路８からのタイミング信号に
よりそのデータがメモリ４から読み出されると、プラズ
マディスプレイパネル５に黒のデータが表示されること
になる。つまり、外部入力の動作クロックがなくなる
と、プラズマディスプレイパネル５では表示画像が黒色
となり、崩れた画像やゴミの画像が映し出される不都合
はない。
【００１６】なお、以上説明した実施形態では入力監視
回路９によって外部入力クロックが検出されなくなった
ときに、メモリ４の書き込み動作を継続させてそこに零
データ（黒色）が書き込まれるようにしたが、メモリ４
の書き込み内容を強制的にクリアさせたり、或いはさら
に特定の色（青等）のデータを全部に書き込んだり、又
はプラズマディスプレイパネル５を強制的に非動作（デ
ィスイネーブル）にさせるような制御回路（制御手段）
を設けて、入力監視回路９によって外部入力クロックが
検出されなくなったとき、その制御回路を駆動させるよ
うにしても良い。これらの場合は、制御回路により、メ
モリ４のクリア端子（図示せず）やプラズマディスプレ
イパネル５のイネーブル端子（図示せず）を制御した
り、予め作成しておいて特定の色データをメモリ４に一
斉書き込みさせればよい。また、ここでは表示部をプラ
ズマディスプレイパネル５として説明したが、他の各種
の表示器でも同様に適用できることは勿論である。
回路９によって外部入力クロックが検出されなくなった
ときに、メモリ４の書き込み動作を継続させてそこに零
データ（黒色）が書き込まれるようにしたが、メモリ４
の書き込み内容を強制的にクリアさせたり、或いはさら
に特定の色（青等）のデータを全部に書き込んだり、又
はプラズマディスプレイパネル５を強制的に非動作（デ
ィスイネーブル）にさせるような制御回路（制御手段）
を設けて、入力監視回路９によって外部入力クロックが
検出されなくなったとき、その制御回路を駆動させるよ
うにしても良い。これらの場合は、制御回路により、メ
モリ４のクリア端子（図示せず）やプラズマディスプレ
イパネル５のイネーブル端子（図示せず）を制御した
り、予め作成しておいて特定の色データをメモリ４に一
斉書き込みさせればよい。また、ここでは表示部をプラ
ズマディスプレイパネル５として説明したが、他の各種
の表示器でも同様に適用できることは勿論である。
【００１７】
【発明の効果】以上から本発明によれば、入力していた
ディジタル映像信号が動作クロックと共に消失しても、
崩れた画像やゴミの画像が表示器に表示されるという不
都合を防止できる。
ディジタル映像信号が動作クロックと共に消失しても、
崩れた画像やゴミの画像が表示器に表示されるという不
都合を防止できる。
【図１】 本発明の実施形態のディジタル映像処理回路
の回路図である。
の回路図である。
【図２】 従来のディジタル映像処理回路の回路図であ
る。
る。
１：ディジタル映像信号の入力端子、２：動作クロック
の入力端子、３：データ並替回路、４：メモリ、５：プ
ラズマディスプレイパネル、６：ＳＡＶ／ＥＡＶ検出回
路、７：書込タイミング発生回路、８：読出タイミング
発生回路、９：内部発振器、１０：入力監視回路、１
１：切替器。
の入力端子、３：データ並替回路、４：メモリ、５：プ
ラズマディスプレイパネル、６：ＳＡＶ／ＥＡＶ検出回
路、７：書込タイミング発生回路、８：読出タイミング
発生回路、９：内部発振器、１０：入力監視回路、１
１：切替器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 志村 賢二 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 伊藤 勝博 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Ｆターム(参考） 5C058 AA11 BA04 BA33 BB10 BB11 5C080 AA05 BB05 CC03 DD09 DD30 EE32 FF09 GG01 JJ02
Claims (5)
- 【請求項１】入力するディジタル映像信号が書き込まれ
るメモリ手段と、該メモリ手段から読み出された映像信
号を表示する表示手段と、前記ディジタル映像信号の同
期信号および外部入力する動作クロックによって前記メ
モリ手段用の書込タイミング信号を発生する書込タイミ
ング発生手段と、前記ディジタル映像信号の同期信号お
よび内部発振器からのクロックによって前記メモリ手段
用の読出タイミング信号を発生する読出タイミング発生
手段とを具備するディジタル映像信号処理回路におい
て、 前記外部入力する動作クロックが消失したとき、前記書
込タイミング発生手段に前記内部発振器からのクロック
を入力させる切替手段を設けたことを特徴とするディジ
タル映像信号処理回路。 - 【請求項２】請求項１において、 前記外部入力する動作クロックの有無を検出する入力監
視手段を設け、該入力監視手段の監視結果によって前記
切替手段を制御するようにしたことを特徴とするディジ
タル映像信号処理回路。 - 【請求項３】入力するディジタル映像信号が書き込まれ
るメモリ手段と、該メモリ手段から読み出された映像信
号を表示する表示手段と、前記ディジタル映像信号の同
期信号および外部入力する動作クロックによって前記メ
モリ手段用の書込タイミング信号を発生する書込タイミ
ング発生手段と、前記ディジタル映像信号の同期信号お
よび内部発振器からのクロックによって前記メモリ手段
用の読出タイミング信号を発生する読出タイミング発生
手段とを具備するディジタル映像信号処理回路におい
て、 前記外部入力する動作クロックが消失したとき、前記メ
モリ手段を強制クリアする制御手段を設けたことを特徴
とするディジタル映像信号処理回路。 - 【請求項４】入力するディジタル映像信号が書き込まれ
るメモリ手段と、該メモリ手段から読み出された映像信
号を表示する表示手段と、前記ディジタル映像信号の同
期信号および外部入力する動作クロックによって前記メ
モリ手段用の書込タイミング信号を発生する書込タイミ
ング発生手段と、前記ディジタル映像信号の同期信号お
よび内部発振器からのクロックによって前記メモリ手段
用の読出タイミング信号を発生する読出タイミング発生
手段とを具備するディジタル映像信号処理回路におい
て、 前記外部入力する動作クロックが消失したとき、前記表
示手段を非動作にさせる制御手段を設けたことを特徴と
するディジタル映像信号処理回路。 - 【請求項５】請求項３又は４において、 前記外部入力する動作クロックの有無を検出する入力監
視手段を設け、該入力監視手段の監視結果によって前記
制御手段を駆動するようにしたことを特徴とするディジ
タル映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000018574A JP2001209350A (ja) | 2000-01-27 | 2000-01-27 | ディジタル映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000018574A JP2001209350A (ja) | 2000-01-27 | 2000-01-27 | ディジタル映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001209350A true JP2001209350A (ja) | 2001-08-03 |
Family
ID=18545404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000018574A Withdrawn JP2001209350A (ja) | 2000-01-27 | 2000-01-27 | ディジタル映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001209350A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002112066A (ja) * | 2000-09-28 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 映像同期装置および映像同期方法 |
| JP2003066911A (ja) * | 2001-08-22 | 2003-03-05 | Fujitsu Display Technologies Corp | 表示装置および表示方法 |
-
2000
- 2000-01-27 JP JP2000018574A patent/JP2001209350A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002112066A (ja) * | 2000-09-28 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 映像同期装置および映像同期方法 |
| JP2003066911A (ja) * | 2001-08-22 | 2003-03-05 | Fujitsu Display Technologies Corp | 表示装置および表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970073025A (ko) | 피씨와 티브이 적응형 피아이피 영상신호 처리회로 | |
| JP2005184458A (ja) | 映像信号処理装置 | |
| JP2001209350A (ja) | ディジタル映像信号処理回路 | |
| JP5219646B2 (ja) | 映像処理装置及び映像処理装置の制御方法 | |
| JPH10260667A (ja) | 映像表示装置 | |
| JPS59154886A (ja) | 文字放送受信機における表示メモリのアクセス方法 | |
| KR970004746A (ko) | 플라즈마 디스플레이 패널 텔레비젼의 프레임 메모리장치 | |
| JPH06311461A (ja) | プラズマディスプレイ表示装置の信号入力回路 | |
| KR100244226B1 (ko) | 에이치디티브이의 다중화면 발생장치 | |
| JP2006129240A (ja) | 映像信号処理装置及びディスプレイ装置。 | |
| KR960042458A (ko) | 컴퓨터 시스템의 영상처리장치 | |
| JPH08160903A (ja) | ディジタル画像表示方法及び装置 | |
| JP2975469B2 (ja) | 画像評価装置およびこれを使用した画像表示装置 | |
| JP4028027B2 (ja) | ディスプレイ装置 | |
| JP3000630B2 (ja) | モニター装置 | |
| JPH11205692A (ja) | 撮像装置 | |
| JPS59103482A (ja) | 自動スライス回路 | |
| JP2001169311A (ja) | 画像比較装置 | |
| KR970024949A (ko) | 듀얼 영상 표시 장치 | |
| JPH0990920A (ja) | 映像信号変換装置 | |
| JP2006253828A (ja) | デジタルカメラ | |
| JPH10222644A (ja) | 画像合成装置 | |
| JPH05127645A (ja) | 表示装置 | |
| KR940012298A (ko) | 비디오 카셋트 레코더의 자막제거장치 | |
| JPH09288472A (ja) | ハードコピー出力機能付表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |