JP2006129240A - 映像信号処理装置及びディスプレイ装置。 - Google Patents

Abstract

【課題】 複数種の映像信号が入力され、いずれかを選択してデジタル信号に変換する際
、選択された信号のサンプリングレートに応じたクロック信号を利用して変換処理するた
め、デジタル信号処理を選択された信号に合わせて別々の設計パラメータで行う必要があ
る。
【解決手段】 例えば、水平有効画素数７２０、ピクセルクロック周波数２７ＭＨｚの第
１の映像信号、及び水平有効画素数６４０、ピクセルクロック周波数２５ＭＨｚの第２の
映像信号が入力され、いずれか１つの映像信号を選択出力するＡＶスイッチ１３と、選択
された映像信号を同一のクロック周波数２７ＭＨｚのクロック信号でサンプリングしデジ
タル信号に変換するＡ／Ｄコンバータ１５３と、第１又は第２の映像信号が選択されたい
すれの場合にあっても、統一された水平有効画素数７２０の信号として出力する信号変換
回路１５５を含むデジタル信号処理回路１５を有することを特徴とする。
【選択図】 図１

Description

本発明は、液晶ディスプレイやプラズマディスプレイ等の固定の画素数を有するディス
プレイに画像を表示するための映像信号処理装置及びディスプレイ装置に関するものであ
る。

従来のディスプレイ装置、例えばテレビジョン受像機にあっては、ＮＴＳＣ方式のよう
に走査線数の決まった映像信号を入力してディスプレイに表示するようにしており、入力
映像信号に対応した水平及び垂直方向の解像度を有している。一方、最近では解像度の異
なる複数の入力映像信号を処理して表示するディスプレイ装置も多く見られる。例えば５
２５ｐのコンポーネント信号や、ＶＧＡ等のパーソナルコンピュータ（以下パソコンと称
す）用の信号を入力可能なディスプレイ装置がある。

５２５ｐ信号のフォーマットは、有効走査線数が４８０本、水平有効画素数が７２０の
順次走査の映像信号であり、ピクセルクロックは２７ＭＨｚである。又、ＶＧＡ信号は、
有効走査線数が４８０本、水平有効画素数が６４０画素で、ピクセルクロックは２５ＭＨ
ｚである。

一方、ディスプレイとしては、液晶ディスプレイやプラズマディスプレイ等のように固
定の画素数を有するものが利用されており、各種の映像信号が入力された場合にも表示で
きるように、解像度の高い方式（上記した５２５ｐとＶＧＡの例では、解像度の高い５２
５ｐ）に対応したディスプレイを使用している。このようなディスプレイにあっては、入
力映像信号の解像度が低い場合、入力映像信号をデジタル信号に変換して垂直及び水平方
向に伸長処理を行って解像度を高めて表示できるようにしている。

解像度の変換処理、例えばＶＧＡ信号をＮＴＳＣ信号に変換する技術としては、例えば
特開２０００−３５０１５６号公報に記載されている。この公報の例では、異なる映像方
式における信号変換を、位相制御を適切に行うことで的確に遂行する位相調整回路を有す
る回路が記載されている。

また、入力映像信号をデジタル信号に変換したり、変換されたデジタル信号を処理する
場合、扱う各種信号のサンプリングレートに応じたクロック信号を発生し、それを利用し
て信号処理を行う必要がある。その一方でディスプレイは、固定周波数のクロック信号で
表示動作しているため、入力映像信号によっては、信号処理用のクロック信号と表示用の
クロック信号の周波数が異なる場合がある。

このため、選択した入力映像信号に応じて、デジタル処理回路やバックエンドプロセッ
サ（ディスプレイの前段回路）の制御を、それぞれ選択された信号に合わせて別々の設計
パラメータを持たせて別々の設定を行う必要があり、回路構成を複雑にする要因となって
いる。
特開２０００−３５０１６７号公報（第３〜５頁、図１）

従来の映像信号処理装置では、入力映像信号をデジタル信号に変換したり、変換された
デジタル信号を処理する場合、扱う各種信号のサンプリングレートに応じたクロック信号
を発生し、それを利用して信号処理を行う必要があり、信号処理用のクロック信号と表示
用のクロック信号の周波数が異なる場合もあり、選択した入力映像信号に応じて、デジタ
ル信号処理回路やバックエンドプロセッサの制御を、それぞれ選択された信号に合わせて
別々の設計パラメータで行う必要があり、回路構成を複雑にする要因となっている。

本発明は、デジタル信号処理回路やバックエンドプロセッサの制御を、同一の設計パラ
メータで行うことができるようにした映像信号処理装置及びディスプレイ装置を提供する
ことを目的とする。

この発明に係る映像信号処理装置は、水平画素数ｍ１、垂直走査線数ｎ１からなるｍ１
・ｎ１個の表示画素数を有するディスプレイに画像を表示するための映像信号処理装置で
あって、水平有効画素数ｍ２（ｍ２≒ｍ１）、ピクセルクロック周波数ｑ１の第１の映像
信号、及び水平有効画素数ｍ３（ｍ３＜ｍ２）、ピクセルクロック周波数ｑ２（ｑ２＜ｑ
１）の第２の映像信号が入力され、いずれか１つの映像信号を選択出力する入力選択回路
と；前記選択された映像信号をクロック周波数ｑ１のクロック信号でサンプリングしデジ
タル信号に変換するＡ／Ｄコンバータと、前記第１又は第２の映像信号が選択されたいす
れの場合にあっても、統一された水平有効画素数ｍ２を有する信号として出力する信号変
換回路とを含むデジタル信号処理回路と；を具備したことを特徴とする。

また、本発明のディスプレイ装置は、水平画素数ｍ１、垂直走査線数ｎ１からなるｍ１
・ｎ１個の表示画素数を有するディスプレイと；水平有効画素数ｍ２（ｍ２≒ｍ１）、ピ
クセルクロック周波数ｑ１の第１の映像信号、及び水平有効画素数ｍ３（ｍ３＜ｍ２）、
ピクセルクロック周波数ｑ２（ｑ２＜ｑ１）の第２の映像信号が入力され、いずれか１つ
の映像信号を選択出力する入力選択回路と；前記選択された映像信号をクロック周波数ｑ
１のクロック信号でサンプリングしデジタル信号に変換するＡ／Ｄコンバータと、前記第
１又は第２の映像信号が選択されたいすれの場合にあっても、統一された水平有効画素数
ｍ２を有する信号として出力する信号変換回路とを含むデジタル信号処理回路と；前記デ
ジタル信号処理回路の後段に配置されたスケーラを含み、画像サイズを前記ディスプレイ
の表示画素数に対応して変換した映像信号を前記ディスプレイに供給するためのバックエ
ンドプロセッサとを具備したことを特徴とする。

上記した発明によれば、Ａ／Ｄコンバータや、デジタル処理回路の処理を同一のクロッ
ク周波数を有するクロック信号発生回路によって処理するため、Ａ／Ｄコンバータ以降の
制御を同一の設計パラメータで同一の設定とすることができるため、回路設計がしやすく
、回路構成を簡略化することができる。

以下、この発明の実施の形態について図面を参照して詳細に説明する。

図１は本発明の映像信号処理装置を、テレビジョン受信機に適用した例を示すブロック
図である。図２において、１１，１２…は映像信号入力端子であり、例えば機器１０１か
らの５２５ｐのコンポーネント信号や、機器１０２からのＶＧＡ等のパソコン用の信号が
入力される端子である。

５２５ｐのコンポーネント信号は、有効走査線数が４８０本（ｎ１）、水平有効画素数
７２０（ｍ２）の順次走査の色差フォーマットのアナログ映像信号であり、ピクセルクロ
ックは２７ＭＨｚ（ｑ１）である。又、ＶＧＡ信号は、有効走査線数が４８０本（ｎ１）
、水平有効画素数が６４０（ｍ３）の色差フォーマットのアナログ映像信号であり、ピク
セルクロックは２５ＭＨｚ（ｑ２）である。

これら複数の入力端子１１，１２…に入力された映像信号はＡＶスイッチ１３により、
いずれか１の映像信号が選択される。ＡＶスイッチ１３によって選択出力された映像信号
は信号処理回路１４によって映像信号の判別処理や映像信号帯域制限（フィルタリング）
等の処理が行われ、次段のデジタル信号処理回路１５に供給される。またＡＶスイッチ１
３からの音声信号は、音声増幅回路２７を介してスピーカに供給される。

前記デジタル信号処理回路１５は、Ａ／Ｄ変換回路（アナログ・デジタル変換回路）、
クロック信号発生回路、信号変換回路等を含み、マイクロコンピュータ２０（以下マイコ
ン２０と称す）によって制御され、デジタル信号処理回路１５からＲＧＢのデジタル映像
信号を出力する。

デジタル信号処理回路１５の出力は、グラフィック重畳回路１６、バックエンドプロセ
ッサ１７を介してディスプレイ１８に供給される。グラフィック重畳回路１６は、デジタ
ル信号処理回路１５から出力されるデジタルの映像信号に、ＯＳＤ（On Screen Display
）信号生成回路１９で生成されるＯＳＤ信号を重畳して出力する機能を有する。また、こ
のグラフィック重畳回路１６は、デジタル信号処理回路１５からの出力映像信号と、ＯＳ
Ｄ信号生成回路１９からのＯＳＤ信号とを選択的に出力したり、また、両信号をそれぞれ
画面の半分を構成するように組み合わせて出力することができる。

そして、グラフィック重畳回路１６から出力されたデジタルの映像信号は、バックエン
ドプロセッサ１７に供給され、バックエンドプロセッサ１７では、入力されたデジタル映
像信号を、前記ディスプレイ１８で表示可能なフォーマットの映像信号に変換して出力す
る。

尚、ディスプレイ１８は、例えば液晶パネルやプラズマディスプレイパネルにて成り、
固定の画素数（例えば５２５ｐに対応した画素数）を有しており、個別に設けたクロック
信号発生回路（図示せず）からのクロック信号（例えば２７ＭＨｚ）によって表示動作が
行われる。又、ディスプレイ１８は、水平画素数ｍ1、垂直走査線数ｎ1からなるｍ1・ｎ1
個の画素数で構成され、m1は水平解像度を、ｎ１は垂直解像度を示す。

ここで、このテレビジョン受信機は、受信動作を含む各種の動作をマイコン２０によっ
て統括的に制御されている。このマイコン２０は、ＣＰＵ（Central Processing Unit）
等を内蔵するマイクロプロセッサであり、ユーザ操作部２１からの操作情報を受け、また
は、リモートコントローラ２２から送出された操作情報を受光部２３を介して受信し、そ
の操作内容が反映されるように各部をそれぞれ制御している。

この場合、マイコン２０は、主として、そのＣＰＵが実行する制御プログラムを格納し
たＲＯＭ（Read Only Memory）２４と、該ＣＰＵに作業エリアを提供するＲＡＭ（Random
Access Memory）２５と、各種の設定情報及び制御情報等が格納される不揮発性メモリ２
６を有している。

上記リモートコントローラ２２は、電源キー、選局キー、チャンネルアップ・ダウンキ
ー、音量調整キー等を有し、さらに入力選択キー２２１を有している。入力選択キー２２
１は、ＡＶスイッチ１３に入力された信号のいずれかを選択するためのものである。

図２は、デジタル信号処理回路１５の構成を示すものであり、ＡＶスイッチ１３で選択
され、信号処理回路１４で増幅されたアナログ映像信号が入力される入力端子１５１と、
この入力端子１５１に供給されたアナログ映像信号をデジタル映像信号に変換するＡ／Ｄ
コンバータ１５３と、Ａ／Ｄコンバータ１５３からのデジタル映像信号を処理するデジタ
ル処理回路１５４と、画素変換等の処理を行う信号変換回路１５５と、出力端子１５２と
から成っている。

図２において、Ａ／Ｄコンバータ１５３及びデジタル処理回路１５４は、クロック信号
発生回路３１、３２を有し、クロック周波数は、例えば２７ＭＨｚである。

次に図２のデジタル信号処理回路１５の動作について図３を参照して説明する。例えば
ＡＶスイッチ１３で機器１０１からの５２５ｐの信号が選択された場合、前記クロック信
号発生回路３１、３２は、マイクロコンピュータ２０の制御のもとに、入力映像信号のサ
ンプリングレートに応じたクロック信号ｃｋ１（２７ＭＨｚ）を発生して、Ａ／Ｄコンバ
ータ１５３に供給し、Ａ／Ｄコンバータ１５３はこのサンプリングクロックをもとに映像
信号を取り込み、デジタル信号に変換する。変換されたデジタル信号は、有効走査線数４
８０本、水平有効画素数７２０である。

このＤ／Ａコンバータ１５３からのデジタル映像信号はデジタル処理回路１５４によっ
て処理されるが、クロック信号発生回路３２は、クロック信号発生回路３２からの２７Ｍ
Ｈｚのクロック信号によって処理される。また、信号変換回路１５５は、ＡＶスイッチ１
３で５２５ｐの信号が選択された場合、変換処理は行わず、有効走査線数４８０本、水平
有効画素数７２０の信号を出力する。

又、ＡＶスイッチ１３で機器１０２からのＶＧＡ信号が選択された場合、ＶＧＡ信号の
ピクセルクロックは２５ＭＨであるが、前記クロック信号発生回路３１、３２は、マイク
ロコンピュータ２０の制御のもとに、先と同じクロック信号ｃｋ１（２７ＭＨｚ）を発生
して、Ａ／Ｄコンバータ１５３に供給し、Ａ／Ｄコンバータ１５３はこのサンプリングク
ロックをもとに映像信号を取り込み、デジタル信号に変換する。ＶＧＡ信号の水平有効画
素数は６４０であるが、２７ＭＨｚのクロック信号でＡ／Ｄ変換されることにより、水平
有効画素数が６８６になり、有効走査線数４８０本、水平有効画素数６８６のデジタル映
像信号が得られる。

このＡ／Ｄコンバータ１５３からのデジタル映像信号はデジタル処理回路１５４によっ
てクロック信号発生回路３２からの２７ＭＨｚのクロック信号によって処理される。また
、信号変換回路１５５は、ＡＶスイッチ１３でＶＧＡ信号が選択された場合、水平有効画
素数を６８６から７２０に変換して出力する。これにより、ＶＧＡ信号は５２５ｐ信号と
近似した信号として出力される。

図３（ａ）は、５２５ｐ信号が選択されたときの映像信号の１ラインをアナログ的に示
したものであり、水平有効画素数は７２０である。一方、図３（ｂ）はＶＧＡ信号が選択
されたときの映像信号の１ラインをアナログ的に示したものであり、水平有効画素数は６
８６となり、さらに信号変換回路１５５によって点線で示すように水平有効画素数が７２
０に変換される。

デジタル信号処理回路１５の出力は、グラフィック重畳回路１６を介してバックエンド
プロセッサ１７で処理される。バックエンドプロセッサ１７には、前段で同一フォーマッ
トの信号に変換された映像信号が入力されることになる。

バックエンドプロセッサ１７は、例えばスケーラやメモリを含み、スケーラは、走査線
数や画素数の変換処理を行い、ディスプレイ１８に合わせて画像の伸長や圧縮処理を行い
、ディスプレイ１８に供給する。尚、水平方向の画素数の増加は内挿補間処理等によって
行うことができる。

このように本発明の実施形態によれば、Ａ／Ｄコンバータ１５３、デジタル処理回路１
５４の処理を同一のクロック周波数を有するクロック信号発生回路３１，３２によって処
理するため、Ａ／Ｄコンバータ１５３以降の処理を同一の設計パラメータで同一の設定と
することができるため、回路設計がしやすく、回路構成を簡略化することができる。

また、デジタル映像データを処理する回路１５とディスプレイ１８は、同一周波数のク
ロック信号が使用されるため、表示画面上には何ら悪影響を及ぼすことはなく、安定した
映像を表示することができる。

なお、この発明は上記した実施の形態そのままに限定されるものではなく、その要旨を
逸脱しない範囲で変形することができる。例えばＡＶスイッチ１３に入力される信号は、
５２５ｐ信号やＶＧＡ信号に限らず、７２０ｐ信号やＳＶＧＡ，ＸＧＡ信号等であっても
良く、それら入力信号に合わせてクロック信号発生回路３１，３２のクロック周波数を設
定すれば良い。

本発明の一実施形態による映像信号処理装置をテレビジョン受信機に適用した場合の回路を示すブロック図。 本発明の一実施形態によるデジタル信号処理回路の構成を示すブロック図。 本発明の一実施形態の動作を説明する説明図。

符号の説明

１１，１２…入力端子
１３…ＡＶスイッチ
１４…信号処理回路
１５…デジタル信号処理回路
１６…グラフィック重畳回路
１７…バックエンドプロセッサ
１８…ディスブレイ
１９…ＯＳＤ信号生成回路
２０…マイクロコンピュータ
２１…操作部
２２…リモートコントローラ
３１…クロック信号発生回路
３２…クロック信号発生回路
１５３…Ａ／Ｄコンバータ
１５４…デジタル処理回路
１５５…信号変換回路

Claims (4)

1. 水平画素数ｍ１、垂直走査線数ｎ１からなるｍ１・ｎ１個の表示画素数を有するディス
   プレイに画像を表示するための映像信号処理装置であって、
   水平有効画素数ｍ２（ｍ２≒ｍ１）、ピクセルクロック周波数ｑ１の第１の映像信号、
   及び水平有効画素数ｍ３（ｍ３＜ｍ２）、ピクセルクロック周波数ｑ２（ｑ２＜ｑ１）の
   第２の映像信号が入力され、いずれか１つの映像信号を選択出力する入力選択回路と、
   前記選択された映像信号をクロック周波数ｑ１のクロック信号でサンプリングしデジタ
   ル信号に変換するＡ／Ｄコンバータと、前記第１又は第２の映像信号が選択されたいすれ
   の場合にあっても、統一された水平有効画素数ｍ２を有する信号として出力する信号変換
   回路とを含むデジタル信号処理回路と、を具備したことを特徴とする映像信号処理装置。
2. 前記第１の映像信号は、５２５ｐのコンポーネント信号であり、前記第２の映像信号は
   、ＶＧＡ信号であり、前記クロック周波数ｑ１は２７ＭＨｚであることを特徴とする請求
   項１記載の映像信号処理装置。
3. 前記デジタル信号処理回路の後段に、スケーラを含むバックエンドプロセッサを有し、
   画像サイズを変換した映像信号を前記ディスプレイに供給するようにしたことを特徴とす
   る請求項１記載の装置。
4. 水平画素数ｍ１、垂直走査線数ｎ１からなるｍ１・ｎ１個の表示画素数を有するディス
   プレイと、
   水平有効画素数ｍ２（ｍ２≒ｍ１）、ピクセルクロック周波数ｑ１の第１の映像信号、
   及び水平有効画素数ｍ３（ｍ３＜ｍ２）、ピクセルクロック周波数ｑ２（ｑ２＜ｑ１）の
   第２の映像信号が入力され、いずれか１つの映像信号を選択出力する入力選択回路と、
   前記選択された映像信号をクロック周波数ｑ１のクロック信号でサンプリングしデジタ
   ル信号に変換するＡ／Ｄコンバータと、前記第１又は第２の映像信号が選択されたいすれ
   の場合にあっても、統一された水平有効画素数ｍ２を有する信号として出力する信号変換
   回路とを含むデジタル信号処理回路と、
   前記デジタル信号処理回路の後段に配置されたスケーラを含み、画像サイズを前記ディ
   スプレイの表示画素数に対応して変換した映像信号を前記ディスプレイに供給するための
   バックエンドプロセッサとを具備したことを特徴とするディスプレイ装置。
   
   

Images