JPH08160903A - ディジタル画像表示方法及び装置 - Google Patents

Abstract

(57)【要約】 【目的】 映像データを記憶させるためのメモリや、こ
のメモリの読み書きを制御するためのメモリ制御回路を
不要として、回路構成を簡単にすること。 【構成】 映像信号処理回路１０で順次処理された複数
ブロックの映像データを、表示用クロックの立下り（又
は立上り）のタイミングでブロック毎にプラズマディス
プレイパネル１６に取り込んで画像を表示する方法及び
装置において、複数ブロックの映像データの中に存在す
る表示に必要な映像データと表示に不要な映像データの
出現タイミングに対応して、表示用クロックの立上り又
は立下りのタイミングを制御する表示用クロック制御回
路２２を設け、複数ブロックの映像データの中に表示に
不要な映像データが一定間隔で含まれるときに、表示用
クロックの立下りのタイミングを制御して、複数ブロッ
クの映像データの中の表示に必要な映像データのみをプ
ラズマディスプレイパネル１６に取り込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号処理回路で処
理された時系列の複数ブロックの映像データを、表示用
クロックの立上り又は立下りのタイミングでディジタル
表示装置に取り込んで対応したディジタル画像を表示す
る方法及び装置に関するものである。

【０００２】

【従来の技術】従来、この種のディジタル画像表示装置
は図３に示すように構成されていた。図３において、映
像信号処理回路１０は、映像信号入力端子１２に入力し
たディジタル映像信号を、クロック入力端子１４に入力
したクロックを用いて信号処理（例えば、内挿処理や外
挿処理などの補間処理）することによって、図４の
（ａ）に示すような時系列の複数ブロックの映像データ
Ｄａｔａ１、Ｄａｔａ２、Ｄａｔａ３、ＤａｔａＸ、Ｄ
ａｔａ４、Ｄａｔａ５、Ｄａｔａ６、ＤａｔａＸ、…を
出力する。

【０００３】ここで、映像データＤａｔａ１、Ｄａｔａ
２、Ｄａｔａ３、ＤａｔａＸ、…のそれぞれは、１画素
または複数画素を１ブロックとする映像データを表わ
し、Ｄａｔａ１、Ｄａｔａ２、…のようにＤａｔａの次
が数字のものは、ディジタル表示装置としてのプラズマ
ディスプレイパネル１６での表示に必要な映像データを
表わし、ＤａｔａＸのようにＤａｔａの次がＸのものは
プラズマディスプレイパネル１６での表示に不要な映像
データを表わす。

【０００４】上述のように、映像信号処理回路１０で信
号処理された映像データの中に、プラズマディスプレイ
パネル１６での表示に不必要な映像データＤａｔａＸが
一定間隔で存在するような場合において、図４の（ｂ）
に示すような表示に必要な映像データのみをプラズマデ
ィスプレイパネル１６で表示させる場合、従来は次に示
すような第１、第２の方法で行われていた。

【０００５】従来の第１の方法では、メモリ制御回路１
８によって、映像信号処理回路１０で信号処理された図
４の（ａ）に示す映像データの中の、表示に必要な同図
の（ｂ）に示す映像データＤａｔａ１、Ｄａｔａ２、Ｄ
ａｔａ３、Ｄａｔａ４、Ｄａｔａ５、…のみをメモリ２
０に書き込み、このメモリ２０から順次読み出した映像
データをプラズマディスプレイパネル１６に取り込んで
対応する画像を表示するようにしていた。

【０００６】また、従来の第２の方法では、メモリ制御
回路１８によって、映像信号処理回路１０で信号処理さ
れた図４の（ａ）に示す映像データの全て（Ｄａｔａ
１、Ｄａｔａ２、Ｄａｔａ３、ＤａｔａＸ、Ｄａｔａ
４、Ｄａｔａ５、Ｄａｔａ６、ＤａｔａＸ、…）をメモ
リ２０に書き込み、このメモリ２０から表示に必要な映
像データのみ（Ｄａｔａ１、Ｄａｔａ２、Ｄａｔａ３、
Ｄａｔａ４、Ｄａｔａ５、…）を順次読み出してプラズ
マディスプレイパネル１６に取り込んで対応する画像を
表示するようにしていた。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た従来の方法及び装置では、映像データを記憶させるた
めのメモリ２０と、このメモリ２０の映像データの読み
書きを制御するためのメモリ制御回路１８とが必要にな
るので、回路構成が複雑になるとともに、高価になると
いう問題点があった。

【０００８】本発明は上述の問題点に鑑みなされたもの
で、映像データを記憶させるためのメモリや、このメモ
リの読み書きを制御するためのメモリ制御回路を不要と
して、回路構成を簡単にすることのできるディジタル画
像表示方法及び装置を提供することを目的とするもので
ある。

【０００９】

【課題を解決するための手段】請求項１に係る発明は、
映像信号処理回路で順次処理された複数ブロックの映像
データを、表示用クロックの立上り又は立下りのタイミ
ングでブロック毎にディジタル表示装置に取り込んで対
応した画像を表示する方法において、前記映像信号処理
回路で処理された複数ブロックの映像データの中に前記
ディジタル表示装置の表示に不要な映像データが一定間
隔で含まれているときに、前記表示用クロックの立上り
又は立下りのタイミングを制御することによって、前記
映像信号処理回路で処理された複数ブロックの映像デー
タの中の前記ディジタル表示装置の表示に必要な映像デ
ータのみを前記ディジタル表示装置に取り込むようにし
たことを特徴とするものである。

【００１０】請求項２に係る発明は、映像信号処理回路
で順次処理された複数ブロックの映像データと、表示用
クロックとをディジタル表示装置に入力し、前記表示用
クロックの立上り又は立下りのタイミングでブロック毎
に映像データを取り込んで対応した画像を表示する画像
表示装置において、前記映像信号処理回路で処理された
複数ブロックの映像データの中に存在する表示に必要な
映像データと表示に不要な映像データの出現タイミング
に対応して、前記ディジタル表示装置に入力する表示用
クロックの立上り又は立下りのタイミングを制御する表
示用クロック制御回路を設けてなることを特徴とするも
のである。

【００１１】請求項３に係る発明は、請求項２の発明に
おいて、表示用クロック制御回路を、映像信号処理回路
で順次処理された複数ブロックの映像データの中に存在
する表示に必要な映像データと表示に不要な映像データ
の出現タイミングに対応した制御信号を出力する制御信
号発生回路と、ディジタル表示装置に表示用クロックを
入力する線路に挿入された論理積回路とで構成してな
り、この論理積回路の他方の入力側に制御信号発生回路
の出力側を結合してなるものである。

【００１２】

【作用】請求項１の発明は、映像信号処理回路で順次処
理された複数ブロックの映像データが、表示用クロック
の立上り又は立下りのタイミングでブロック毎にディジ
タル表示装置に取り込まれ、対応した画像が表示され
る。このとき、映像信号処理回路で処理された複数ブロ
ックの映像データの中にディジタル表示装置の表示に不
要な映像データが一定間隔で含まれているとすると、表
示用クロックの立上り又は立下りのタイミングを制御し
て、ディジタル表示装置の表示に必要な映像データのみ
がディジタル表示装置に取り込まれる。

【００１３】請求項２の発明は、映像信号処理回路で順
次処理された複数ブロックの映像データが、表示用クロ
ックの立上り又は立下りのタイミングでブロック毎にデ
ィジタル表示装置に取り込まれ、対応した画像が表示さ
れる。このとき、映像信号処理回路で処理された複数ブ
ロックの映像データの中にディジタル表示装置の表示に
不要な映像データが一定間隔で含まれているとすると、
表示用クロック制御回路が、映像信号処理回路で順次処
理された複数ブロックの映像データの中に存在する表示
に必要な映像データと表示に不要な映像データの出現タ
イミングに対応して、表示用クロックの立上り又は立下
りのタイミングを制御して、ディジタル表示装置の表示
に必要な映像データのみがディジタル表示装置に取り込
まれる。

【００１４】請求項３の発明は、請求項２の発明におい
て、制御信号発生回路が、映像信号処理回路で順次処理
された複数ブロックの映像データの中に存在する表示に
必要な映像データと表示に不要な映像データの出現タイ
ミングに対応した制御信号を、論理積回路の一方の入力
側に出力する。このため、ディジタル表示装置に入力す
る映像データ取込用の表示用クロックは、制御信号発生
回路の制御信号で制御され、ディジタル表示装置の表示
に必要な映像データのみがディジタル表示装置に取り込
まれる。

【００１５】

【実施例】以下、本発明によるディジタル画像表示方法
及び装置の一実施例を図１及び図２を用いて説明する。
図１において図３と同一部分は同一符号とする。図１に
おいて、１０は映像信号処理回路、１２は映像信号入力
端子、１４はクロック入力端子、１６はディジタル表示
装置の一例としてのプラズマディスプレイパネルであ
る。

【００１６】前記映像信号処理回路１０は、前記映像信
号入力端子１２に入力したディジタル映像信号を、前記
クロック入力端子１４に入力したクロックを用いて信号
処理することよって、時系列の複数ブロックの映像デー
タＤａｔａ１、Ｄａｔａ２、Ｄａｔａ３、ＤａｔａＸ、
Ｄａｔａ４、Ｄａｔａ５、Ｄａｔａ６、ＤａｔａＸ、…
を、前記プラズマディスプレイパネル１６に出力するよ
うに構成されている。前記映像データＤａｔａ１、Ｄａ
ｔａ２、Ｄａｔａ３、ＤａｔａＸ、…のそれぞれは、１
画素または複数画素を１ブロックとする映像データを表
わす。

【００１７】２２は表示用クロック制御回路で、この表
示用クロック制御回路２２は、制御信号Ｇを出力する制
御信号発生回路２４と、前記クロック入力端子１４に入
力したクロックを前記プラズマディスプレイパネル１６
に入力させる線路に挿入された論理積回路（アンド回
路）２６とを具備し、この論理積回路２６の他方の入力
側には前記制御信号発生回路２４から出力する制御信号
Ｇが入力している。

【００１８】前記制御信号発生回路２４は、前記映像信
号処理回路１０から出力する映像データ（Ｄａｔａ１、
Ｄａｔａ２、Ｄａｔａ３、ＤａｔａＸ、…）の中に存在
する表示に必要な映像データ（Ｄａｔａ１、Ｄａｔａ
２、Ｄａｔａ３、Ｄａｔａ４、…）と表示に不要な映像
データ（ＤａｔａＸ、…）の出現タイミングに対応した
制御信号Ｇを出力するように構成されている。

【００１９】つぎに、図１の装置を用いて本発明方法を
実施した例を、図２を併用して説明する。 （イ）映像信号処理回路１０は、従来例と同様にして、
映像信号入力端子１２に入力したディジタル映像信号
を、クロック入力端子１４に入力した、図２の（ａ）に
示すようなクロックを用いて信号処理（例えば、内挿処
理や外挿処理などの補間処理）することによって、同図
の（ｂ）に示すような複数ブロックの映像データＤａｔ
ａ１、Ｄａｔａ２、Ｄａｔａ３、ＤａｔａＸ、Ｄａｔａ
４、Ｄａｔａ５、Ｄａｔａ６、ＤａｔａＸ、…を出力す
る。

【００２０】（ロ）表示用クロック制御回路２２の制御
信号発生回路２４は、映像信号処理回路１０から出力す
る映像データＤａｔａ１、Ｄａｔａ２、Ｄａｔａ３、Ｄ
ａｔａＸ、Ｄａｔａ４、…の中に存在する表示に必要な
映像データ（Ｄａｔａ１、Ｄａｔａ２、Ｄａｔａ３、Ｄ
ａｔａ４、…）と表示に不要な映像データ（Ｄａｔａ
Ｘ、…）の出現タイミングに対応した、図２の（ｃ）に
示すような制御信号Ｇを出力する。

【００２１】この制御信号Ｇは、例えば映像信号処理回
路１０内の信号に基づいて作成され、その第１番目の立
下り点（ＨレベルからＬレベルへの変化点）Ｔ₃は、第
３番目のクロックの立下り点ｔ₃より後であって第４番
目のクロックの立下り点ｔ₄より前となり（ｔ₃＜Ｔ₃＜
ｔ₄）、その第１番目の立上り点（ＬレベルからＨレベ
ルへの変化点）Ｔ₄は、第４番目のクロックの立下り点
ｔ₄より後であって第５番目のクロックの立下り点ｔ₅よ
り前となる（ｔ₄＜Ｔ₄＜ｔ₅）ように作成される。以
下、同様である。

【００２２】（ハ）論理積回路２６は、この制御信号Ｇ
（同図の（ｃ））とクロック入力端子１４に入力したク
ロック（同図の（ａ））との論理積をとって、図２の
（ｄ）に示すような信号を表示用クロックとしてプラズ
マディスプレイパネル１６に出力する。このため、プラ
ズマディスプレイパネル１６は、図２の（ｄ）及び
（ｅ）に示す表示用クロックの立下りのタイミングで、
映像信号処理回路１０から出力する映像データＤａｔａ
１、Ｄａｔａ２、Ｄａｔａ３、Ｄａｔａ４、…をブロッ
ク毎に取り込むので、同図の（ｆ）に示すような表示に
必要な映像データＤａｔａ１、Ｄａｔａ２、Ｄａｔａ
３、Ｄａｔａ４、…のみを取り込んで表示し、表示に不
要なＤａｔａＸ、…を取り込まない。

【００２３】前記実施例では、表示用クロック制御回路
を制御信号発生回路と論理積回路で形成し、制御信号発
生回路から出力する制御信号Ｇとクロックとの論理積信
号を、表示用クロックとしてプラズマディスプレイパネ
ルに出力するように構成したが、本発明はこれに限るも
のではなく、映像信号処理回路で順次処理された複数ブ
ロックの映像データの中に存在する表示に必要な映像デ
ータと表示に不要な映像データの出現タイミングに対応
して、表示用クロックの立上り又は立下りのタイミング
を制御してプラズマディスプレイパネルに出力するもの
であればよい。

【００２４】前記実施例では、ディジタル表示装置とし
てプラズマディスプレイパネルを用いるようにしたが、
本発明はこれに限るものではない。例えば、ディジタル
表示装置として液晶ディスプレイパネルを用いるように
してもよい。

【００２５】

【発明の効果】請求項１の発明に係るディジタル画像表
示方法は、映像信号処理回路で順次処理された複数ブロ
ックの映像データの中にディジタル表示装置の表示に不
要な映像データが一定間隔で含まれているときに、表示
用クロックの立上り又は立下りのタイミングを制御する
ことによって、映像信号処理回路で処理された複数ブロ
ックの映像データの中のディジタル表示装置の表示に必
要な映像データのみをディジタル表示装置に取り込むよ
うにしたので、従来必要であったメモリ及びメモリ制御
回路を不要とすることができる。このため、ディジタル
画像表示装置の構成を簡単にして、安価にすることがで
きる。

【００２６】請求項２の発明に係るディジタル画像表示
装置は、映像信号処理回路で順次処理された複数ブロッ
クの映像データの中にディジタル表示装置の表示に不要
な映像データが一定間隔で含まれているときに、表示用
クロック制御回路が、映像信号処理回路で処理された時
系列の複数ブロックの映像データの中に存在する表示に
必要な映像データと表示に不要な映像データの出現タイ
ミングに対応して、表示用クロックの立上り又は立下り
のタイミングを制御するように構成したので、従来必要
であったメモリ及びメモリ制御回路を不要とすることが
できる。このため、装置の構成を簡単にして、安価にす
ることができる。

【００２７】請求項３の発明に係るディジタル画像表示
装置は、請求項２の発明において、表示用クロック制御
回路を制御信号発生回路と論理積回路で形成し、この制
御信号発生回路から出力する制御信号を、映像信号処理
回路で処理された複数ブロックの映像データの中に存在
する表示に必要な映像データと表示に不要な映像データ
の出現タイミングに対応させて、論理積回路の一方の入
力側に出力するように構成した。このため、表示用クロ
ック制御回路の構成をより簡単にすることができる。

【図面の簡単な説明】

【図１】本発明によるディジタル画像表示方法を実施す
る装置の概略構成図である。

【図２】図１の装置の作用を説明するタイミングチャー
トである。

【図３】従来のディジタル画像表示方法を実施する装置
の概略構成図である。

【図４】図３の装置の作用を説明する説明図である。

【符号の説明】

１０…映像信号処理回路、 １２…映像信号入力端子、
１４…クロック入力端子、１６…プラズマディスプレイ
パネル（ディジタル表示装置の一例）、１８…メモリ制
御回路、 ２０…メモリ、２２…表示用クロック制御回
路、 ２４…制御信号発生回路、２６…論理積回路（ア
ンド回路）、Ｄａｔａ１〜Ｄａｔａ７…表示に必要な映
像データ、ＤａｔａＸ…表示に不要な映像データ、Ｇ…
制御信号、 ｔ₁〜ｔ₃…クロックの立下り点、Ｔ₃…制
御信号Ｇの立下り点、 Ｔ₄…制御信号Ｇの立上り点。

Claims (3)

【特許請求の範囲】
1. 【請求項１】映像信号処理回路で順次処理された複数ブ
   ロックの映像データを、表示用クロックの立上り又は立
   下りのタイミングでブロック毎にディジタル表示装置に
   取り込んで対応した画像を表示する方法において、前記
   映像信号処理回路で処理された複数ブロックの映像デー
   タの中に前記ディジタル表示装置の表示に不要な映像デ
   ータが一定間隔で含まれているときに、前記表示用クロ
   ックの立上り又は立下りのタイミングを制御することに
   よって、前記映像信号処理回路で処理された複数ブロッ
   クの映像データの中の前記ディジタル表示装置の表示に
   必要な映像データのみを前記ディジタル表示装置に取り
   込むようにしたことを特徴とするディジタル画像表示方
   法。
2. 【請求項２】映像信号処理回路で順次処理された複数ブ
   ロックの映像データと、表示用クロックとをディジタル
   表示装置に入力し、前記表示用クロックの立上り又は立
   下りのタイミングでブロック毎に映像データを取り込ん
   で対応した画像を表示する画像表示装置において、前記
   映像信号処理回路で処理された複数ブロックの映像デー
   タの中に存在する表示に必要な映像データと表示に不要
   な映像データの出現タイミングに対応して、前記ディジ
   タル表示装置に入力する表示用クロックの立上り又は立
   下りのタイミングを制御する表示用クロック制御回路を
   設けてなることを特徴とするディジタル画像表示装置。
3. 【請求項３】表示用クロック制御回路は、映像信号処理
   回路で順次処理された複数ブロックの映像データの中に
   存在する表示に必要な映像データと表示に不要な映像デ
   ータの出現タイミングに対応した制御信号を出力する制
   御信号発生回路と、ディジタル表示装置に表示用クロッ
   クを入力する線路に挿入された論理積回路とからなり、
   前記論理積回路の他方の入力側に前記制御信号発生回路
   の出力側を結合してなる請求項２記載のディジタル画像
   表示装置。