JPH07253767A - Ｔｆｔディスプレイ装置 - Google Patents

Ｔｆｔディスプレイ装置

Info

Publication number
JPH07253767A
JPH07253767A JP6912794A JP6912794A JPH07253767A JP H07253767 A JPH07253767 A JP H07253767A JP 6912794 A JP6912794 A JP 6912794A JP 6912794 A JP6912794 A JP 6912794A JP H07253767 A JPH07253767 A JP H07253767A
Authority
JP
Japan
Prior art keywords
signal
pixel
tft
lines
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6912794A
Other languages
English (en)
Other versions
JP3438190B2 (ja
Inventor
Toshihiro Sato
敏浩 佐藤
Hiroko Hayata
浩子 早田
Yuichi Numata
祐一 沼田
Takuo Kaito
拓生 海東
Jun Ishikawa
純 石川
Shigeo Shimomura
繁雄 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP06912794A priority Critical patent/JP3438190B2/ja
Priority to US08/396,604 priority patent/US5648792A/en
Priority to KR1019950005191A priority patent/KR0142131B1/ko
Publication of JPH07253767A publication Critical patent/JPH07253767A/ja
Application granted granted Critical
Publication of JP3438190B2 publication Critical patent/JP3438190B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ポリシリコン膜を利用してＴＦＴ表示パネル
とその駆動回路を一体的に形成し、フリッカを低減し安
定した表示動作を行うＴＦＴディスプレイ装置を提供す
る。 【構成】 互いに実質的に直交するように形成された走
査線にゲートが接続され、信号線にドレインが接続され
てなるＴＦＴトランジスタと、かかるＴＦＴトランジス
タのソースに画素電極が設けられてなるＴＦＴ表示パネ
ルと、かかる表示パネル上に形成され、シルアルに入力
された画素信号をパラレルに出力させる信号線駆動回路
及び上記走査線を隣接する２つを同時にしかもフィール
ド毎にその組み合わせを異ならせて選択する走査線駆動
回路とを備え、上記走査線駆動回路により同時選択され
る２行分の画素に対して、一方の行に対応した画素に書
き込まれる信号と他方の行に対応した画素に書き込まれ
る信号とが互いに逆極性となるようにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＴＦＴ（薄膜トラン
ジスタ）ディスプレイ装置に関し、特にガラス基板上に
ＴＦＴアクティブマトリックス構成の表示パネル及びそ
の駆動回路が形成されたものに利用して有効な技術に関
するものである。
【０００２】
【従来の技術】ＴＦＴディスプレイ装置の小型化するに
つれて、従来のアモルファスシリコン薄膜をトランジス
タのチャンネル層とする方式では開口率が極端に低い。
この理由は、トランジスタの特性に限界があり、その寸
法を小さくできないからである。このようにアモルファ
スシリコン薄膜を用いたトランジスタでは、駆動回路の
特性が十分ではないために外部に周辺駆動回路を外付と
するものである。
【０００３】ポリシリコン膜を用いてＴＦＴトランジス
タを形成するとともに、同一ガラス基板上に駆動回路も
形成したものが開発されている。ポリシリコン膜を用い
たＴＦＴ素子は、画素数が１０万程度で表示エリアの対
角長が０．７インチの製品が小型ビディオカメラのカラ
ーファインダとして用いられている。このポリシリコン
膜を用いてＴＦＴディスプレイ装置においても、プロジ
ェクタのライトバルブとしての利用や、バーチャルリア
リティを指向したヘッドマウント（眼鏡型）ディスプレ
イ用のパネルとしての用途も開発されている。このよう
なポリシリコン膜を利用したＴＦＴディスプレイ装置に
関しては、例えば日経マグロウヒル社１９９４年２月２
８日付『日経エレクトロニクス』頁１０３〜頁１０９が
ある。
【０００４】
【発明が解決しようとする課題】上記のようなポリシリ
コン膜を用いたＴＦＴディスプレイ装置においても、高
精細化が望まれており、その画素数を増加させる必要が
ある。しかしながら、約１０万程度の画素では走査線の
数が２４０本程度と上記のようにプロジェクタノライト
バルブやヘッドマウントディスプレイとしては画質が悪
く、これらに利用できるよう約３０万程度の画素すると
きには走査線の数も４８０本程度と２倍になる。しかし
ながら、１画面を構成する時間は同じであるから、４８
０本の走査線をインターレスにより駆動しようとする
と、上記ポリシリコン膜を用いた駆動回路では、十分な
速度が得られずにアモルファスシリコン膜を用いたＴＦ
Ｔディスプレイ装置と同様に、駆動回路を外付にしなけ
ればならないという問題が生じてポリシリコン膜を用い
たＴＦＴディスプレイ装置の特長が生かされない。
【０００５】アモルファスシリコンＴＦＴを用いた中、
大型のＴＦＴディスプレイ装置においては、特開昭５９
−２２５６８３号公報、特開昭６０−４９９２号公報の
ように、１本の走査線の情報を走査方向に隣合う２本の
画素電極に表示させ、奇数フィールドと偶数フィールド
とで画素の組み合わせを変えて表示させる方法がある。
しかしながら、これらの表示駆動方法では、実質的に２
つの画素により１つの画素を構成して同じ信号を供給す
るものであるので、解像度及びフリッカ等の特性が悪く
なってしまい、せっかくの画素の高精細化が生かされな
いという問題がある。
【０００６】この発明の目的は、ポリシリコン膜を利用
してＴＦＴ表示パネルとその駆動回路を一体的に形成す
るとともに、高精細化を実現したＴＦＴディスプレイ装
置を提供することにある。この発明の前記ならびにその
ほかの目的と新規な特徴は、本明細書の記述および添付
図面から明らかになるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、互いに実質的に直交するよ
うに形成された走査線にゲートが接続され、信号線にド
レインが接続されてなるＴＦＴトランジスタと、かかる
ＴＦＴトランジスタのソースに画素電極が設けられてな
るＴＦＴ表示パネルと、かかる表示パネル上に形成さ
れ、シルアルに入力された画素信号をパラレルに出力さ
せる信号線駆動回路及び上記走査線を隣接する２つを同
時にしかもフィールド毎にその組み合わせを異ならせて
選択する走査線駆動回路とを備え、上記走査線駆動回路
により同時選択される２行分の画素に対して、一方の行
に対応した画素に書き込まれる信号と他方の行に対応し
た画素に書き込まれる信号とが互いに逆極性となるよう
にする。
【０００８】
【作用】上記した手段によれば、２行同時選択するにも
かかわらず、それぞれの行には逆極性の信号が供給され
るから、フリッカが低減できるとともに信号線と共通プ
レート電極に伝えられるノイズが相殺されて安定した表
示動作を行わせることができる。
【０００９】
【実施例】図１には、この発明に係るＴＦＴディスプレ
イ装置における表示部と信号線駆動回路の一実施例の概
略構成図が示されている。同図においては、表示部にお
いて走査線電極やＴＦＴトランジスタは省略されている
が、横方向に並べられた画素は同一の走査線電極に接続
されるものと理解されたい。これらの各回路は、ガラス
基板（石英基板）上に形成されたポリシリコン膜を利用
して、ＴＦＴトランジスタ及びＰチャンネル型とＮチャ
ンネル型ＭＯＳＦＥＴのチャンネル層が形成される。
【００１０】表示部において、各画素にはカラーフィル
タがＲＧＢの文字により表されている。この実施例で
は、一対の信号線（ドレインライン）により偶数行と奇
数行の画素に分けられる。例えば、左端の一対からなる
信号線のうち、左側の信号線は下から第２行目の画素Ｇ
と、第４行目の画素Ｇ、第６行目の画素Ｇ・・・・がそ
れぞれ設けられる。他方の信号は、下から第１行目の画
素Ｒ、第３行目の画素Ｒ、第５行目の画素Ｒ・・・・が
それぞれ設けられる。第２番目の一対からなる信号線の
うち左側の信号線は下から第２行目の画素Ｂと、第４行
目の画素Ｂ、第６行目の画素Ｂ・・・・がそれぞれ設け
られる。他方の信号は、下から第１行目の画素Ｇ、第３
行目の画素Ｇ、第５行目の画素Ｇ・・・・がそれぞれ設
けられる。第３番目の一対からなる信号線のうち左側の
信号線は下から第２行目の画素Ｒと、第４行目の画素
Ｒ、第６行目の画素Ｒ・・・・がそれぞれ設けられる。
他方の信号は、下から第１行目の画素Ｂ、第３行目の画
素Ｂ、第５行目の画素Ｂ・・・・がそれぞれ設けられ
る。上記３対の信号線を単位として、同じ繰り返しのパ
ターンにより各画素が設けられる。
【００１１】上記一対からなる信号線のうちの左側の信
号線には、画素クロックと同期して例えば負極性信号Ｂ
−、Ｒ−及びＧ−が供給され、右側の信号線には画素ク
ロックに同期して正極性信号Ｒ＋、Ｇ＋及びＢ＋が供給
される。これらの信号の極性は、液晶に直流電圧が印加
されるのを防ぐために、フィールド毎に極性が逆にされ
る。これらの一対からなる信号線は、次に説明するシフ
トレジスタにより同時にスイッチ制御されるスイッチＭ
ＯＳＦＥＴからなるサンプリングホールド回路Ｓ／Ｈに
より同時に選択されて、上記信号Ｂ−、Ｒ−及びＧ−と
Ｒ＋、Ｇ＋がそれぞれ供給される。
【００１２】上記信号線を左から順に順次選択するため
に、特に制限されないが、奇数番目用と偶数番目用のシ
フトレジスタが３個ずつ設けられる。奇数番目用のシフ
トレジスタは、シフトレジスタＳ／Ｒ１、Ｓ／Ｒ３及び
Ｓ／Ｒ５からなり、スタートパルスＤＸが共通に供給さ
れるとともに、各シフトレジスタの第１段目の出力は、
第１番目、第３番目及び第５番目の信号線に対応した選
択信号を形成する。シフトレジスタＳ／Ｒ１の２段目の
回路は、第７番目の信号線の選択信号を形成するように
され、シフトレジスタＳ／Ｒ３の第２段目の回路は、第
９番目の信号線の選択信号を形成するようにされ、シフ
トレジスタＳ／Ｒ５の第２段目の回路は、第１１番目の
信号線を選択するようにされる。つまり、各奇数番用の
シフトレジスタは、奇数番目の信号線の３つ置きの選択
信号を形成するようにされる。
【００１３】偶数番目用のシフトレジスタは、シフトレ
ジスタＳ／Ｒ２、Ｓ／Ｒ４及びＳ／Ｒ６からなり、スタ
ートパルスＤＸが共通に供給されるとともに、各シフト
レジスタの第１段目の出力は、第２番目、第４番目及び
第５番目の信号線に対応した選択信号を形成する。シフ
トレジスタＳ／Ｒ２の２段目の回路は、第８番目の信号
線の選択信号を形成するようにされ、シフトレジスタＳ
／Ｒ４の第２段目の回路は、第１０番目の信号線の選択
信号を形成するようにされ、シフトレジスタＳ／Ｒ６の
第２段目の回路は、第１２番目の信号線を選択するよう
にされる。つまり、各偶数番用のシフトレジスタは、偶
数番目の信号線の３つ置きの選択信号を形成するように
される。
【００１４】上記のようにシフトレジスタを６個に分け
たことに応じて、そのシフトクロックも画素クロックを
１／６に分周したクロック信号ＣＬＸ１〜ＣＬＸ６とさ
れる。各シフトレジスタＳ／Ｒ１〜Ｓ／Ｒ６は、画素ク
ロックの１／６の遅い周期により順次にシフト動作を行
うが、それぞれが１画素クロックずつずれて選択信号を
形成するので、上記画素信号を信号線に伝えるサンプリ
ングホールド回路Ｓ／Ｈは、画素クロックに同期してシ
リアルに入力された各画素信号を順次に一対からなる信
号線に出力するものである。
【００１５】シフトレジスタは、上記のように表示部と
同じガラス基板上に形成されたポリシリコン膜を利用し
たＭＯＳＦＥＴを用いているのでスイッチ特性が単結晶
シリコン基板上に形成されるＭＯＳＦＥＴに比べてスイ
ッチング特性が悪い。表示部が多画素化に伴い、画素ク
ロックの周波数が高くされるので、上記のような分割に
より、画素クロックの１／６の周波数にシフトクロック
低下させることにより、十分な動作マージンを確保する
ことができる。
【００１６】図２には、上記信号線駆動部の一実施例の
回路図が示されている。奇数行用（ＯＤＤ）と偶数行用
（ＥＶＥＮ）のサンプリングホールド回路Ｓ／Ｈは、ス
イッチＭＯＳＦＥＴにより構成され、そのゲートにはシ
フトレジスタにより形成された選択信号が共通に供給さ
れる。上記スイッチＭＯＳＦＥＴは、その信号線に設け
られるカラー画素に対応して前記のように画素信号線／
Ｒ、／Ｇ及び／Ｂと、Ｒ、Ｇ及びＢに接続される。ここ
で、／Ｒ、／Ｇ及び／Ｂは、図１のＲ−、Ｇ−及びＢ−
に対応し、Ｒ、Ｇ及びＢはＲ＋、Ｇ＋及びＢ＋に対応し
ている。
【００１７】シフトレジスタの単位回路は、入力用のク
ロックドインバータ回路と、インバータ回路と帰還用の
クロックドインバータ回路からなるラッチ回路と、出力
用のインバータ回路から構成される。これのようなクロ
ックドインバータ回路を用いたシフトレジスタそのもの
は、公知であるのでその詳細な説明は省略する。
【００１８】信号ＤＸは、スタートパルスであり、この
スタートパルスのハイレベルを上記シフトクロックＣＬ
Ｘ１〜ＣＬＸ６により順次に取り込んで、シフトさせる
ことにより、画面の左端から順に信号線を選択する選択
信号を形成することができる。このようなシフトクロッ
クＣＬＸ１〜ＣＬＸ６とスタートパルスＤＸは、図８の
タイミング図に示されている。
【００１９】すなわち、水平同期信号Ｈ−ＳＹＮＣによ
り水平帰線帰還が終了してから、画素の左端に対応して
スタートパルスＤＸを発生させると、シフトクロックＣ
ＬＸ１〜ＣＬＸ６に同期して、順次にその位相差分だけ
選択信号を形成して６対の信号線を順次に選択するもの
である。
【００２０】図３には、走査線駆動回路の一実施例の回
路図が示されている。この実施例では、隣接する２つの
走査線を奇数フィールド（第１フィールド）と偶数フィ
ールド（第２フィールド）とで組み合わせを変えて同時
選択するために、（Ｂ）のように奇数行と偶数行に対応
した２つのシフトレジスタから構成される。この走査線
の選択信号を形成するシフトレジスタの単位回路は、入
力用のクロックドインバータ回路、インバータ回路と帰
還用のクロックドインバータ回路からなるラッチ回路
と、出力用のクロックドインバータ回路から構成され
る。
【００２１】シフトクロックは、奇数用のシフトクロッ
クＣＬＹＯと偶数用のシフトクロックＣＬＹＥから構成
される。上記フィールド毎に選択行の組み合わせを異な
らせるために、スタートパルスが奇数用ＤＹＯと偶数用
ＤＹＥに分けて設けられる。
【００２２】図７に示すように、第１フィールド（奇数
フィールド）では、スタートパルスＤＹＯとＤＹＥを同
時に発生させる。これにより、シフトクロックＣＬＹＯ
とＣＬＹＥに同期して、第１行目と第２行目のような組
み合わせにより順次に走査線が２本ずつ選択される。
【００２３】図７において、第２フィールド（偶数フィ
ールド）では、スタートパルスＤＹＯに対してＤＹＥが
Ｈ−ＳＹＮＣの１周期遅れて発生させられる。そして、
シフトクロックＣＬＹＥも、極性が反転させられる。こ
れにより、最初は第１行目だけ選択させられ、以後シフ
トクロックＣＬＹＯとＣＬＹＥに同期して、第２行目と
第３行目のような組み合わせにより順次に走査線が２本
ずつ選択される。
【００２４】図３の（Ａ）において、第１フィールドで
は、同図に代表として例示的に示された２つの画素に対
して、一方の信号線から負極性の画素信号が供給され、
他方の信号線から正極性の画素信号が供給される。これ
により、従来のように２行同時選択して、同じ信号を書
き込みの比べて奇数行と偶数行に対応した画素信号を極
性を変えてサンプリングホールドさせるものであるの
で、画素数にほほ対応した高精細の表示画面を得ること
ができる。しかも、上記のように信号線に供給される極
性を互いに逆極性としているので、コモン電極側に伝え
られるノイズが相殺されてノイズの影響も低減できるも
のである。
【００２５】図４には、この発明に係る表示部の一実施
例の構成図が示されている。同図において（Ａ）には、
等価回路が示され、（Ｂ）にはその素子レイアウト図が
示されている。
【００２６】偶数用と奇数用に設けられた２本のドレイ
ン線（ＤＲＡＩＮ ＬＩＮＥ）は、保持容量Ｃａｄｄの
上部に重ねて配置し、１行毎にその組み合わせを隣接さ
れる信号線と交互に組み合わせを変えるようにしてい
る。つまり、一対の信号線はある行では隣接して配置さ
れ、次の行では左右に分かれてその間に画素電極ＣLCを
形成するようにし、この画素電極が形成される部分では
互いに隣接する信号線の一方と隣接して配置させられ
る。隣の信号線では、上記画素が１行分ずれて配置させ
られることにより同様なパターンにより形成される。こ
れにより、画素の開口（ＣLC）を広くすることができ、
ディスプレイパネルとしての光利用効率を向上させるこ
とができる。そして、小型高精細パネルにおいて問題と
なる表示画面の明るさ低下の問題が改善される。
【００２７】これにより、小型高精細のディスプレイパ
ネルを必要とする電子ビューファインダやプロジェクタ
のライトバルブ、あるいはバーチャルリアリティ用のヘ
ッドマウントディスプレイの性能を高くすることができ
る。
【００２８】図５には、上記ＴＦＴディスプレイ装置に
おける表示部（ＰＩＸＣＥＬ ＡＲＥＡ）と駆動部（Ｉ
ＮＴＥＧＲＡＴＥＤ ＤＲＩＶＥＲ）のＭＯＳＦＥＴの
製造方法を説明するための製造工程断面図が示されてい
る。
【００２９】（Ａ）では、洗浄した石英基板が準備され
る。
【００３０】（Ｂ）では、表面に第１層目のポリシリコ
ン膜が形成される。
【００３１】（Ｃ）では、上記第１層目のポリシリコン
膜のうち素子が形成される部分を残して選択的に除去さ
れ、その表面に熱酸化膜が形成される。
【００３２】（Ｄ）では、ＭＯＳＦＥＴのゲート電極及
びＴＦＴのゲート電電極、キャパシタＣadd の電極とな
る第２層目のポリシリコン膜が選択的に形成される。上
記キャパシタＣadd の他方の電極となる１層目のポリシ
リコン層には、不純物が導入されて低抵抗化が図られて
いる。上記ゲート電極をマスクとして第１層目ポリシリ
コン膜には不純物が導入されてソース，ドレイン領域が
形成される。
【００３３】（Ｅ）では、層間絶縁膜が形成され、信号
線やＭＯＳＦＥＴのソース，ドレインにコンタクト穴が
設けられる。
【００３４】（Ｆ）では、アルミニュウムからなる信号
線、及び駆動回路を構成するＭＯＳＦＥＴのソース、ド
レインに接続される信号線や電源線が形成される。
【００３５】（Ｇ）では、保護膜であるＰ−ＳｉＮが形
成され、画像表示領域（ＰＩＸＣＥＬＡＲＥＡ）におい
て、上記Ｐ−ＳｉＮの一部を選択的に除去すると共に、
Ａｌ（アルミニュウム）パターンと外部接続端子との接
触箇所において除去する工程を経て、画像表示領域のソ
ース電極の一部にコンクタトホールを設け、最終的に透
明電極膜ＩＴＯを形成してＴＦＴ基板が完成される。
【００３６】図６には、この発明に係るＴＦＴディスプ
レイ装置を用いた表示装置の一実施例のブロック図が示
されている。この実施例のＴＦＴディスプレイは、７２
０×４８０画素の高精細の表示部と前記のような信号線
と走査線の駆動回路を内蔵している。
【００３７】ＮＴＳＣ方式のアナログ信号は、信号処理
ＩＣを通してマルチプレクサによりＲ、Ｇ及びＢのカラ
ー画像信号に分離され、フィールド毎に極性が反転され
て上記のような画素信号として入力される。
【００３８】コントロールＩＣは、上記ＮＴＳＣ方式の
複合映像信号に含まれる同期信号Ｃ−ＳＹＮＣを受け
て、上記水平方向の画素数７２０に対応した画素クロッ
クを形成して、上記マルチプレクサに入力してカラー画
像信号信号の分離を行って上記のような各カラー信号を
形成する。また、レベルシフトＩＣに供給して、駆動動
作に必要なレベルにされたシフトクロック、スタートパ
ルス等のタイミング信号を形成してＴＦＴディスプイレ
装置に供給するものである。
【００３９】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１） 互いに実質的に直交するように形成された走査
線にゲートが接続され、信号線にドレインが接続されて
なるＴＦＴトランジスタと、かかるＴＦＴトランジスタ
のソースに画素電極が設けられてなるＴＦＴ表示パネル
と、かかる表示パネル上に形成され、シルアルに入力さ
れた画素信号をパラレルに出力させる信号線駆動回路及
び上記走査線を隣接する２つを同時にしかもフィールド
毎にその組み合わせを異ならせて選択する走査線駆動回
路とを備え、上記走査線駆動回路により同時選択される
２行分の画素に対して、一方の行に対応した画素に書き
込まれる信号と他方の行に対応した画素に書き込まれる
信号とが互いに逆極性となるようにすることにより、２
行同時選択するにもかかわらず、それぞれの行には逆極
性の信号が供給されるから、フリッカが低減できるとと
もに信号線と共通プレート電極に伝えられるノイズが相
殺されて安定した表示動作を行わせることができるとい
う効果が得られる。
【００４０】（２） 信号線を奇数列と偶数列に分け、
それぞれをＮ個置きの信号線に対応したＮ個のシフトレ
ジスタを設け、かかる２Ｎ個のシフトレジスタに対して
画素信号クロックを１／２Ｎに分周し、１画素クロック
分ずつ位相がずれた２Ｎ個からなるシフトクロックによ
りスタートパルスを順次にシフトさせて上記信号線を順
次に選択するようにすることにより、シフトレジスタの
シフトクロックを１／２Ｎに大幅に低下させることがで
き、ポリシリコン膜を利用して表示部と一体的に形成さ
れてなる駆動回路により高精細に対応した多数の信号線
を十分な動作マージンをもって駆動することができると
いう効果が得られる。
【００４１】（３） 偶数用と奇数用に設けられた一対
からなるドレイン線を、保持容量Ｃａｄｄの上部に重ね
て配置し、隣接する次の行では左右に分かれてその間に
画素電極形成するようにし、この画素電極が形成される
部分では互いに隣接する他の信号線の一方と隣接して配
置させるようにすることにより、画素の開口を広くでき
るために、ディスプレイパネルとしての光利用効率を向
上させることができるという効果が得られる。
【００４２】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、一対
からなるドレイン線の構成は、種々の実施形態を採るこ
とができる。信号線の選択信号を形成するシフトレジス
タは、前記のように６個に分けるもの他、同じ基板上に
形成されるＭＯＳＦＥＴの特性と、表示部に形成される
信号線の数に対応して決められる選択周波数に対応して
種々の実施形態を採ることができる。上記ポリシリコン
膜は、例えばアモルファス膜を介してガラス基板上に形
成するものであってもよい。
【００４３】この発明は、表示部と駆動部とが同じガラ
ス基板又は石英基板上に形成されたポリシリコン膜を利
用したＴＦＴディスプレイ装置に広く利用できる。
【００４４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、互いに実質的に直交するよ
うに形成された走査線にゲートが接続され、信号線にド
レインが接続されてなるＴＦＴトランジスタと、かかる
ＴＦＴトランジスタのソースに画素電極が設けられてな
るＴＦＴ表示パネルと、かかる表示パネル上に形成さ
れ、シルアルに入力された画素信号をパラレルに出力さ
せる信号線駆動回路及び上記走査線を隣接する２つを同
時にしかもフィールド毎にその組み合わせを異ならせて
選択する走査線駆動回路とを備え、上記走査線駆動回路
により同時選択される２行分の画素に対して、一方の行
に対応した画素に書き込まれる信号と他方の行に対応し
た画素に書き込まれる信号とが互いに逆極性となるよう
にすることにより、２行同時選択するにもかかわらず、
それぞれの行には逆極性の信号が供給されるから、フリ
ッカが低減できるとともに信号線と共通プレート電極に
伝えられるノイズが相殺されて安定した表示動作を行わ
せることができる。
【００４５】信号線を奇数列と偶数列に分け、それぞれ
をＮ個置きの信号線に対応したＮ個のシフトレジスタを
設け、かかる２Ｎ個のシフトレジスタに対して画素信号
クロックを１／２Ｎに分周し、１画素クロック分ずつ位
相がずれた２Ｎ個からなるシフトクロックによりスター
トパルスを順次にシフトさせて上記信号線を順次に選択
するようにすることにより、シフトレジスタのシフトク
ロックを１／２Ｎに大幅に低下させることができ、ポリ
シリコン膜を利用して表示部と一体的に形成されてなる
駆動回路により高精細に対応した多数の信号線を十分な
動作マージンをもって駆動することができるという効果
が得られる。
【００４６】偶数用と奇数用に設けられた一対からなる
ドレイン線を、保持容量Ｃａｄｄの上部に重ねて配置
し、隣接する次の行では左右に分かれてその間に画素電
極形成するようにし、この画素電極が形成される部分で
は互いに隣接する他の信号線の一方と隣接して配置させ
るようにすることにより、画素の開口を広くできるため
に、ディスプレイパネルとしての光利用効率を向上させ
ることができる。
【図面の簡単な説明】
【図１】この発明に係るＴＦＴディスプレイ装置におけ
る表示部と信号線駆動回路の一実施例を示す概略構成図
である。
【図２】この発明に係るＴＦＴディスプレイ装置におけ
る信号線駆動部の一実施例を示す回路図である。
【図３】この発明に係るＴＦＴディスプレイ装置におけ
る走査線駆動部の一実施例を示す回路図である。
【図４】この発明に係る表示部の一実施例を示す構成図
である。
【図５】この発明に係るＴＦＴディスプレイ装置におけ
る表示部と駆動部のＭＯＳＦＥＴの製造方法を説明する
ための製造工程断面図である。
【図６】この発明に係るＴＦＴディスプレイ装置を用い
た表示装置の一実施例を示すブロック図である。
【図７】この発明に係るＴＦＴディスプレイ装置にける
信号線駆動回路の一部動作を説明するためのタイミング
図である。
【図８】この発明に係るＴＦＴディスプレイ装置にける
走査線駆動回路の一部動作を説明するためのタイミング
図である。
【符号の説明】
Ｓ／Ｈ…サンプリングホールド回路、Ｓ／Ｒ１〜Ｓ／Ｒ
６…シフトレジスタ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/66 １０２ Ａ (72)発明者 沼田 祐一 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 海東 拓生 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 石川 純 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 下村 繁雄 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 互いに実質的に直交するように形成され
    た走査線にゲートが接続され、偶数行用と奇数行用に分
    離した一対からなる信号線のうちの各行に対応した一方
    にドレインが接続されてなるＴＦＴトランジスタと、か
    かるＴＦＴトランジスタのソースに画素電極が設けられ
    てなるＴＦＴ表示パネルと、かかる表示パネル上に形成
    され、シルアルに入力された画素信号を順次に出力させ
    る信号線駆動回路及び上記走査線を隣接する２つを同時
    にしかもフィールド毎にその組み合わせを異ならせて選
    択する走査線駆動回路とを備え、上記走査線駆動回路に
    より同時選択される２行分の画素に対して、一方の行に
    対応した画素に書き込まれる信号と他方の行に対応した
    画素に書き込まれる信号とが互いに逆極性になるように
    したことを特徴とするＴＦＴディスプレイ装置。
  2. 【請求項２】 上記信号駆動回路は、奇数列のうちのＮ
    個置きの信号線に対応したＮ個のシフトレジスタと、偶
    数列のうちのＮ個置きの信号線に対応したＮ個のシフト
    レジスタを用い、かかる２Ｎ個のシフトレジスタは、画
    素クロックが１／２Ｎに分周され、１画素クロック分ず
    つ位相がずれた２Ｎ個からなるシフトクロックによりス
    タートパルスを順次にシフトして上記信号線を順次に選
    択する回路と、かかる選択信号により互いに逆極性にさ
    れた画素信号を上記一対からなる信号線に伝えるサンプ
    ル／ホールド回路からなることを特徴とする請求項１の
    ＴＦＴディスプレイ装置。
  3. 【請求項３】 上記ＴＦＴトランジスタ及び信号線駆動
    回路と走査線駆動回路を構成するＭＯＳＦＥＴは、ガラ
    ス基板又は石英基板上に形成されてなるポリシリコン膜
    上に形成されるものであることを特徴とする請求項１又
    は請求項２のＴＦＴディスプレイ装置。
JP06912794A 1994-03-14 1994-03-14 Ｔｆｔディスプレイ装置 Expired - Lifetime JP3438190B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06912794A JP3438190B2 (ja) 1994-03-14 1994-03-14 Ｔｆｔディスプレイ装置
US08/396,604 US5648792A (en) 1994-03-14 1995-03-01 Liquid crystal display device having a thin film
KR1019950005191A KR0142131B1 (ko) 1994-03-14 1995-03-14 Tft디스플레이장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06912794A JP3438190B2 (ja) 1994-03-14 1994-03-14 Ｔｆｔディスプレイ装置

Publications (2)

Publication Number Publication Date
JPH07253767A true JPH07253767A (ja) 1995-10-03
JP3438190B2 JP3438190B2 (ja) 2003-08-18

Family

ID=13393670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06912794A Expired - Lifetime JP3438190B2 (ja) 1994-03-14 1994-03-14 Ｔｆｔディスプレイ装置

Country Status (3)

Country Link
US (1) US5648792A (ja)
JP (1) JP3438190B2 (ja)
KR (1) KR0142131B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015580A (ja) * 2001-06-29 2003-01-17 Mitsubishi Electric Corp 映像表示装置およびこれに用いられる発光表示素子の故障検出方法
KR100635085B1 (ko) * 1997-08-19 2007-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538841B2 (ja) * 1994-11-17 2004-06-14 セイコーエプソン株式会社 表示装置及び電子機器
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JPH09258700A (ja) * 1996-03-22 1997-10-03 Toshiba Electron Eng Corp 液晶表示装置の駆動回路
US6157356A (en) * 1996-04-12 2000-12-05 International Business Machines Company Digitally driven gray scale operation of active matrix OLED displays
JP3403027B2 (ja) * 1996-10-18 2003-05-06 キヤノン株式会社 映像水平回路
JPH1185114A (ja) * 1997-09-12 1999-03-30 Sanyo Electric Co Ltd データ線駆動回路
GB2330678A (en) 1997-10-16 1999-04-28 Sharp Kk Addressing a ferroelectric liquid crystal display
JP3024618B2 (ja) * 1997-11-19 2000-03-21 日本電気株式会社 液晶駆動回路
JP4181257B2 (ja) * 1998-01-21 2008-11-12 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
KR100291770B1 (ko) * 1999-06-04 2001-05-15 권오경 액정표시장치
KR100761589B1 (ko) * 2000-04-24 2007-09-27 소니 가부시끼 가이샤 액티브 매트릭스형 디스플레이
KR100387606B1 (ko) * 2000-06-09 2003-06-18 포스데이타 주식회사 멀티쓰레드 스케일링을 사용하는 디지털 비디오 신호의압축/다중 화면 처리 방법 및 그 장치
US7102610B2 (en) * 2003-04-21 2006-09-05 National Semiconductor Corporation Display system with frame buffer and power saving sequence
JP2005345770A (ja) * 2004-06-03 2005-12-15 Nec Electronics Corp 液晶パネル駆動方法，及び液晶表示装置
JP5397219B2 (ja) * 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
KR101969952B1 (ko) * 2012-06-05 2019-04-18 삼성디스플레이 주식회사 표시 장치
JP2015175921A (ja) 2014-03-13 2015-10-05 株式会社ジャパンディスプレイ 表示装置
JP6828247B2 (ja) * 2016-02-19 2021-02-10 セイコーエプソン株式会社 表示装置及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2205191A (en) * 1987-05-29 1988-11-30 Philips Electronic Associated Active matrix display system
US4922240A (en) * 1987-12-29 1990-05-01 North American Philips Corp. Thin film active matrix and addressing circuitry therefor
JP2641340B2 (ja) * 1991-06-13 1997-08-13 スタンレー電気株式会社 アクティブマトリクス液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635085B1 (ko) * 1997-08-19 2007-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2003015580A (ja) * 2001-06-29 2003-01-17 Mitsubishi Electric Corp 映像表示装置およびこれに用いられる発光表示素子の故障検出方法

Also Published As

Publication number Publication date
KR0142131B1 (ko) 1998-07-15
US5648792A (en) 1997-07-15
JP3438190B2 (ja) 2003-08-18

Similar Documents

Publication Publication Date Title
JP3438190B2 (ja) Ｔｆｔディスプレイ装置
US4822142A (en) Planar display device
EP0466378B1 (en) Liquid crystal display panel for reduced flicker
US6184853B1 (en) Method of driving display device
US5485293A (en) Liquid crystal display including color triads with split pixels
KR19980078805A (ko) 도트인버전 구동방식의 액정표시장치와 그 구동회로
JPH0713513A (ja) 双方向信号伝送回路網及び双方向信号転送シフトレジスタ
JPH1010546A (ja) 表示装置およびその駆動方法
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
JPH07199154A (ja) 液晶表示装置
JPH09190162A (ja) マトリクス型表示装置の駆動方法及び駆動回路
US7193603B2 (en) Display device having an improved video signal drive circuit
JPH0744669B2 (ja) 液晶表示装置
JP3082227B2 (ja) 液晶カラーディスプレイ装置
JP4082198B2 (ja) 液晶表示装置
JP3433022B2 (ja) 液晶表示装置
JP3064586B2 (ja) インターレース走査回路
JPH0315195B2 (ja)
JPS62169126A (ja) 液晶カラ−パネル駆動回路
WO2008133405A1 (en) Method for removing offset between channels of lcd panel
JP2530303B2 (ja) デイスプレイ装置
JPH0335290A (ja) アクティブマトリックス液晶ディスプレイの駆動方法
JPS6025395A (ja) ダイカストマシンのリンク式スプレー装置
JPS6217787A (ja) 平面表示パネル
JPH0279091A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term