KR100761589B1 - 액티브 매트릭스형 디스플레이 - Google Patents

액티브 매트릭스형 디스플레이 Download PDF

Info

Publication number
KR100761589B1
KR100761589B1 KR1020010021690A KR20010021690A KR100761589B1 KR 100761589 B1 KR100761589 B1 KR 100761589B1 KR 1020010021690 A KR1020010021690 A KR 1020010021690A KR 20010021690 A KR20010021690 A KR 20010021690A KR 100761589 B1 KR100761589 B1 KR 100761589B1
Authority
KR
South Korea
Prior art keywords
pixels
signal
rows
row
columns
Prior art date
Application number
KR1020010021690A
Other languages
English (en)
Other versions
KR20020003803A (ko
Inventor
곤도데쯔지로
다떼히라야스시
오꾸무라아끼히로
이노우에다까오
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20020003803A publication Critical patent/KR20020003803A/ko
Application granted granted Critical
Publication of KR100761589B1 publication Critical patent/KR100761589B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0205Simultaneous scanning of several lines in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0275Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/02Handling of images in compressed format, e.g. JPEG, MPEG

Abstract

본 발명의 액티브 매트릭스형 디스플레이는, 주 표면이 서로 대향하는 한 쌍의 기판, 기판상에 매트릭스 형태로 이차원적으로 배열된 다수의 화소, 화소의 행에 대응하여 배열된 주사 라인, 화소의 열에 대응하여 배열된 신호 라인, 주사 라인에 접속되어 행 단위로 화소를 선택하는 행 라인 구동 회로, 신호 라인에 접속되어 선택된 화소에 화상신호를 기록하는 열 라인 구동 회로 및, 열 방향으로 M 개의 화소 신호를, 행 방향으로 N 개(M 및 N은 1보다 큰 양의 정수)의 화소 신호를 갖는 블록 구획된 화상 신호가 공급되고, m 행 x n 열(m 및 n은 1보다 큰 양의 정수)의 블록에 따라 블록 구획된 화상 신호를 처리하는 신호 처리 회로를 포함한다. 신호 처리 회로는 열 라인 구동 회로에 처리된 신호를 블록 형태로 출력한다. 행 라인 구동 회로는 화소의 m 개의 행을 동시에 선택하고, 열 라인 구동 회로는 n 개의 열의 신호 라인에 화상 신호를 동시에 공급하고, 그에 따라 m 행 x n 열의 화소에 화상 신호가 동시에 기록된다. 따라서, 상기 액티브 매트릭스형 디스플레이에서는 이차원적 신호 입력이 가능하다.
이차원적 신호 입력, 화상 신호, 매트릭스 형태, 주사 라인, 신호 라인, 신호 처리 회로

Description

액티브 매트릭스형 디스플레이{ACTIVE MATRIX TYPE DISPLAY}
도 1은 본 발명의 액티브 매트릭스형 디스플레이의 기본 개념을 개략적으로 도시하는 도면.
도 2는 종래 기술을 개략적으로 도시하는 도면.
도 3a 및 도 3b는 종래의 디스플레이 패널을 개략적으로 도시하는 평면도.
도 4a 및 도 4b는 본 발명의 디스플레이 패널의 한 실시예를 개략적으로 도시하는 평면도.
도 5a의 (1) 및 (2)와, 도 5b는 본 발명의 디스플레이 패널의 구조를 도시하는 평면도.
도 6a 및 도 6b는 압축된 영상의 신호원을 개략적으로 도시하는 블록도.
도 7은 도 6a 및 도 6b에 도시된 신호원으로부터 출력된 신호를 개략적으로 도시하는 도면.
도 8은 본 발명의 액티브 매트릭스형 디스플레이의 한 예를 도시하는 블록도.
도 9는 도 8에 도시된 액티브 매트릭스형 디스플레이의 동작을 도시하는 파형도.
도 10은 본 발명의 액티브 매트릭스형 디스플레이의 다른 예를 도시하는 블 록도.
도 11a 및 도 11b는 MPEG 표준에 따르는 종래의 신호 처리 시스템을 도시하는 블록도.
도 12는 도 11a 및 도 11b에 도시된 회로의 동작을 도시하는 파형도.
도 13은 종래의 액티브 매트릭스형 디스플레이를 도시하는 블록도.
도 14는 도 13에 도시된 액티브 매트릭스형 디스플레이의 동작을 도시하는 파형도.
도 15는 또 다른 종래의 액티브 매트릭스형 디스플레이를 도시하는 블록도.
도 16은 도 15에 도시된 액티브 매트릭스형 디스플레이의 동작을 도시하는 파형도.
<도면의 주요부분에 대한 부호의 설명>
1 : 패널 2 : 블록
3 : 화소 4a, 4b : 기판
X : 주사 라인 Y : 신호 라인
13 : 디코더- D/A 변환기 14a, 14b : 행 라인 구동 회로
15a, 15b : 열 라인 구동 회로 16 : 프레임 메모리
본 발명은 액티브 매트릭스형 디스플레이에 관한 것이다. 보다 구체적으로, 본 발명은 액티브 매트릭스형 디스플레이 상에 화상 신호를 블록 단위로 기록하는 구동 기술에 관한 것이다.
액정 디스플레이(liquid-crystal display: LCD)와 같은 액티브 매트릭스형 디스플레이는 CRT(Cathode Ray Tubes)에 대한 대체물로 기대되는 차세대 디스플레이이지만 화상 신호의 입력이 일차원적으로 수행된다. 특히, 화상 데이터는 래스터 신호(raster signal)로서 액정 패널 상에 라인(주사 라인) 단위로 기록된다. 지상파를 사용하는 NTSC 방송 또는 아날로그 VCR을 통해 좁은 전송 대역의 화상을 관찰하기 위해서는 일차원적 신호 입력이 적절하다.
위성 통신 또는 DVD(digital versatile disk)를 통하는 화상과 같이 넓은 전송 대역의 압축된 디지털 화상이 신호원으로서 광범위하게 사용될 때, 이들 압축된 화상은 m 행 x n 열(m 및 n은 1 보다 큰 정수)의 블록 단위로 인코딩된다. 인코딩된 압축 화상을 나타내기 위해, 인코딩된 압축 화상은 1 차원 포맷으로 디코딩되어야 한다. m 행 x n 열의 이차원적으로 압축된 화상 신호를 디코딩하기 위해서는 프레임 메모리가 필요하므로, 신호 처리 효율이 그다지 높지 않다. 차세대 디스플레이의 신호 입력 방법으로서는 일차원적 입력 기술을 고수하지 않는 것이 바람직하다. 즉, 신호를 m x n 블록 단위로 입력하는 방법이 더 효율적이다. 그러나, 액티브 매트릭스형 디스플레이에서의 이차원적 신호 입력 기술은 아직 개발되어 있지 않다. 한편, 차세대 디스플레이에는, 보다 얇고, 보다 가볍고, 전력 소모가 낮은 설계가 요구된다. 이를 위해서는 데이터 전송 시에 저속 클록(clock)을 사용하 는 것이 효과적이다. 이러한 요구사항에 대해, 일차원적 신호 입력 기술은 데이터 전송 속도를 늦추려는 노력에 있어서 한계에 부딪힌다. 차세대 디스플레이에 있어서, 종래의 일차원적 신호 입력 방법이 반드시 적절한 기술은 아니며, 보다 효율적인 블록 입력 방법이 필요하다. 이것은 MPEG(Motion Picture Expert Group) 기술을 언급하면서 더 논의된다.
도 11a 및 도 11b는 MPEG 데이터 처리 순서를 개략적으로 도시한다. 비디오 신호와 같은 입력 신호는 MPEG 인코더(11)에서 압축된다. 이 압축은 8행 x 8열의 블록 단위로 수행된다. 특히, 1 블록으로서 8x8=64 도트의 화상 데이터는 화소 데시메이션(decimation) 단계 또는 비트 데시메이션 단계를 거친다. 압축된 MPEG 데이터는 패킷화/비트 스트림 회로(12)를 통해 처리되어 전송된다. 수신기 측은 압축된 데이터를 압축 해제된 래스터 신호 데이터로 전개하는 MPEG 디코더(13)를 포함한다. 블록 단위로 전개된 이차원 데이터를 일차원 래스터 신호로 변환하기 위해 대용량 프레임 메모리(16)가 필요하다.
도 12는 1 주사 라인에 할당된 1 수평 주기의 래스터 신호 데이터를 개략적으로 도시한다. 데이터 전송 클록(CK1)은 25 MHz의 주파수를 갖는다.
도 13은 종래의 수신기 세트의 한 예로서 액티브 매트릭스형 디스플레이를 도시한다. 도 12에 도시된 래스터 신호 데이터는 D/A 변환기(13x)에 의해 아날로그 신호로 변환되고, 다음에 액티브 매트릭스형 디스플레이에 입력된다. 도시된 것처럼, 액티브 매트릭스형 디스플레이는, 한 쌍의 마주보는 기판(4 및 5) 사이에 형성된 화소의 매트릭스와, 화소(3)의 행에 대응하여 배열된 주사 라인(X) 및, 화 소(3)의 열에 대응하여 배열된 신호 라인(Y)을 포함한다. 종래 기술에서, 화소는 하나의 기판(4) 상에 형성되고 다른 기판(5)의 주 표면 전체에는 카운터(counter) 전극(공통 전극)(8a)이 형성된다. 행 라인 구동 회로(14) 및 열 라인 구동 회로(15)는 한 쌍의 기판(4 및 5) 상에 일체적으로 장착되거나, 기판(4 및 5)으로부터 분리되어 설치된다. 행 라인 구동 회로(14)는 시프트 레지스터를 포함하고, 화소를 행 단위로 선택하기 위해 각 주사 라인(X)에 접속된다. 열 라인 구동 회로(15)는 각 신호 라인(Y)에 접속되고, 선택된 행의 화소에 화상 신호를 기록한다. 도 13에 도시된 회로에서, 열 라인 구동 회로(15)는, 행 라인 구동 회로(14)에 의해 선택된 단일 행에 대해, D/A 변환기(13x)로부터 입력된 화상 신호를 실질적으로 도트 순차 방식으로 화소(3) 상에 기록한다.
선택적으로, 화상 신호는 동시에 선택되는 다수(n)의 행 상의 화소에 기록될 수도 있다. 이 기술은 다중 화소 동시 구동 방법이지만, 하나의 선택된 행 상에서의 다수 화소에 대한 동시 구동에 한정된다. 도 14는 D/A 변환기(13)로부터 열 라인 구동 회로(15)에 공급된 화상 신호의 한 예를 도시한다. 도시된 것처럼, 행 라인 구동 회로(15)는, 화상 신호가 동시에 기록되는 n개의 화소에 대응하는 n 개의 데이터 즉, 데이터 1 - 데이터 n을 병렬로 수신한다. 이 경우, 화상 신호의 전송 클록(CK2)은 CK1/n으로 감소된다. 이 기술은 일차원적 기록 방법이고, 원래의 압축된 영상을 전개하기 위해 대용량 프레임 메모리를 필요로 한다.
도 15는 라인 순차 주사 방식으로 동작하는 액티브 매트릭스형 디스플레이를 도시한다. 점 순차 주사 방식으로 동작하는 도 13에 도시된 종래의 디스플레이에 서 언급된 것과 동일한 요소들에는 동일한 도면 번호가 지정되어 있다. 라인 순차 주사 방식에서는, 입력 래스터 신호 데이터가 열 라인 구동 회로(15)에 직접 입력된다. 다중화된 래스터 신호 데이터는, 열 라인 구동 회로(15)내의 역다중화기에 의해 역다중화되고, 다음에 행 단위로 래치되고, D/A 변환기에 의해 아날로그 신호로 변환된다. 한편, 행 라인 구동 회로(14)는 라인 순차적으로 화소의 행을 선택한다. 열 라인 구동 회로(15)는, 래치된 후 D/A 변환된 화상 신호를, 선택된 단일 행 상의 모든 화소에 동시에 기록한다. 이 방법은 전형적인 일차원적 신호 입력 기술이다.
도 16은 도 15에 도시된 열 라인 구동 회로(15)의 D/A 변환기로부터 출력된 아날로그 신호 데이터를 도시하는 파형도이다. 라인 순차 주사 기술에서, 행 라인 구동 회로(14)의 라인 순차 주사 동작과 동기하여, 디스플레이의 패널에 1 수평 주기(1H)의 1 행의 영상 데이터가 연속적으로 출력된다.
따라서, 본 발명의 목적은 이차원적 신호 입력 체계에서 동작하는 액티브 매트릭스형 디스플레이를 제공하는 것이다. 이 목적을 달성하기 위해, 본 발명의 액티브 매트릭스형 디스플레이는, 주표면이 서로 대향하는 한 쌍의 기판, 기판상에 매트릭스 형태로 이차원적으로 배열된 다수의 화소, 화소의 행에 대응하여 배열된 주사 라인, 화소의 열에 대응하여 배열된 신호 라인, 주사 라인에 접속되어 행 단위로 화소를 선택하는 행 라인 구동 회로 및, 신호 라인에 접속되어 선택된 화소에 화상신호를 기록하는 열 라인 구동 회로를 포함하고, 여기서, 화소의 홀수 행은 하 나의 기판에 할당되고, 화소의 짝수 행은 다른 기판에 할당되며, 행 라인 구동 회로는 홀수 행의 화소 및 짝수 행의 화소를 동시에 선택하고, 열 라인 구동 회로는 동시에 선택된 화소의 홀수 행 및 화소의 짝수 행 각각에 화상 신호를 기록한다. 특히, 행 라인 구동 회로는 화소의 2개의 홀수 행 및 화소의 2개의 짝수 행으로 구성된 적어도 총 4개의 화소의 행을 동시에 선택하고, 신호 라인은 각 열에 대해 한 세트 씩 4 라인의 세트로 분할되고, 2개의 신호 라인은 하나의 기판 상에 배열되고, 나머지 2개의 신호 라인은 다른 기판 상에 배열되며, 열 라인 구동 회로는 4개의 신호 라인의 세트를 통해, 화소의 4 행에 할당된 4개의 동시 선택된 화소 각각에 화상 신호를 기록한다. 열 라인 구동 회로는 적어도 4개의 열에 할당된 16 신호 라인에 화상 신호를 인가함으로써, 4행 x 4열의 16 화소에 화상 신호를 동시에 기록한다.
본 발명의 액티브 매트릭스형 디스플레이는, 주표면이 서로 대향하는 한 쌍의 기판, 기판상에 매트릭스 형태로 이차원적으로 배열된 다수의 화소, 화소의 행에 대응하여 배열된 주사 라인, 화소의 열에 대응하여 배열된 신호 라인, 주사 라인에 접속되어 행 단위로 화소를 선택하는 행 라인 구동 회로 및, 신호 라인에 접속되어 선택된 화소에 화상신호를 기록하는 열 라인 구동 회로를 포함하고, 여기서, 홀수 그룹의 화소의 다수의 행은 하나의 기판에 할당되고, 짝수 그룹의 화소의 다수의 행은 다른 기판에 할당되며, 신호 라인은 각 열에 한 세트 씩 할당되는 다수의 라인의 세트로 분할되고, 홀수 그룹의 행 수와 같은 수를 갖는 세트의 신호 라인은 하나의 기판 상에 배열되고, 짝수 그룹의 행 수와 갖은 수를 갖는 세트의 나머지 신호 라인은 다른 기판에 배열되며, 열 라인 구동 회로는, 화소의 열 마다 다수의 신호 라인의 각 세트를 통해, 동시 선택된 홀수 그룹 및 짝수 그룹의 다수의 화소 각각에 화상 신호를 각각 기록한다.
본 발명의 액티브 매트릭스형 디스플레이는, 주표면이 서로 대향하는 한 쌍의 기판과, 기판 상에 매트릭스 형태로 이차원적으로 배열된 다수의 화소와, 화소의 행에 대응하여 배열된 주사 라인과, 화소의 열에 대응하여 배열된 신호 라인과, 주사 라인에 접속되어 행 단위로 화소를 선택하는 행 라인 구동 회로와, 신호 라인에 접속되어 선택된 화소에 화상 신호를 기록하는 열 라인 구동 회로 및, 열 방향의 M 개의 화소 신호 및 행 방향의 N 개의 화소 신호(M 및 N은 1보다 큰 양의 정수)를 갖는 블록 구획된 화상 신호가 공급되고, m행 x n열(m 및 n은 1보다 큰 양의 정수)의 블록에 따라 구획된 화상 신호를 처리하고, 처리된 신호를 블록 형태로 열 라인 구동 회로에 출력하는 신호 처리 회로를 포함하고, 여기서, 행 라인 구동 회로는 화소의 m 개의 행을 동시에 선택하고, 열 라인 구동 회로는 n 개의 열의 신호 라인에 화상 신호를 동시에 공급하고, 그에 따라 화상 신호는 m행 x n열의 화소에 동시에 기록된다. 양호하게는, 신호 처리 회로는 M행 x N열의 블록 단위로 인코딩된 화상 신호를 M행 x N열의 화소에 대응하는 화상 신호로 디코딩한다. 신호 처리 회로는 m=M 및 n=N의 조건하에서 화상 신호를 연속적으로 처리한다. 신호 처리 회로는 m이 M의 약수라는 조건하에서 화상 신호를 연속적으로 처리한다.
본 발명에 따르면, 두 가지 기술이 결합되어 이차원적 신호 입력 방법을 수행한다. 한 기술에서는, 화소와 그 화소에 대립되는 공통 전극이 한 쌍의 기판 사 이에서 교대로 배열된다. 화소와 공통 전극은 매 행마다 또는 2행 내지 다수 행마다 교차할 수도 있다. 화소의 행은 적어도 2개의 행이 동시에 선택되도록 2개의 기판 사이에서 교대로 배열된다. 이 배열에서, 화소는, 화소 수가 변경되지 않은 채, 2개의 그룹, 즉, 하나의 기판에 대한 한 그룹과 다른 기판에 대한 다른 그룹으로 분할된다. 이 배열은 신호 라인 수의 2배와 등가이다. 화상 신호는 동시 선택된 2개의 행 상에서 열 방향으로 배열된 2개의 화소에 동시에 기록된다. 제 1 기술에 따르면, 동시에 점등된 화소 수는 2배가 된다. 제 2 기술에서는, 각 기판이 적어도 2개의 신호 라인에 관련된 화소의 각각의 열을 포함한다. 임의의 주어진 열의 화소는 2개의 신호 라인에 교대로 접속된다. 즉, 제 1 화소는 제 1 신호 라인에 접속되고, 제 2 화소는 제 2 신호 라인에 접속되고, 제 3 화소는 제 1 신호 라인 접속되는 식이다. 매 2개의 주사 라인은 함께 접속된다. 이런 식으로, 화상 신호는 2개의 선택된 행 상의 2개의 수직으로 배열된 화소에 기록된다. 제 2 기술은 동시에 도통되는 화소 수가 2배가 되는 것을 허용한다. 제 1 기술 및 제 2 기술을 결합함으로써, 동시에 점등되는 화소 수는 4배가 된다.
도면을 참조하여 본 발명의 실시예를 설명한다. 도 1은 본 발명의 액티브 매트릭스형 디스플레이의 기본 개념을 개략적으로 도시한다. 패널(1)은 서로 대향하는 한 쌍의 기판 상에 배열된 화소의 매트릭스를 포함한다. 패널(1)은, 각각 다수의 화소로 구성된 다수의 블록(2)을 포함한다. 예컨대, 각 블록(2)은 4행 x 4열의 16 화소(3)를 포함한다. 본 발명에 따라, 화상 신호는 블록 단위로 화소(3)에 동시에 기록된다. 도 1에 도시된 예에서, 이차원 형태의 화상 데이터는 4행 x 4열 의 1 블록 상에 동시에 기록된다. 패널(1)에 기록될 압축된 디지털 데이터는 블록 단위로 조직화되므로, 이 구동 방법에서는 압축된 디지털 데이터가 패널(1)에 기록되도록 직접 디코딩된다. 따라서, 신호 처리는 효율적으로 수행된다.
도 2는 종래의 다중 화소 동시 구동 방법을 개략적으로 도시한다. 종래의 구동 방법에서는, 일차원적으로 배열된 16개의 화상 데이터가 1행 x 16열로 구성된 각 블록(2)에 동시에 기록된다. 1행 x 16열의 일차원 블록(2)은 압축된 형태의 4행 x 4열의 이차원 블록과 형태가 다르다. 압축된 데이터의 압축해제 후, 4행 x 4열의 블록은 1행 x 16열의 블록으로 변환되어야 한다. 변환은 신호처리를 복잡하게 만들고, 압축된 데이터를 전개하기 위해 대용량 프레임 메모리가 요구된다.
도 3a 및 도 3b는 도 2에 도시된 종래의 디스플레이 패널을 개략적으로 도시하는 평면도이다. 하나의 기판(4)은, 행으로 배열된 주사 라인(X)과, 열로 배열된 신호 라인(Y) 및, 주사 라인(X)과 신호 라인(Y)의 각 교차점에 배열된 화소(3)의 매트릭스를 포함한다. 각 화소(3)는 화소 전극(6) 및 스위치 요소(7)로 구성된다. 스위치 요소(7)는, 예컨대, 게이트가 주사 라인(X)에, 소스가 신호 라인(Y)에, 드레인이 화소 전극(6)에 접속된 박막 트랜지스터로 제조된다. 반대 기판(5)의 주표면은 전체적으로 카운터(공통) 전극(8a)으로 덮여 있다. 기판(4)과 기판(5)은 그 사이에서 캡슐화된 전기 광학 재료로서 액정에 의해 함께 접착된다.
도 4a 및 도 4b는 도 1에 도시된 본 발명의 디스플레이 패널의 한 실시예를 개략적으로 도시하는 평면도이다. 도 4a 및 도 4b에서, 도 3a 및 도 3b에서 언급된 것과 동일한 요소에는 동일한 도면 번호가 지정된다. 도 3a 및 도 3b에 도시된 종래의 패널에서는, 모든 화소가 하나의 기판(4) 상에 형성되고, 다른 기판(5)상에는 카운터 전극만이 형성된다. 이런 식으로, 두 개의 기판은 자체의 다른 기능을 갖는다. 대조적으로, 도 4a 및 도 4b에 도시된 본 발명의 패널의 특징은, 각 기판에 화소 영역과 카운터 전극 영역이 혼합되어 있다는 것이다. 특히, 화소의 짝수 행은 하나의 기판(4a)에 할당되고, 화소의 홀수 행은 다른 기판(4b)에 할당된다. 각 주사 라인(X)에 접속된 행 라인 구동 회로(도시 안됨)는 화소의 홀수 행 및 화소의 짝수 행을 선택한다. 예컨대, 제 1 수평 주기 동안, 행 라인 구동 회로는 기판(4b) 상에 형성된 화소(3)의 제 1 행과 기판(4a) 상에 형성된 화소(3)의 제 2 행을 동시에 선택한다. 이런식으로, 화상 신호는 그 열의 2개의 수직으로 연속 배열된 화소에 동시에 기록된다. 실제로, 행 라인 구동 회로는 화소의 2개의 홀수 행과 화소의 두 개의 짝수 행으로 구성된 적어도 총 4개의 화소의 행을 동시에 선택한다. 특히, 기판(4b) 상에 형성된 제 1 행 주사 라인(X) 및 제 3 행 주사 라인(X)은 함께 접속되고, 행 라인 구동 회로는 화소의 제 1 행 및 제 3 행을 동시에 선택한다. 마찬가지로, 기판(4a) 상에 형성된 제 2 행 주사 라인(X) 및 제 4 행 주사 라인(X)은 함께 접속되고, 행 라인 구동 회로는 제 2 행 및 제 4 행을 동시에 선택한다. 따라서, 행 라인 구동 회로는 기판(4a) 및 기판(4b) 상의 화소의 제 1 내지 제 4 행을 선택한다. 한편, 신호 라인(Y)은 신호 라인의 세트로 분할되고, 각 세트는 4개의 연속 신호 라인을 포함한다. 4 개의 신호 라인(Y) 중 2 개는 하나의 기판(4a) 상에 배열되고 나머지 2 개의 신호 라인(Y)은 다른 기판(4b) 상에 배열된다. 이 경우, 열 라인 구동 회로는 4 신호 라인(Y)의 세트를 통해, 동시 선 택된 4 행에 할당된 4 화소(3)에 화상 신호를 기록한다. 열 라인 구동 회로는, 적어도 4 열에 할당된 16 신호 라인(Y)에 화상 신호를 동시에 인가함으로써, 동시 선택된 4행 x 4열의 16 화소에 화상 신호를 동시에 기록한다. 위의 설명에서, 디스플레이 화면의 수평 방향이 행 방향이고, 디스플레이 화면의 수직 방향이 열 방향인 것으로 가정한다. 대안적으로, 수평 방향이 열 방향이 될 수 있고, 수직 방향이 행 방향이 될 수 있다.
도 5a의 (1) 및 (2)와, 도 5b에 도시된 도면을 참조하여 도 4a 및 도 4b에 도시된 구조를 더 설명한다. 도 5a의 (1) 및 (2)는 본 발명의 액티브 매트릭스형 디스플레이의 구조의 제 1 특징을 개략적으로 도시한다. 본 발명의 제 1 특징은, 액정을 캡슐화하는 2 개의 유리 기판(4a 및 4b)상에 화소 영역과 카운터 전극 영역(8)이 행 단위로 교대로 배열된다는 데에 있다. 이 실시예에서, 기판(4a 및 4b) 각각은 매 행마다 화소 영역과 카운터 전극 영역 사이를 교차한다. 대안적으로, 기판(4a 및 4b) 각각은 2 행마다 또는 다수의 행마다 화소 영역과 카운터 전극 영역 사이를 교차한다. 화소의 행은 두 개의 기판(4a 및 4b) 사이에서 교대로 배열된다. 홀수 행과 그에 인접한 짝수 행이 동시에 선택되면, 열 방향으로 수직으로 할당된 2 화소가 동시에 구동된다. 화소 영역을 가로지르는 폭은 카운터 영역을 가로지르는 폭과 같을 수도 있고 다를 수도 있다. 도 5a의 (1) 및 (2)에 도시된 패널에서, 화소의 짝수 행은 한 기판(4a) 상에 배열되고, 화소의 홀수 행은 다른 기판(4b) 상에 배열된다. 이 배열에 의해, 2개의 화소 그룹이 패널에 사용된다. 화소는 그 수가 변경되지 않은 채 두 개의 기판에 할당된다. 이 배열은 패널 상의 신호 라인(Y) 수의 2배와 등가이다. 한 기판(4a)에 형성된 신호 라인(Y)이, 동일 열에서 패널의 두께 방향으로 다른 기판(4b)에 형성된 각각의 신호 라인(Y)에 중첩될 경우, 화소의 개구율(aperture ratio)은 떨어지지 않는다. 이 배열에 의해, 동시에 점등되는 화소의 수는 적어도 2배가 된다.
도 5b에 도시된 것처럼, 본 발명의 제 2 특징은, 각 기판에서 단위 화소당 n 개의 신호 라인이 배열된다는 것에 있다. 여기서, n은 1보다 큰 양의 정수이다. 도 5b에 도시된 패널에서, n은 2이다. n 개의 신호 라인은 매 n 개의 화소의 각각의 화소에 접속된다. 도시된 것처럼, 화소의 제 1 행은 하나의 신호 라인(Y)에 접속되고, 화소의 제 3 행은 다른 신호 라인(Y)에 접속되고, 화소의 제 5 행은 다시 상기 하나의 신호 라인(Y)에 접속되는 식이다. 또한 주사 라인의 매 n 개의 라인은 함께 접속된다. 도 5a의 (1) 및 (2)와, 도 5b에 도시된 패널에서는, 매 2개의 인접한 주사 라인(X)이 접속된다. 선택된 패널의 n 개의 주사 라인(X)에 의해, 각 열의 n 개의 화소가 동시에 점등된다. 도 5a의 (1) 및 (2)와, 도 5b에 도시된 패널에서 n은 2이므로, 제 1 행 및 제 3 행의 화소가 동시에 구동된다.
두 개의 구조, 즉, 도 5a의 (1) 및 (2)에 도시된 구조와 도 5b에 도시된 구조를 결합함으로써, 점 순차 주사 디스플레이(point-at-a-time-scanning display)에서 m x n(m 및 n은 양의 정수)의 구획된 블록이 동시에 점등된다. 심지어 라인 순차 주사 디스플레이(line-at-a-time-scanning display)에서도, m x n 블록에 대한 동시 기록이 수행된다. 따라서, 점 순차 주사 디스플레이와 라인 순차 주사 디스플레이 모두에서 이차원적 신호 입력 체계가 구현된다.
도 4a 내지 도 5b에 도시된 패널에서, 화소는 매 행마다 한 기판과 다른 기판에 교대로 할당된다. 본 발명은 이런 배열에 한정되지 않는다. 전술된 것처럼, 화소는 매 2 행 내지 다수 개의 행마다 한 기판과 다른 기판에 교대로 할당될 수도 있다. 화소가 다수 개의 행마다 기판들에 교대로 할당될 때, 화소 영역의 행을 가로지르는 폭이 카운터 전극 영역의 행을 가로지르는 폭과 같다는 것은 필요조건이 아니다. 2 개의 폭은 다르며, 한 기판의 화소 수는 다른 기판의 화소 수보다 작을 수도 있고, 클 수도 있다. 본 발명의 디스플레이의 일반적인 구성에서, 함께 분류된 화소의 1개 또는 다수 개의 행은 홀수 그룹으로서 한 기판에 할당되고, 함께 분류된 화소의 1개 또는 다수 개의 행은 짝수 그룹으로서 다른 기판에 할당된다. 다수의 신호 라인(Y)은 화소의 각 열에 배열되고, 이 신호 라인(Y) 중에서, 홀수 그룹의 행 수와 같은 수의 신호 라인(Y)은 한 기판에 배열되고, 짝수 그룹의 행 수와 같은 수의 신호 라인(Y)은 다른 기판에 배열된다. 열 라인 구동 회로는, 각 열에 대해 분류된 다수의 신호 라인을 통해, 동시 선택된 홀수 그룹 및 짝수 그룹에 속하는 다수의 화소 각각에 화상 신호를 기록한다.
도 6은 4행 x 4열의 블록 단위마다 수행된 압축 처리를 개략적으로 도시한다. A/D 변환기(도시 안됨)에 의해 미리 디지털화된 입력 신호는, 4행 x 4열의 블록 단위마다, 화소 데시메이션 기술 또는 비트 데시메이션 기술을 사용하여 압축된다. 압축된 신호는 패킷화/비트 스트림 회로(12)를 통해 처리되고, 다음에 수신기 세트로 송신된다.
도 7은 도 6에 도시된 신호원으로부터 송신된 신호를 개략적으로 도시한다. 데이터는 필드(1F) 단위로 송신되고, 데이터 송신에 대한 전송 클록은 CK1이다.
도 8은 도 6에 도시된 신호원으로부터 송신된 화상 신호를 제공하는 수신기 세트의 한 예를 도시한다. 이 수신기 세트는 기본적으로 도 4a 내지 도 5b에 도시된 패널 중 하나를 사용한다. 특히, 한 쌍의 기판(4a 및 4b) 각각에는 화소 영역과 카운터 전극 영역이 서로 교차한다. 수신기 세트는 기판들 중 하나에 집적될 수도 있다. 화소 영역은 기본적으로 박막 트랜지스터(TFT) 및 화소 전극으로 구성되고, TFT 영역으로 표기된다. 기판(4a)상에 형성된 TFT 영역은 홀수 행이고, 기판(4b)상에 형성된 TFT 영역은 짝수 행이며, 홀수 행과 짝수 행은 교대로 배열된다. 기판(4a)상에 형성된 TFT 영역은 주사 라인(X)을 통해 행 라인 구동 회로(14a)에 접속된다. TFT 영역의 화소의 각 열에는 1열 당 2개의 신호 라인(Y)이 제공되고, 열 라인 구동 회로(15a)는 신호 라인(Y)에 접속된다. 마찬가지로, 기판(4b)상에 형성된 화소는 행 라인 구동 회로(14a) 및 열 라인 구동 회로(15a)에 의해 구동된다. 도 6에 도시된 신호원으로부터 공급된 압축된 데이터는 전개된 후, 디코더-A/D 변환기(13)에 의해 아날로그 신호로 변환된다. 4 행 x 4 열의 블록 단위로 전개된 화상 신호는 열 라인 구동 회로(15a 및 15b) 사이에서 분배된다. 열 라인 구동 회로(15a 및 15b)는 이차원적 형태로 화상 신호를 기록하므로, 데이터를 일차원적 형태로 재배열할 필요가 없다. 따라서, 프레임 메모리가 불필요하다.
도 9는 도 8에 도시된 디코더-D/A 변환기(13)로부터 열 라인 구동 회로(15a 및 15b)에 공급된 신호를 개략적으로 도시한다. 도 8에 도시된 디코더-D/A 변환기(13)는 4 행 x 4 열의 16 화소의 단위에 따라 데이터를 처리하고, 도 9에 도시된 16개의 출력 라인을 통해 데이터 11 내지 데이터 44를 열 라인 구동 회로(15a 및 15b)에 이송한다. 송신 클록(CK3)은 CK1/(4x4)가 된다. 패널 상에 배열된 화소의 매트릭스는 4 행 x 4 열의 블록으로 구획된다. 데이터 11는 전송 클록(CK3)에 응답하여 각 블록의 제 1 행 및 제 1 열에 있는 화소에 연속적으로 기록된다. 도 9에 도시된 데이터 44는 각 블록의 제 4 행 및 제 4 열에 있는 화소에 기록된다.
도 10을 참조하면, 데이터는 MPEG 표준에 따라 8행 x 8열의 블록 단위로 제공된다. 도 8에 도시된 것과 기본적으로 동일한 구조를 갖는 수신기 세트는 4행 x 4열의 블록 단위로 데이터를 처리한다. 도 10에 도시된 실시예의 디코더-D/A 변환기(13)는 8행 x 8열의 블록 데이터를 4행 x 4열의 블록 데이터로 변환하고, 다음에 그 데이터를 열 라인 구동 회로(15a 및 15b)로 이송한다. 이런 이유 때문에, 디코더-D/A 변환기(13)는 프레임 메모리(16)를 필요로 한다. 이차원 형태의 데이터가 일차원적 형태의 데이터로 변환되는 경우에 비해, 프레임 메모리(16)의 용량은 작다.
도 8 및 도 10을 참조하면, 본 발명의 액티브 매트릭스형 디스플레이는, 서로 대향하는 한 쌍의 기판(4a 및 4b) 상에 배열된 화소의 매트릭스와, 화소의 행에 대응하는 주사 라인(X) 및, 화소의 열에 대응하는 신호 라인(Y)으로 구성된 패널을 포함한다. 행 라인 구동 회로(14a 및 14b)와, 열 라인 구동 회로(15a 및 15b) 및, 디코더-D/A 변환기(13)(신호 처리 회로)는 패널 상에 집적되어 배열되거나 패널과 분리되어 배열된다. 주사 라인(X)에 접속된 행 라인 구동 회로(14a 및 14b)는 행 단위로 화소를 선택한다. 신호 처리 회로(13)는 M행 x N열의 블록 단위로 인코딩된 화상 신호를 M행 x N열의 화소와 양립될 수 있는 화상 신호로 디코딩한다(M 및 N은 1보다 큰 양의 정수이다). 열 라인 구동 회로(15a 및 15b)는 자신에 접속된 선택된 행의 화소에 화상 신호를 기록한다. 본 발명의 특징은, 신호 처리 회로(13)가, M행 x N열의 블록 단위로 디코딩된 화상 신호를 m행 x n열의 블록 단위의 화상 신호로 연속적으로 처리하고, 처리된 화상 신호를 열 라인 구동 회로(15a 및 15b)에 공급한다는 데에 있다. 행 라인 구동 회로(14a 및 14b)는 화소의 m 개의 행을 동시에 선택한다. 열 라인 구동 회로(15a 및 15b)는 화상 신호를 n 개의 신호 라인(Y)에 동시에 인가함으로써, m행 x n열의 블록상의 화소에 화상 신호를 기록한다. 도 8을 참조하면, 신호 처리 회로(13)는 m=M=4 이고 n=N=4인 화상 신호를 연속적으로 처리한다. 도 10에 도시된 패널에서, 신호 처리 회로(13)는 m이 M의 약수가 되는 화상 신호를 처리한다. 특히, M=8 이면 m=4 이다.
본 발명에 따르면, 전술된 것처럼, 디스플레이가 블록 단위로 점등되고, 화상 신호의 입력은 일차원적 신호 입력 체계가 아니라 이차원적 신호 입력 체계로 수행된다. 이와 같이, 압축된 디지털 데이터는 액티브 매트릭스형 디스플레이의 인터페이스에서 디코딩된다. 따라서 본 발명의 액티브 매트릭스형 디스플레이에서는 종래의 일차원적 신호 입력 체계에 의해 요구되는 프레임 메모리가 불필요하다. 동시 점등된 화소 수가 증가되므로, 디스플레이의 동작 속도가 감소된다. 따라서, 본 발명의 액티브 매트릭스형 디스플레이는 120 Hz 이상의 프레임 속도를 갖는 고속 디스플레이시에 동작 마진을 보장하며, 필드 순차 기술(field sequential technique)에서의 색상 표현 또는 서브필드 기술(sub-field technique)에서의 동화상의 품질을 개선시킨다. 블록 압축 후의 시리얼 전송 중에, 디스플레이는 직접 데이터를 수신하고, 데이터를 동시에 디코딩하여 기록한다. 따라서, 이 디스플레이에서는 디스플레이까지 데이터 전송 속도가 감소되지 않으며, 전력 소모가 적다. 감소된 클록 주파수 및 작은 회로 규모는 낮은 전력 소모를 초래한다.

Claims (9)

  1. 액티브 매트릭스형 디스플레이에 있어서,
    주 표면이 서로 대향하는 한 쌍의 기판;
    상기 기판 상에 매트릭스 형태로 이차원적으로 배열된 다수의 화소;
    상기 화소의 행에 대응하여 배열된 주사 라인;
    상기 화소의 열에 대응하여 배열된 신호 라인;
    상기 주사 라인에 접속되어 행 단위로 화소를 선택하는 행 라인 구동 회로;
    상기 신호 라인에 접속되어 선택된 화소에 화상 신호를 기록하는 열 라인 구동 회로; 및
    열 방향의 M 개의 화소 신호 및 행 방향의 N 개의 화소 신호(M 및 N은 1 보다 큰 양의 정수)를 갖는 블록 구획된 화상 신호를 처리하고, 처리된 신호를 블록 형태로 상기 열 라인 구동 회로에 출력하는 신호 처리 회로를 포함하되,
    상기 행 라인 구동 회로는 M 개의 행 라인을 동시에 선택하고, 상기 열 라인 구동 회로는 N 개의 신호 라인에 화상 신호를 동시에 공급하여, 상기 화상 신호가 M x N 개의 화소에 동시에 기록되는 액티브 매트릭스형 디스플레이.
  2. 액티브 매트릭스형 디스플레이에 있어서,
    주 표면이 서로 대향하는 한 쌍의 기판;
    상기 기판 상에 매트릭스 형태로 이차원적으로 배열된 다수의 화소;
    상기 화소의 행에 대응하여 배열된 주사 라인;
    상기 화소의 열에 대응하여 배열된 신호 라인;
    상기 주사 라인에 접속되어 행 단위로 화소를 선택하는 행 라인 구동 회로; 및
    상기 신호 라인에 접속되어 선택된 화소에 화상 신호를 기록하는 열 라인 구동 회로를 포함하고,
    상기 화소의 홀수 행은 하나의 기판에 할당되고, 상기 화소의 짝수 행은 다른 기판에 할당되며,
    상기 행 라인 구동 회로는 상기 홀수 행의 화소 및 상기 짝수 행의 화소를 동시에 선택하고,
    상기 열 라인 구동 회로는 동시에 선택된 상기 홀수 행의 화소 및 상기 짝수 행의 화소 각각에 상기 화상 신호를 기록하는 액티브 매트릭스형 디스플레이.
  3. 제2항에 있어서,
    상기 행 라인 구동 회로는 2개의 홀수 행의 화소 및 2개의 짝수 행의 화소로 구성된 적어도 총 4개 행의 화소를 동시에 선택하고;
    상기 신호 라인은 각 세트가 각 열에 대해 4개의 라인을 포함하는 라인의 세트로 분할되고, 2 개의 신호 라인은 상기 하나의 기판 상에 배열되고, 나머지 2개의 신호 라인은 상기 다른 기판상에 배열되며;
    상기 열 라인 구동 회로는, 4개의 신호 라인의 그룹을 통해, 화소의 4개의 동시 선택된 행에 할당된 화소 각각에 화상 신호를 기록하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이.
  4. 제3항에 있어서, 상기 열 라인 구동 회로는 적어도 4개의 열에 할당된 16개의 신호 라인에 화상 신호를 동시에 인가함으로써, 4행 x 4열의 16 화소 상에 화상 신호를 동시에 기록하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이.
  5. 액티브 매트릭스형 디스플레이에 있어서,
    주 표면이 서로 대향하는 한 쌍의 기판;
    상기 기판 상에 매트릭스 형태로 이차원적으로 배열된 다수의 화소;
    상기 화소의 행에 대응하여 배열된 주사 라인;
    상기 화소의 열에 대응하여 배열된 신호 라인;
    상기 주사 라인에 접속되어 행 단위로 화소를 선택하는 행 라인 구동 회로; 및
    상기 신호 라인에 접속되어 선택된 화소에 화상 신호를 기록하는 열 라인 구동 회로를 포함하되,
    홀수 그룹의 화소의 하나 또는 다수의 행은 하나의 기판에 할당되고,
    짝수 그룹의 화소의 하나 또는 다수의 행은 다른 기판에 할당되며,
    상기 신호 라인은 한 세트가 각 열에 할당되는 다수의 라인의 세트로 분할되고, 상기 홀수 그룹의 행 수와 동일한 수를 갖는 세트의 신호 라인은 상기 하나의 기판 상에 배열되고, 상기 짝수 그룹의 행 수와 동일한 수를 갖는 세트의 나머지 신호 라인은 상기 다른 기판 상에 배열되며,
    상기 열 라인 구동 회로는, 화소의 단위 열 당 다수의 신호 라인의 각 세트를 통해 동시 선택된 상기 홀수 그룹 및 상기 짝수 그룹의 다수의 화소 각각에 상기 화상 신호를 기록하는 액티브 매트릭스형 디스플레이.
  6. 액티브 매트릭스형 디스플레이에 있어서,
    주 표면이 서로 대향하는 한 쌍의 기판;
    상기 기판 상에 매트릭스 형태로 이차원적으로 배열된 다수의 화소;
    상기 화소의 행에 대응하여 배열된 주사 라인;
    상기 화소의 열에 대응하여 배열된 신호 라인;
    상기 주사 라인에 접속되어 행 단위로 화소를 선택하는 행 라인 구동 회로;
    상기 신호 라인에 접속되어 선택된 화소에 화상 신호를 기록하는 열 라인 구동 회로; 및
    열 방향의 M 개의 화소 신호 및 행 방향의 N 개의 화소 신호(M 및 N은 1 보다 큰 양의 정수)를 갖는 블록 구획된 화상 신호를 m행 x n열의 블록(m 및 n은 1 보다 큰 양의 정수)에 따라 처리하고, 처리된 신호를 블록 형태로 상기 열 라인 구동 회로에 출력하는 신호 처리 회로를 포함하되,
    상기 행 라인 구동 회로는 화소의 m 개의 행을 동시에 선택하고, 상기 열 라인 구동 회로는 n 개의 열의 신호 라인에 화상 신호를 동시에 공급하여, 상기 화상 신호가 m행 x n열의 화소에 동시에 기록되는 액티브 매트릭스형 디스플레이.
  7. 제6항에 있어서, 상기 신호 처리 회로는 M행 x N열의 블록 단위로 인코딩된 상기 화상 신호를 M행 x N열의 화소에 대응하는 화상 신호로 디코딩하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이.
  8. 제6항에 있어서, 상기 신호 처리 회로는 m=M 및 n=N의 조건에서 상기 화상 신호를 연속적으로 처리하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이.
  9. 제6항에 있어서, 상기 신호 처리 회로는 m이 M의 약수인 조건에서 상기 화상 신호를 연속적으로 처리하는 것을 특징으로 하는 액티브 매트릭스형 디스플레이.
KR1020010021690A 2000-04-24 2001-04-23 액티브 매트릭스형 디스플레이 KR100761589B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000121903 2000-04-24
JP2000-121903 2000-04-24

Publications (2)

Publication Number Publication Date
KR20020003803A KR20020003803A (ko) 2002-01-15
KR100761589B1 true KR100761589B1 (ko) 2007-09-27

Family

ID=18632461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010021690A KR100761589B1 (ko) 2000-04-24 2001-04-23 액티브 매트릭스형 디스플레이

Country Status (2)

Country Link
US (1) US6836266B2 (ko)
KR (1) KR100761589B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3743504B2 (ja) * 2001-05-24 2006-02-08 セイコーエプソン株式会社 走査駆動回路、表示装置、電気光学装置及び走査駆動方法
JP2003043520A (ja) * 2001-07-27 2003-02-13 Alps Electric Co Ltd 表示装置
GB0125173D0 (en) * 2001-10-19 2001-12-12 Koninkl Philips Electronics Nv Display driver and driving method
KR100898785B1 (ko) * 2002-10-24 2009-05-20 엘지디스플레이 주식회사 액정표시장치
GB0319963D0 (en) * 2003-08-27 2003-09-24 Koninkl Philips Electronics Nv Display device
US8248341B2 (en) * 2009-04-15 2012-08-21 Store Electronic Systems Sa Low power active matrix display
JP5410848B2 (ja) * 2009-06-11 2014-02-05 ルネサスエレクトロニクス株式会社 表示装置
CN102156359B (zh) * 2010-06-13 2014-05-07 京东方科技集团股份有限公司 阵列基板、液晶面板和液晶显示器及驱动方法
TW201939953A (zh) * 2018-03-16 2019-10-01 晨星半導體股份有限公司 影像壓縮系統及利用影像壓縮系統以壓縮影像畫面的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08263015A (ja) * 1995-03-28 1996-10-11 Sharp Corp メモリインターフェイス回路
KR0142131B1 (ko) * 1994-03-14 1998-07-15 카나이 쯔또무 Tft디스플레이장치
KR19980033287A (ko) * 1996-10-30 1998-07-25 쯔지하루오 단순 행렬형 표시 장치를 구동하기 위한 구동 회로
EP0990940A1 (en) * 1998-02-23 2000-04-05 Seiko Epson Corporation Method of driving electro-optical device, circuit for driving electro-optical device, electro-optical device, and electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961818A (ja) * 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
GB8604402D0 (en) * 1986-02-21 1986-03-26 Gen Electric Co Plc Liquid crystal displays
JPS63186216A (ja) * 1987-01-28 1988-08-01 Nec Corp アクテイブマトリツクス液晶表示器
RU2042973C1 (ru) * 1992-12-30 1995-08-27 Малое научно-производственное предприятие "ЭЛО" Жидкокристаллическая цветная дисплейная панель с активной матрицей
JPH06347758A (ja) * 1993-06-02 1994-12-22 Nec Corp 液晶表示装置の駆動方法
US5485293A (en) * 1993-09-29 1996-01-16 Honeywell Inc. Liquid crystal display including color triads with split pixels
US5508716A (en) * 1994-06-10 1996-04-16 In Focus Systems, Inc. Plural line liquid crystal addressing method and apparatus
KR100344861B1 (ko) * 1994-08-23 2002-11-23 아사히 가라스 가부시키가이샤 액정 디스플레이 장치의 구동 방법
JP2937130B2 (ja) * 1996-08-30 1999-08-23 日本電気株式会社 アクティブマトリクス型液晶表示装置
US6496172B1 (en) * 1998-03-27 2002-12-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, active matrix type liquid crystal display device, and method of driving the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142131B1 (ko) * 1994-03-14 1998-07-15 카나이 쯔또무 Tft디스플레이장치
JPH08263015A (ja) * 1995-03-28 1996-10-11 Sharp Corp メモリインターフェイス回路
KR19980033287A (ko) * 1996-10-30 1998-07-25 쯔지하루오 단순 행렬형 표시 장치를 구동하기 위한 구동 회로
EP0990940A1 (en) * 1998-02-23 2000-04-05 Seiko Epson Corporation Method of driving electro-optical device, circuit for driving electro-optical device, electro-optical device, and electronic device

Also Published As

Publication number Publication date
US6836266B2 (en) 2004-12-28
US20020030657A1 (en) 2002-03-14
KR20020003803A (ko) 2002-01-15

Similar Documents

Publication Publication Date Title
KR100244889B1 (ko) 표시장치 및 그 구동방법
US6323871B1 (en) Display device and its driving method
KR100210822B1 (ko) 칼라 액정표시장치
KR100318698B1 (ko) 액티브매트릭스표시장치
KR100378885B1 (ko) 반도체 표시장치
KR100268557B1 (ko) 표시장치의 구동방법
KR960002125A (ko) 표시장치 및 구동방법
JP2002229547A (ja) 画像表示システム及び画像情報伝送方法
US20040041769A1 (en) Display apparatus
EP0708553B1 (en) Ferroelectric liquid crystal display control apparatus and method
KR100761589B1 (ko) 액티브 매트릭스형 디스플레이
JPH08123367A (ja) 映像信号処理装置及び映像信号処理方法
JP2007324667A (ja) 映像表示装置、およびテレビジョン放送受信装置
JP3056631B2 (ja) 液晶表示装置
KR100259262B1 (ko) 액정표시판넬 인터페이스 장치
JP4665291B2 (ja) アクティブマトリクス表示装置
JPH07168542A (ja) 液晶表示装置
JPH0583658A (ja) 液晶表示装置
JPS5831387A (ja) 単純マトリクス液晶表示装置
CN107331340B (zh) 一种显示面板的驱动控制方法及驱动控制装置
JP3058002B2 (ja) Lcdマルチシンク駆動装置及び駆動方法
JPH07248482A (ja) カラー表示パネル
JPH08336090A (ja) 液晶表示装置
JP2001117533A (ja) マトリクス型画像表示装置
JPH05167957A (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110915

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee