JP3064586B2 - インターレース走査回路 - Google Patents

インターレース走査回路

Info

Publication number
JP3064586B2
JP3064586B2 JP29382191A JP29382191A JP3064586B2 JP 3064586 B2 JP3064586 B2 JP 3064586B2 JP 29382191 A JP29382191 A JP 29382191A JP 29382191 A JP29382191 A JP 29382191A JP 3064586 B2 JP3064586 B2 JP 3064586B2
Authority
JP
Japan
Prior art keywords
line
output
liquid crystal
lines
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29382191A
Other languages
English (en)
Other versions
JPH05108028A (ja
Inventor
義雄 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP29382191A priority Critical patent/JP3064586B2/ja
Publication of JPH05108028A publication Critical patent/JPH05108028A/ja
Application granted granted Critical
Publication of JP3064586B2 publication Critical patent/JP3064586B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、テレビ(TV)信号
によって画像を表示する液晶表示装置に使用され、液晶
表示装置の各ラインの画素をインターレース走査するイ
ンターレース走査回路に関するものである。
【0002】
【従来の技術】従来、NTSC(National T
elevision SystemCommitte
e)方式のTV信号は、525本の走査線のうち、48
0本を有効表示期間としたインターレース走査を行な
う。すなわち、480本の走査線は、図9に示すよう
に、240本ずつの第1フィールド100と第2フィー
ルド101に分けられ、まず第1フィールド100で2
40本の走査線を走査し、次の第2フィールド101で
は、第1フィールド100で走査した場所の間を埋める
ようにインターレース走査を行なう。そして、第1フィ
ールド100と第2フィールド101の2つのフィール
ドによって1枚の画面(フレーム)が構成され、1秒間
に30フレームが更新されることによりTV画像が表示
される。
【0003】ところで、液晶表示装置でTV画像を表示
する場合には、単純線順次駆動と倍速線順次駆動の2つ
の方法が知られている。単純線順次駆動では、各フィー
ルド毎の走査線を液晶パネルの同一の1ラインに対応さ
せ、液晶パネルは、図10に示すように、走査線に対応
した240本のラインを有する。そして、第1フィール
ド101では、240本の走査線の各ラインを正極性で
順次走査し、次の第2フィールドでは、240本の走査
線の各ラインを負極性で順次走査する。この単純線順次
駆動では、第1フィールド100と第2フィールド10
1の走査で1周期の信号となるため、交流化周波数は、
フレーム周波数と同じ30Hzであり、縦方向の画素数
は、上述したように240画素となる。
【0004】しかし、上記単純線順次駆動では、第1フ
ィールド100と第2フィールド100の各走査線を液
晶パネルの同一ラインに対応させて順次駆動する方式で
あるため、TV画像の精細度に欠けるという問題点があ
る。
【0005】一方、他の駆動方法では、第1フィールド
で液晶パネルを1ラインおきに駆動し、次の第2フィー
ルドで第1フィールドで駆動しなかったラインを1ライ
ンおきに駆動する方法があり、液晶パネルは、図11に
示すように、第1フィールド100で走査される走査線
と第2フィールド101で走査される走査線にそれぞれ
対応した合計480本のラインを有している。そして、
第1フィールド100では、240本の走査線の各ライ
ンを一方の極性で走査し、次の第2フィールドでも、他
の240本の走査線の各ラインを同一の極性で駆動す
る。このときは、1フレーム毎に一方の極性の信号で駆
動するので、交流化周波数は、フレーム周波数の1/2
の15Hzとなってしまう。
【0006】ところが、この駆動方法では、縦方向の画
素数が480画素となるものの、液晶パネルの液晶素子
を15Hzで駆動することになるため、交流化周波数が
低く、画面のちらつき(フリッカ)が生じ、表示画像の
品質が低下するという問題点がある。
【0007】そこで、液晶表示画面の交流化周波数を上
げてTV画面にフリッカが発生するのを防止するため、
1フレーム毎に1回駆動していたものを、1フレーム毎
に2回(1フィールド毎に1回)駆動する倍速線順次駆
動方法が考案され、実際に採用されている(例えば、日
立LSIデータハンドブックHD66300T参照)。
【0008】この倍速線順次駆動では、図11に示すよ
うに、第1フィールド100で第1ラインと第2ライン
を1水平走査期間の前半と後半で正極性により駆動し、
以下、第3と第4ライン、第5と第6ラインも同様に駆
動する。次に、第2フィールドでは、この組み合わせを
変えて、第1ラインを1水平走査期間の後半で駆動した
後、第2ラインと第3ラインを次の水平走査期間の前半
と後半で駆動する。このように、上記倍速線順次駆動で
は、液晶パネルの各ラインの画素が1フィールド毎に1
回駆動されるため、交流化周波数をフレーム周波数と同
じ30Hzとすることができ、フリッカの発生を防止す
ることができる。
【0009】
【発明が解決しようとする課題】しかし、上記従来技術
の場合には、次のような問題点を有している。すなわ
ち、上記倍速線順次駆動の場合には、1フレーム毎に2
回(1フィールド毎に1回)駆動するため、縦方法の画
素数を480画素と単純線順次駆動の2倍とし、しかも
交流化周波数をフレーム周波数と同じ30Hzとするこ
とができ、画像の高精細化が可能となる。ところが、こ
の倍速線順次駆動の場合には、1水平走査期間に液晶の
2ラインを駆動する必要があるため、インターレース走
査回路の動作周波数を2倍に高速化しなければならず、
インターレース走査回路のコストが大幅にアップすると
いう問題点があった。
【0010】
【課題を解決するための手段】そこで、この発明は、上
記従来技術の問題点を解決するためになされたもので、
その目的とするところは、縦方向の画素数を480画素
としてもフリッカが生ぜず高精細な画像表示が可能なこ
とは勿論のこと、回路の動作周波数が単純線順次駆動と
同じで良く、回路の大幅なコストアップを防止可能なイ
ンターレース走査回路を提供することにある。
【0011】すなわち、この発明に係るインターレース
走査回路は、液晶表示装置の各ラインの画素をインター
レース走査するインターレース走査回路において、各段
の2つの出力端子から2つのパルス信号を所定の間隔だ
けずらして順次出力するシフトレジスタと、このシフト
レジスタの一方の出力端子から出力されるパルス信号に
よってオン・オフ制御され、第1の制御線及び第2の制
御線に印加されるクロック信号をオン時にそれぞれ出力
する第1及び第2のスイッチング素子と、上記シフトレ
ジスタの他方の出力端子から出力されるパルス信号によ
ってオン・オフ制御され、第3の制御線及び第4の制御
線に印加されるクロック信号をオン時にそれぞれ出力す
る第3及び第4のスイッチング素子と、上記第1の制御
線乃至第4の制御線に印加されるクロック信号を順次切
り換えて出力するクロック回路とを具備し、上記シフト
レジスタの各段にそれぞれ接続される第1乃至第4のス
イッチング素子の出力によって液晶表示装置の各ライン
の画素を順次インターレース走査するように構成されて
いる。
【0012】上記第1乃至第4のスイッチング素子とし
ては、例えば、電界効果型の薄膜トランジスタが用いら
れる。
【0013】
【作用】この発明においては、第1乃至第4の制御線に
それぞれ接続された第1乃至第4のスイッチング素子の
うち、2つのスイッチング素子をシフトレジスタの各段
の出力端子から出力されるパルス信号によって同時にオ
ン状態とすることにより、液晶表示装置の隣合う2本の
ラインを、1フレームの水平走査期間の間だけ同時に駆
動させることができる。しかも、フレーム毎に第1乃至
第4の制御線にそれぞれ印加されるクロック信号の組み
合わせを、クロック回路によって変えることにより、フ
レーム毎に走査する液晶表示装置の隣合う2本のライン
の組み合わせを変えることができるので、回路の動作周
波数を2倍にすることなく、倍速線順次駆動が可能とな
り、高精細な画像表示が可能となる。
【0014】
【実施例】以下にこの発明を図示の実施例に基づいて説
明する。
【0015】図2はこの発明に係るインターレース走査
回路の一実施例を適用した液晶表示装置を示すものであ
る。
【0016】この液晶表示装置1は、図3に示すよう
に、所定数の液晶画素2、2…を水平方向に沿って直線
状に配列したものを1ラインとして、このラインを縦方
向に沿って480本備えている。そして、この480本
の走査ラインは、第1ラインと第2ライン、第3ライン
と第4ライン、第5ラインと第6ライン…との組合せか
らなる第1フィールド3と、第1ライン、第2ラインと
第3ライン、第4ラインと第5ライン…の組合せからな
る第2フィールド4とに分けられている。
【0017】上記液晶表示装置1の各液晶画素2は、図
4に示すように、基板5上に積層された裏面側の透明電
極6を備えており、この透明電極6は、各画素2、2…
に対応して所定数だけ縦方向及び横方向に沿って配列さ
れている。また、上記基板3上には、裏面側の透明電極
6を駆動するための薄膜トランジスタ7が、各画素2、
2…に対応して積層されている。さらに、上記基板3上
には、所定の間隙を介して表面側の透明電極8が全面的
に形成された基板9が対向配置されており、この表面側
の透明電極8は、各画素に共通して全面的に形成されて
いる。そして、上記裏面側の透明電極6と表面側の透明
電極8との間には、液晶材料7が充填されており、両透
明電極6、8間に所定の電圧を印加させることによっ
て、液晶材料10を配向させて画像の表示を行なうよう
になっている。
【0018】図2は上記液晶表示装置の駆動回路を示す
ものである。
【0019】上記液晶表示装置1の各液晶画素2、2…
は、同図に示すように、マトリクスを構成する回路によ
って駆動されるようになっている。すなわち、上記各液
晶画素2、2…に対応した薄膜トランジスタ7は、その
ゲート電極が各ラインの画素に共通した走査信号線1
1、11…に接続されているとともに、そのソース電極
がm番目(m=1、2…)の画素に共通した画像データ
線12、12…に接続されている。また、上記薄膜トラ
ンジスタ7のドレイン電極は、各画素2、2…毎に分割
された透明電極6、6…に接続されており、この透明電
極6、6…に対向する透明電極8は、上述したように、
各画素2、2…に共通した共通電極となっている。
【0020】また、上記各ラインの走査信号線11、1
1…は、バッファ回路13を介してレベルシフト回路1
4に接続されており、レベルシフト回路14は、本実施
例に係るインターレース走査回路15に接続されてい
る。そして、上記インターレース走査回路15からは、
各ラインの走査信号線11、11…を所定の順序に従っ
て順次選択する選択信号が出力され、この選択信号は、
レベルシフト回路によって出力レベルのレベル合わせが
行われた後、バッファ回路によって一定期間保持された
状態で、各画素2、2…の透明電極6、6…に印加す
る。
【0021】一方、上記各画像データ線12、12…
は、データドライバ16に接続されており、このデータ
ドライバ16からは、各ラインのm番目(m=1、2
…)の画素に対応した明暗の画像データが順次出力され
る。そして、上記インターレース走査回路15によって
インターレース走査される各ラインの画素2、2…に画
像データが順次印加され、各ラインの画素2、2…によ
って画像データに対応した画像が表示されるようになっ
ている。
【0022】図1はこの発明に係るインターレース走査
回路の一実施例を示す回路図である。
【0023】このインターレース走査回路は、各段の2
つの出力端子から2つのパルス信号を所定の間隔だけず
らして順次出力するシフトレジスタと、このシフトレジ
スタの一方の出力端子から出力されるパルス信号によっ
てオン・オフ制御され、第1の制御線及び第2の制御線
に印加されるクロック信号をオン時にそれぞれ出力する
第1及び第2のスイッチング素子と、上記シフトレジス
タの他方の出力端子から出力されるパルス信号によって
オン・オフ制御され、第3の制御線及び第4の制御線に
印加されるクロック信号をオン時にそれぞれ出力する第
3及び第4のスイッチング素子と、上記第1乃至第4の
制御線に印加されるクロック信号を順次切り換えて出力
するクロック回路とを具備するように構成されている。
【0024】すなわち、このインターレース走査回路1
5は、図1に示すように、シフトレジスタ21を備えて
おり、このシフトレジスタ21は、各段の2つの出力端
子Qn、Qnから2つのパルス信号22、23を所定の
間隔だけずらして順次出力するようになっている。ま
た、上記シフトレジスタ21の各段には、その一方の出
力端子Qnにインバーター24を介して第1及び第2の
薄膜トランジスタ25、26のゲートがそれぞれ接続さ
れているとともに、第1及び第2の薄膜トランジスタ2
5、26のソース電極には、第1の制御線27及び第2
の制御線28がそれぞれ接続されている。そして、上記
第1及び第2の薄膜トランジスタ25、26のドレイン
電極からは、液晶表示装置1のライン選択信号G4n-3
4n-2がそれぞれ出力されるようになっている。
【0025】また、上記シフトレジスタ21の各段に
は、その他方の出力端子Qnに第3及び第4の薄膜トラ
ンジスタ29、30のゲートがそれぞれ直接接続されて
いるとともに、第3及び第4の薄膜トランジスタ29、
30のソース電極には、第3の制御線31及び第4の制
御線32がそれぞれ接続されている。そして、上記第3
及び第4の薄膜トランジスタ29、30のドレイン電極
からは、液晶表示装置1のライン選択信号G4n-1、G4n
がそれぞれ出力されるようになっている。
【0026】さらに、上記シフトレジスタ21には、ク
ロック信号CLK及び第1乃至第4の制御信号S1〜S
4を出力するクロック回路35が接続されており、この
クロック回路35からは、第1乃至第4の制御線27、
28、31、32に第1乃至第4の制御信号S1〜S4
が所定のタイミングでそれぞれ出力されるようになって
いる。
【0027】以上の構成において、この実施例に係るイ
ンターレース走査回路では、次に示すようにして液晶表
示装置をインターレース走査するようになっている。
【0028】すなわち、第1フィールド3にあっては、
インターレース走査回路15のシフトレジスタ21に、
図2に示すように、クロック回路35から図5(a)に
示すようなクロック信号CLKが入力されており、この
シフトレジスタ21のある段の2つの出力端子Qn(バ
ー)、Qnからは、図5(b)(c)に示すような2つ
のパルス信号22、23が所定の間隔だけずらして順次
出力される。
【0029】上記シフトレジスタ21の一方の出力端子
Qn(バー)から出力されるパルス信号22は、インバ
ーター24を介して第1及び第2の薄膜トランジスタ2
5、26のゲート電極に印加される。これらの第1及び
第2の薄膜トランジスタ25、26は、反転されたパル
ス信号22がH状態のときにオン状態となり、各トラン
ジスタ25、26のソース電極に接続された第1及び第
2の制御線27、28に印加される図5(f)(g)に
示すような制御信号S1、S2を、各トランジスタ25
26のドレイン電極からライン選択信号G4n-3、G4n-2
としてそれぞれ出力するようになっている。その結果、
上記第1及び第2の薄膜トランジスタ25、26のドレ
イン電極からは、図6(a)(b)に示すようなライン
選択信号G4n-3、G4n-2がそれぞれ出力され、液晶表示
装置1の第1ライン及び第2ラインというように2本の
ラインが走査される。
【0030】次に、上記シフトレジスタ21の同じ段の
他方の出力端子Qnから出力されるパルス信号23は、
第3及び第4の薄膜トランジスタ29、30のゲート電
極に直接印加される。これらの第3及び第4の薄膜トラ
ンジスタ29、30は、図5(c)に示すようなパルス
信号23がH状態のときにオン状態となり、各トランジ
スタ29、30のソース電極に接続された第3及び第4
の制御線31、32に印加される図5(h)(i)に示
すような制御信号S3、S4を、各トランジスタ29、
30のドレイン電極からライン選択信号G4n-1、G4n
してそれぞれ出力するようになっている。その結果、上
記第3及び第4の薄膜トランジスタ29、30のドレイ
ン電極からは、図6(c)(d)に示すようなライン選
択信号G4n-1、G4nがそれぞれ出力される。
【0031】その後、上記シフトレジスタ21の次の段
の出力端子Qn+1(バー)、Qn+1に接続された第
1乃至第4の薄膜トランジスタからは、図6に示すよう
なライン選択信号G4n+1、G4n+2、G4n+3、G4n+4が順
次出力される。
【0032】このようにして、第1フィールド3にあっ
ては、液晶表示装置1の第1ラインと第2ライン、第3
ラインと第4ライン、第5ラインと第6ライン…との組
合せからなる2本のラインが同時に順次走査される。
【0033】一方、次の第2フィールド4においては、
シフトレジスタ21にクロック回路35から出力される
制御信号S1〜S4は、図7(f)〜(i)に示すよう
に変化する。すなわち、上記第2及び第4の制御線2
8、32に印加される制御信号S2、S4は、第1のフ
ィールド3に比べて反転し、第1と第4の制御線27、
32に印加される制御信号S1、S4と、第2と第3の
制御線28、31に印加される制御信号S2、S3とが
それぞれ等しくなる。
【0034】そのため、第2フィールド4においては、
シフトレジスタ21の一方の出力端子Qn(バー)から
出力されるパルス信号22が、インバーター24を介し
て第1及び第2の薄膜トランジスタ25、26のゲート
電極に印加される。これらの第1及び第2の薄膜トラン
ジスタ25、26は、反転されたパルス信号22がH状
態のときにオン状態となり、各トランジスタ25、26
のソース電極に接続された第1及び第2の制御線27、
28に印加される図7(f)(g)に示すような制御信
号S1、S2を、各トランジスタ25、26のドレイン
電極からライン選択信号G4n-3、G4n-2としてそれぞれ
出力するようになっている。その結果、上記第1及び第
2の薄膜トランジスタ25、26のドレイン電極から
は、図8(a)(b)に示すようなライン選択信号G
4n-3、G4n-2がそれぞれ出力され、液晶表示装置1の第
1ラインが先に1本だけが選択されて走査された後、続
いて第2のラインが走査される。
【0035】次に、上記シフトレジスタ21の同じ段の
他方の出力端子Qnから出力されるパルス信号23は、
第3及び第4の薄膜トランジスタ29、30のゲート電
極に直接印加される。これらの第3及び第4の薄膜トラ
ンジスタ29、30は、図7(c)に示すようなパルス
信号23がH状態のときにオン状態となり、各トランジ
スタ29、30のソース電極に接続された第3及び第4
の制御線31、32に印加される図7(h)(i)に示
すような制御信号S3、S4を、各トランジスタ29、
30のドレイン電極からライン選択信号G4n-1、G4n
してそれぞれ出力するようになっている。その結果、上
記第3及び第4の薄膜トランジスタ29、30のドレイ
ン電極からは、図8(c)(d)に示すようなライン選
択信号G4n-1、G4nがそれぞれ出力され、液8表示装置
1の第3ラインが先に選択されて走査された後、続いて
第4のラインが走査される。ところで、上記第3ライン
が選択されるタイミングは、図8から明らかなように、
第2ラインが選択されるタイミングと同期しているた
め、第2ラインと第3ラインは、同時に走査されるよう
になっている。
【0036】その後、上記シフトレジスタ21の次の段
の出力端子Qn+1(バー)、Qn+1に接続された第
1乃至第4の薄膜トランジスタからは、図8に示すよう
なライン選択信号G4n+1、G4n+2、G4n+3、G4n+4が順
次出力される。
【0037】このようにして、第2フィールド4にあっ
ては、図3に示すように、液晶表示装置1の第1ライン
が単独で先に走査された後、第2ラインと第3ライン、
第4ラインと第5ライン、第6ラインと第7ライン…と
の組合せからなる2本のラインが同時に順次走査され
る。
【0038】このように、第1乃至第4の制御線27、
28、31、32にそれぞれ接続された第1乃至第4の
薄膜トランジスタ25、26、29、30のうち、2つ
のトランジスタをシフトレジスタ21の各段の出力端子
Qn(バー)、Qnから出力されるパルス信号22、2
3によって同時にオン状態とすることにより、液晶表示
装置1の隣合う2本のラインを、1フレームの水平走査
期間の間だけ同時に駆動させることができる。しかも、
フレーム毎に第1乃至第4の制御線27、28、31、
32にそれぞれ印加される制御信号S1〜S4の組み合
わせを、クロック回路35によって変えることにより、
フレーム毎に走査する液晶表示装置1の隣合う2本のラ
インの組み合わせを変えることができるので、回路の動
作周波数を2倍にすることなく、倍速線順次駆動が可能
となり、高精細な画像表示が可能となる。
【0039】
【発明の効果】この発明は、以上の構成及び作用よりな
るもので、縦方向の画素数を480画素としてもフリッ
カが生ぜず高精細な画像表示が可能なことは勿論のこ
と、回路の動作周波数が単純線順次駆動と同じで良く、
回路の大幅なコストアップを防止可能なインターレース
走査回路を提供することができる。
【図面の簡単な説明】
【図1】 図1はこの発明に係るインターレース走査回
路の一実施例を示す回路図である。
【図2】 図2は液晶表示装置の駆動回路を示すブロッ
ク図である。
【図3】 図3はインターレース走査の走査状態を示す
説明図である。
【図4】 図4は液晶表示装置の画素を示す断面図であ
る。
【図5】 図5(a)〜(i)はインターレース走査回
路の信号をそれぞれ示すタイミングチャートである。
【図6】 図6(a)〜(h)はインターレース走査回
路の信号をそれぞれ示すタイミングチャートである。
【図7】 図7(a)〜(i)はインターレース走査回
路の信号をそれぞれ示すタイミングチャートである。
【図8】 図8(a)〜(h)はインターレース走査回
路の信号をそれぞれ示すタイミングチャートである。
【図9】 図9は従来のインターレース走査を示す説明
図である。
【図10】 図10は従来の他のインターレース走査を
示す説明図である。
【図11】 図11は従来のさらに他のインターレース
走査を示す説明図である。
【符号の説明】
2 液晶画素、15 インターレース走査回路、21
シフトレジスタ、25、26、29、30 第1乃至第
4の薄膜トランジスタ、27、28、31、32 第1
乃至第4の制御線、35 クロック回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−225683(JP,A) 特開 昭59−230378(JP,A) 特開 昭62−143575(JP,A) 特開 平2−253232(JP,A) 特開 平3−280676(JP,A) 実開 昭63−168420(JP,U) 特公 昭52−37734(JP,B2) (58)調査した分野(Int.Cl.7,DB名) G09G 3/36 G09G 3/20 622 G02F 1/133 505 H04N 5/66 102

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 液晶表示装置の各ラインの画素をインタ
    ーレース走査するインターレース走査回路において、各
    段の2つの出力端子から2つのパルス信号を所定の間隔
    だけずらして順次出力するシフトレジスタと、このシフ
    トレジスタの一方の出力端子から出力されるパルス信号
    によってオン・オフ制御され、第1の制御線及び第2の
    制御線に印加されるクロック信号をオン時にそれぞれ出
    力する第1及び第2のスイッチング素子と、上記シフト
    レジスタの他方の出力端子から出力されるパルス信号に
    よってオン・オフ制御され、第3の制御線及び第4の制
    御線に印加されるクロック信号をオン時にそれぞれ出力
    する第3及び第4のスイッチング素子と、上記第1の制
    御線乃至第4の制御線に印加されるクロック信号を順次
    切り換えて出力するクロック回路とを具備し、上記シフ
    トレジスタの各段にそれぞれ接続される第1乃至第4の
    スイッチング素子の出力によって液晶表示装置の各ライ
    ンの画素を順次インターレース走査することを特徴とす
    るインターレース走査回路。
JP29382191A 1991-10-15 1991-10-15 インターレース走査回路 Expired - Fee Related JP3064586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29382191A JP3064586B2 (ja) 1991-10-15 1991-10-15 インターレース走査回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29382191A JP3064586B2 (ja) 1991-10-15 1991-10-15 インターレース走査回路

Publications (2)

Publication Number Publication Date
JPH05108028A JPH05108028A (ja) 1993-04-30
JP3064586B2 true JP3064586B2 (ja) 2000-07-12

Family

ID=17799596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29382191A Expired - Fee Related JP3064586B2 (ja) 1991-10-15 1991-10-15 インターレース走査回路

Country Status (1)

Country Link
JP (1) JP3064586B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2928059B2 (ja) * 1993-06-23 1999-07-28 日本電気株式会社 インタレース表示制御回路
KR101112213B1 (ko) * 2005-03-30 2012-02-27 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치

Also Published As

Publication number Publication date
JPH05108028A (ja) 1993-04-30

Similar Documents

Publication Publication Date Title
JP2937130B2 (ja) アクティブマトリクス型液晶表示装置
EP0351253B1 (en) Liquid crystal projection apparatus and driving method thereof
JP3454971B2 (ja) 画像表示装置
JPS61112188A (ja) 表示装置及びその駆動法
JPS62175074A (ja) 液晶表示装置
JPH11259053A (ja) 液晶表示装置
KR19980081010A (ko) 평면표시장치 및 표시방법
JPH06337657A (ja) 液晶表示装置
JP3202345B2 (ja) 液晶表示装置
JP3064586B2 (ja) インターレース走査回路
JPS59230378A (ja) 液晶ビデオデイスプレイ装置
JP2625248B2 (ja) 液晶表示装置
JP3897454B2 (ja) 表示駆動回路
JP2664780B2 (ja) 液晶表示装置
JPH05313608A (ja) 液晶表示パネルの駆動装置
JPH03172085A (ja) 液晶表示装置
JPH0537909A (ja) 液晶映像表示装置
JPH0850467A (ja) 液晶表示パネルの表示制御方法及びその回路
JPH0766252B2 (ja) 画像表示装置の駆動回路
JPH0654962B2 (ja) 液晶表示装置の駆動回路
JP2001021865A (ja) 液晶パネルの駆動方法
JPH0530352B2 (ja)
JP2650642B2 (ja) 液晶表示装置
JP2659003B2 (ja) 液晶表示装置
JPH0273788A (ja) 平面ディスプレイ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080512

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees