CN106200755A

CN106200755A - 一种电流最大值的电流模电路

Info

Publication number: CN106200755A
Application number: CN201610596092.3A
Authority: CN
Inventors: 秦义寿
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2016-07-27
Filing date: 2016-07-27
Publication date: 2016-12-07

Abstract

本发明公开了一种电流最大值的电流模电路，包括：第一电流镜，用于将第一输入电流转换为第一电流宿；第二电流镜，用于将第二输入电流转换为第二电流宿；运算单元，用于根据该第一电流宿与该第二电流宿的相对大小产生一运算结果并以电流源形式输出；第三电流镜，用于将该第一电流宿转换为一电流源输出，该运算单元的电流源输出与该第三电流镜的电流源输出求和后作为最终的电流输出，通过本发明，实现了一种结构简单，功耗低且占用芯片面积小的电流最大值电流模电路。

Description

一种电流最大值的电流模电路

技术领域

本发明涉及一种电路，特别是涉及一种电流最大值的电流模电路。

背景技术

目前，电流最大值电路在测量和控制领域有广泛应用。图1为传统的电流最大值电路的电路示意图。其中NMOS管MN1和MN2、PMOS管MP1、MP2和MP3分别构成电流宿电流镜和电流源电流镜，NMOS管MN3、PMOS管MP4和MP5均用作开关，电阻R1的功能是将流过其中的电流转换为电压。

NMOS管MN4～MN6、PMOS管MP6～MP10以及电阻R2构成与上述完全相同的电路对输入电流I2进行处理。

NMOS管MN7和MN8构成电流宿电流镜，PMOS管MP11和MP12构成电流源电流镜。

比较器CMP完成对两个输入电压进行比较并输出相应逻辑值的功能。

反相器INV对其输入的逻辑电压进行取反。

该电路的原理如下：

输入电流I1通过两组电流镜MN1和MN2、MP1～MP3镜像之后分别从PMOS管MP2和MP3的漏极输出两路等值电流，其中通过PMOS管MP2漏极输出的一路电流流过电阻R1后在其上产生压降I1*R1，该电压输入比较器CMP的同相输入端与输入电流I2经同样处理后产生的电压进行比较。另一路通过PMOS管MP3漏极输出的电流与输入电流I2经同样处理后产生的镜像电流进行求和。当I1>I2时，比较器CMP的两个输入值I1*R1>I2*R2，比较器CMP输出逻辑高，并通过开关管MN3、MP4和MP5将对I1进行处理的部分电路打开，从而从MP3漏极输出的电流为I1。而开关管MN6、MP9和MP10会将对I2进行处理的部分电路关闭，从而从MP8漏极输出的电流为0。在MP3和MP8的漏极处对两路电流求和的结果就为I1。经过两组电流镜MN7和MN8、MP11和MP12之后从MP12的漏极输出的最终电流就是I1。

当I1<I2时，显而易见，从MP12的漏极输出的最终电流就是I2。

然而，上述电流模电流最大值电路具有如下缺点：

1.结构复杂。

2.功耗大。

3.占用芯片面积大。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种电流最大值的电流模电路，其结构简单，功耗低且占用芯片面积小。

为达上述及其它目的，本发明提出一种电流最大值的电流模电路，包括：

第一电流镜，用于将第一输入电流转换为第一电流宿；

第二电流镜，用于将第二输入电流转换为第二电流宿；

运算单元，用于根据该第一电流宿与该第二电流宿的大小产生一运算结果并以电流源形式输出；

第三电流镜，用于将该第一电流宿转换为一电流源输出。

进一步地，该第一电流镜包括第一NMOS管、第四NMOS管，该第一NMOS管、第四NMOS管源极接地，该第一NMOS管的栅漏相连后接该第一输入电流，并连接至该第四NMOS管的栅极，该第四NMOS管漏极接该运算单元和第三电流源。

进一步地，该第二电流镜包括第二NMOS管、第三NMOS管，该第二NMOS管、第三NMOS管源极接地，该第二NMOS管的栅漏相连后接该第二输入电流，并连接至该第三NMOS管的栅极，该第三NMOS管漏极接该运算单元。

进一步地，该第三电流镜的输出电流与该运算单元的输出电流求和作为最终的电流输出

进一步地，该运算单元包括第三PMOS管，第二PMOS管、第一PMOS管。该第三PMOS管源极接电源，漏极接该第三NMOS管漏极，并接该第二PMOS的漏极和栅极，该第三PMOS管栅极接该第四NMOS管漏极。该第一PMOS管、第二PMOS管源极接电源，该第二PMOS管的栅漏相连后接该第三NMOS管漏极，并连接至该第一PMOS管的栅极，该第一PMOS管的漏极输出至最终的电流输出。

进一步地，该第三电流镜包括第四PMOS管、第五PMOS管，该第四PMOS管、第五PMOS管，源极接电源，该第四PMOS管的栅漏相连后连接该第四NMOS管漏极，并连接至该第五PMOS管栅极，该第五PMOS管漏极输出至最终的电流输出，该第一PMOS管漏极接至该第五PMOS管漏极。

进一步地，所有PMOS管的宽长比相等或大致相等。

进一步地，所有NMOS管的宽长比相等或大致相等。

进一步地，源极接地的NMOS管的衬底均接地，源极接电源的PMOS管的衬底均接电源。

进一步地，最终的电流输出等于第一输入电流与第二输入电流中的较大者。

与现有技术相比，本发明一种电流最大值的电流模电路通过利用第一电流镜将第一输入电流转换为第一电流宿、第二电流镜将第二输入电流转换为第二电流宿、利用运算单元根据第一电流宿与第二电流宿的相对大小产生一运算结果并以电流源形式输出，利用第三电流镜将第一电流源镜像输出，运算单元的输出电流与第三电流镜的输出求和后作为最终的电流输出，实现了一种电流最大值的电流模电路，具有结构简单,功耗小，没有电流浪费且占用芯片面积很小的优点。

附图说明

图1为传统的电流最大值电路的电路示意图；

图2为本发明一种电流模电流最大值电路的电路示意图；

图3为本发明的仿真电路图；

图4为本发明的仿真结果图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2为本发明一种电流最大值的电流模电路的电路示意图。如图2所示，本发明一种电流最大值的电流模电路，包括：第一电流镜10、第二电流镜20、运算单元30、第三电流镜40。

其中，第一电流镜10由NMOS管MN1、MN4组成，用于将第一输入电流I1转换为第一电流宿；第二电流镜20由NMOS管MN2、MN3组成，用于将第二输入电流I2转换为第二电流宿；运算单元30由PMOS管MP1、MP2和MP3组成，用于根据该第一电流宿与该第二电流宿的相对大小产生一运算结果并以电流源形式从MP3的漏极输出；第三电流镜40由PMOS管MP4、MP5组成，用于将第一电流镜10输出的第一电流宿转换为一电流源输出，该第三电流镜的输出电流与运算单元的输出电流在MP5和MP1的漏极处求和作为最终的电流输出Iout。

NMOS管MN1、MN4、MN2、MN3源极接地，PMOS管MP1、MP2、MP3、MP4、MP5源极接电源VDD，输入电流源I1和I2之一端连接电源VDD，其另一端分别连接NMOS管MN1、MN2的漏极，NMOS管MN1的栅漏相连再连接至NMOS管MN4的栅极组成典型电流镜电路(第一电流镜10)，NMOS管MN2的栅漏相连再连接至NMOS管MN3的栅极组成典型电流镜电路(第二电流镜20)，PMOS管MP2的栅漏相连再连接至PMOS管MP1的栅极组成典型电流镜电路并与PMOS管MP3的漏极连接共同组成运算单元(运算单元30)，PMOS管MP4的栅漏相连再连接至PMOS管MP5的栅极组成典型电流镜电路(第三电流镜40)，第一电流镜10的输出即NMOS管MN4漏极连接至第三电流镜40的输入即PMOS管MP4的漏极和栅极，第二电流镜20的输出即NMOS管MN3漏极连接至运算单元30的输入即PMOS管MP2的漏极、栅极和MP3的漏极，PMOS管MP3栅极连接至PMOS管MP4的栅极、漏极和MP5的栅极，PMOS管MP3的漏极连接至NMOS管MN3的漏极。I3、I4、I5、I9、I6、I8、I7分别为流过PMOS管MP1、MP2、MP3、MP4、MP5、NMOS管MN3、MN4的电流，Iout为输出电流。

本发明之电流模电流最大值电路的原理如下：

令所有PMOS管的宽长比(W/L)相等，所有NMOS管的宽长比(W/L)相等，即

(W/L)MP1＝(W/L)MP2＝(W/L)MP3＝(W/L)MP4＝(W/L)MP5＝(W/L)MP

(W/L)MN1＝(W/L)MN2＝(W/L)MN3＝(W/L)MN4＝(W/L)MN

则当所有晶体管都工作在饱和区的条件满足时：

I3＝I4；I5＝I9；I9＝I6＝I7＝I1；I4+I5＝I8＝I2；Iout＝I6+I3.

当I1<I2时,所有晶体管都工作在饱和区，流过运算单元30中PMOS管MP3的电流I5与流过第三电流镜的PMOS管MP4的电流I9构成电流镜关系，即I5＝I9，而I9＝I6＝I7＝I1，所以I5＝I9＝I6＝I7＝I1，I8＝I2。此时电路会调整MP3管的漏极电压，使得I3＝I4＝I8-I5＝I2-I1。

所以输出电流为：

Iout＝I6+I3＝I1+(I2-I1)＝I2.

可见其值为I1和I2中的最大值。

当I1>I2时，I9＝I6＝I7＝I1仍然成立，而原本在饱和区时成立的结论I5＝I9此时不能成立，即I5＝I7＝I1的关系此时不能成立，电路会强制MP3的漏极电压大幅升高，导致MP3(流过电流I5)工作在深度线性区，只能流过其值为I2的较小电流，而且使MP1和MP2处于截止状态，从而I3＝I4＝0。而可以工作在饱和区的MP5中流过的电流仍然为I6＝I7＝I1。

所以输出电流为：

Iout＝I6+I3＝I1+0＝I1.

可见其值也为I1和I2中的最大值。

图3为本发明的仿真电路图，与图2不同的是该仿真电路图用的是晶体管级实际原件，其衬底都给出了明确的连接，而图2的原理说明图中省略了所有MOS管的衬底连接，默认所有PMOS管的衬底接电源VDD，所有NMOS管的衬底接地。

图4为本发明的仿真结果图。仿真时设置I1为一幅度较大的正弦电流，I2为一幅度较小的正弦电流，经过电路处理后，输出Iout为任何时刻I1和I2中电流值较大者，即输出了两个输入电流I1、I2的最大值。

可见，本发明一种电流最大值的电流模电路通过利用第一电流镜将第一输入电流转换为第一电流宿、第二电流镜将第二输入电流转换为第二电流宿，利用运算单元根据两个输入电流的相对大小将其差值或零值以电流源输出，利用第三电流镜将第一电流宿转换为一电流源输出，运算单元与第三电流镜的输出求和后作为最终的电流输出，实现了一种电流最大值的电流模电路，具有结构简单,功耗小，没有电流浪费且占用芯片面积很小的优点。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims

1.一种电流最大值的电流模电路，包括：

第一电流镜，用于将第一输入电流转换为第一电流宿；

第二电流镜，用于将第二输入电流转换为第二电流宿；

第三电流镜，用于将该第一电流宿转换为一电流源输出。

2.如权利要求1所述的一种电流最大值的电流模电路，其特征在于：该第一电流镜包括第一NMOS管、第四NMOS管，该第一NMOS管、第四NMOS管源极接地，该第一NMOS管的栅漏相连后接该第一输入电流，并连接至该第四NMOS管的栅极，该第四NMOS管漏极接该运算单元。

3.如权利要求2所述的一种电流最大值的电流模电路，其特征在于：该第二电流镜包括第二NMOS管、第三NMOS管，该第二NMOS管、第三NMOS管源极接地，该第二NMOS管的栅漏相连后接该第二输入电流，并连接至该第三NMOS管的栅极，该第三NMOS管漏极接该运算单元。

4.如权利要求3所述的一种电流最大值的电流模电路，其特征在于：该第三电流镜的输出电流与该运算单元的输出电流求和作为最终的电流输出。

5.如权利要求4所述的一种电流最大值的电流模电路，其特征在于：该运算单元包括第三PMOS管，第二PMOS管、第一PMOS管，该第三PMOS管源极接电源，漏极接该第三NMOS管漏极，并接该第二PMOS的漏极和栅极，该第三PMOS管栅极接该第四NMOS管漏极，该第一PMOS管、第二PMOS管源极接电源，该第二PMOS管的栅漏相连后接该第三NMOS管漏极，并连接至该第一PMOS管的栅极，该第一PMOS管的漏极输出至最终的电流输出。

6.如权利要求5所述的一种电流最大值的电流模电路，其特征在于：该第三电流镜包括第四PMOS管、第五PMOS管，该第四PMOS管、第五PMOS管源极接电源，该第四PMOS管的栅漏相连后连接该第四NMOS管漏极，并连接至该第五PMOS管栅极，该第五PMOS管漏极输出至最终的电流输出，该第一PMOS管漏极接至该第五PMOS管漏极。

7.如权利要求6所述的一种电流最大值的电流模电路，其特征在于：所有PMOS管的宽长比相等或大致相等。

8.如权利要求6所述的一种电流最大值的电流模电路，其特征在于：所有NMOS管的宽长比相等或大致相等。

9.如权利要求6所述的一种电流最大值的电流模电路，其特征在于：源极接地的NMOS管的衬底均接地，源极接电源的PMOS管的衬底均接电源。

10.如权利要求6所述的一种电流最大值的电流模电路，其特征在于：最终的电流输出等于第一输入电流与第二输入电流中的较大者。