CN106406419A - 一种低敏感度低电压电流镜 - Google Patents

一种低敏感度低电压电流镜 Download PDF

Info

Publication number
CN106406419A
CN106406419A CN201610887896.9A CN201610887896A CN106406419A CN 106406419 A CN106406419 A CN 106406419A CN 201610887896 A CN201610887896 A CN 201610887896A CN 106406419 A CN106406419 A CN 106406419A
Authority
CN
China
Prior art keywords
transistor
low
drain electrode
current mirror
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610887896.9A
Other languages
English (en)
Other versions
CN106406419B (zh
Inventor
李洪革
龚斯迪
苏东林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201610887896.9A priority Critical patent/CN106406419B/zh
Publication of CN106406419A publication Critical patent/CN106406419A/zh
Application granted granted Critical
Publication of CN106406419B publication Critical patent/CN106406419B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种低敏感度低电压电流镜。由第一晶体管、第二晶体管、第三晶体管、第四晶体管，第一电容、第二电容及输入电流源构成；所述第一晶体管和第二晶体管构成一体驱动电流镜；所述第三晶体管、第四晶体管构成负反馈结构。当所述电流镜包含第一电容和第二电容时，所述第一电容和第二电容构成二阶滤波结构。本发明的有益效果为，适合低电源电压使用；同时提高了体驱动电流镜的电磁兼容可靠性，实现其在低电压领域的高可靠性应用。

Description

一种低敏感度低电压电流镜
技术领域
本申请涉及电子系统电磁兼容设计技术领域，尤其涉及一种低敏感度、低电压的体驱动电流镜。
背景技术
电流镜是模拟电路中的一个重要电路单元，它既可以作为信号处理单元，也可以作为偏置单元，在模拟电路中被广泛应用。然而，在现有的体驱动电流镜结构中，镜像节点存在寄生电容，对电子干扰高度敏感，如果输入电流中存在电子干扰则实际输出电流将减小。因此，现有的体驱动电流镜结构存在电磁兼容性能缺陷，不适用于复杂电磁环境电路中的高可靠性应用。
发明内容
本发明针对现有体驱动电流镜的电磁兼容性能上的缺点，提出了一种低敏感度低电压电流镜，实现良好的电磁兼容性能。
本发明低敏感度低电压电流镜，包括第一晶体管、第二晶体管，输入电流源，电压源，构成体驱动电流镜；在本发明的一个实施例中，还包含第三晶体管、第四晶体管构成的负反馈结构。具体地，
所述低敏感度低电压电流镜包含：第一晶体管、第二晶体管、第三晶体管、第四晶体管；所述第一晶体管的漏极接入基准电流源，所述第二晶体管漏极输出电流，所述第一晶体管的漏极和衬底相连，所述第一晶体管和所述第二晶体管的衬底相连，所述第一晶体管和所述第二晶体管的源极连接电压源；所述第三晶体管的源极与所述第四晶体管的漏极相连，所述第三晶体管的栅极和漏极接地，所述第三晶体管的衬底与所述第一晶体管的漏极相连；所述第四晶体管的源极与电压源相连、栅极接地、衬底与漏极相连。
本申请实施例还提供一种电流镜，包含由第一电容、第二电容至少一个构成的滤波结构。当所述电流镜包含所述第一电容时，所述第一电容的两端分别接在所述电压源和所述第一晶体管的漏极；当所述电流将包含所述第二电容时，所述第二电容的一端与所述电压源相连，另一端与所述第四晶体管、所述第二晶体管的衬底相连。
当所述电流镜包含第一电容和第二电容时，第一电容和第二电容构成二阶滤波结构。
本发明采用了镜像节点敏感隔离结构，其结构中包括一个二阶滤波结构，由两个电容构成，第一电容和第二电容构成二阶滤波器，进一步降低电磁干扰对输出电流的影响。改进的电流镜结构中的敏感镜像节点同电磁干扰相隔离，实现了电流镜的良好的电磁兼容性能，实现了其在低电压领域的高可靠性应用。
在本发明方案实施例中，当未指明时，所述第一、第二、第三、第四晶体管类型均为PMOS晶体管，或者均为NMOS晶体管。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：基于体驱动结构，可实现低电源电压工作；负反馈结构使得基准晶体管(即第一晶体管)的衬源电压不受电磁干扰影响；二阶滤波结构降低了电磁干扰对输出电流Iout的影响；本发明采用了镜像节点敏感隔离结构，其结构中包括一个负反馈结构，负反馈结构由两个PMOS晶体管构成，使得基准晶体管的衬源电压不受电磁干扰影响，从而降低电磁干扰对输出电流的影响；本发明的至少一个实施例采用了镜像节点敏感隔离结构，其结构中包括一个滤波结构，不失一般性，假设为二阶滤波结构，由两个电容构成，第一电容、第二电容构成二阶滤波器，进一步降低电磁干扰对输出电流的影响。改进的电流镜结构中的敏感镜像节点同电磁干扰相隔离，实现了电流镜的良好的电磁兼容性能，实现了其在低电压领域的高可靠性应用。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是现有体驱动电流镜结构图；
图2是本发明的具有镜像节点敏感隔离结构的低敏感度低电压电流镜；
图3是现有体驱动电流镜在受到电磁干扰时的输出电流；
图4是本发明的低敏感度低电压电流镜在受到电磁干扰时的输出电流。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下结合附图，详细说明本申请各实施例提供的技术方案。
如图1所示，为现有体驱动电流镜结构。
第一PMOS晶体管M1和第二PMOS晶体管M2的源极连接电源电压VDD，第一PMOS晶体管M1的漏极与输入电流Iref的正极相连，同时与自身衬底相连，输入电流Iref的负极接地VSS，第二PMOS晶体管M2的衬底与第一PMOS晶体管M1的衬底相连，第二PMOS晶体管M2的漏极输出电流Iout，第一PMOS晶体管M1和第二PMOS晶体管M2的栅极接地VSS，使得PMOS晶体管第一PMOS晶体管M1和第二PMOS晶体管M2源极和漏极之间形成导电沟道，此导电沟道不受阈值电压及电源电压的限制，因此体驱动电流镜可在低电源电压下工作。
由于镜像节点存在寄生电容，当电流镜结构被电磁干扰影响时，实际输出电流小于理想输出电流。图1中，第一PMOS晶体管M1作为基准管，第二PMOS晶体管M2作为镜像管，两者的栅极接低电压VSS以维持PMOS晶体管合适的栅源电压，这个栅源电压使PMOS晶体管源极和漏极之间形成导电沟道，当输入电流信号从M1的衬底输入时，输入信号可以不受晶体管M1的阈值电压及电源电压VDD的限制，实现低电源电压工作。在所述现有体驱动电流镜结构中，镜像节点存在寄生电容Ct，而Ct对电磁干扰高度敏感，如果输入电流Iref中存在电磁干扰，则由于镜像节点的整流作用，输出电流将呈现非线性，可以近似表示为：
其中，Vbs为第一PMOS晶体管M1的衬源电压。可知，当电流镜被电磁干扰影响时，实际输出电流Iout将小于理想输出电流Iref。
针对现有体驱动电流镜电磁兼容性能的固有缺点，本发明采取镜像节点敏感隔离结构来提高电流镜的抗电磁干扰能力，如图2所示，为镜像节点敏感隔离结构。
本发明的电流镜由第一PMOS晶体管M1、第二PMOS晶体管M2、第三PMOS晶体管M3、第四PMOS晶体管M4，第一电容C1、第二C2及输入电流源Iref构成；其中，第一电容C1两端分别接在电压源VDD和第一PMOS晶体管M1的漏极；第二电容C2一端与电压源VDD相连，另一端与第四PMOS晶体管M4、第二PMOS晶体管M2的衬底相连；第一PMOS晶体管M1的源极和电压源VDD相连，栅极和地VSS相连，漏极和输入电流源Iref相连，衬底与第四PMOS晶体管M4的漏极相连；第二PMOS晶体管2的源极和电压源VDD相连，栅极和地VSS相连，漏极输出电流，衬底与第四PMOS晶体管M4的漏极相连；第三PMOS晶体管M3的源极与PMOS管第四PMOS晶体管M4的漏极相连，栅极接地VSS，漏极接地VSS，衬底与第一PMOS晶体管M1的漏极相连；第四PMOS晶体管M4的源极与电压源VDD相连，栅极接地VSS，衬底与自身的漏极相连；输入电流源的正极接第一PMOS晶体管M1的漏极，负极接地VSS。
第一PMOS晶体管M1和第二PMOS晶体管M2构成现有体驱动电流镜结构。第三PMOS晶体管M3将敏感的镜像节点同第一PMOS晶体管M1的漏极隔离。第三PMOS晶体管M3和第四PMOS晶体管M4构成负反馈结构，使得第一PMOS晶体管M1的衬源电压在电磁干扰的影响下仍可维持恒定。同时，第一电容C1、第二电容C2构成二阶滤波器，进一步降低电磁干扰对输出电流的影响。本结构中，由于第二电容C2的电流直接由电源电压通过第三PMOS晶体管M3提供，故第二电容C2的使用并不会引发电荷抽送作用，也不会对电路的电磁兼容性能造成消极影响。
本发明提出的电磁兼容高可靠性体驱动低电压电流镜结构采用标准n阱0.35μmCMOS工艺设计，工作在1V电源电压下，主要器件的参数如表1。
表1电磁兼容高可靠性低电压电流镜器件参数
器件 参数 器件 参数
第一PMOS晶体管M1 10μm/1μm 第二PMOS晶体管M2 10μm/1μm
第三PMOS晶体管M3 5μm/1μm 第四PMOS晶体管M4 5μm/1μm
第一电容C1 160pF 第二电容C2 130pF
图3为现有体驱动电流镜的电磁兼容性能仿真图，基准端采用零DC平均值正弦式的干扰信号，电磁干扰信号幅度IEMI为30μA，干扰信号频率fEMI为1MHz，由图3可知，现有体驱动电流镜在电磁干扰的影响下，输出电流产生波动，更为严重的是，直流电流值发生偏移，产生电流失调，这将严重影响以此电流镜结构为偏置电路的其他电路结构的性能。
图4为输入电流Iref中分别存在IEMI＝10μA、20μA和30μA，fEMI＝1MHz和IEMI＝10μA、20μA和30μA，fEMI＝1GHz的电磁干扰时，本发明的电流镜的输出电流的仿真结果。可见，当电路未稳定工作时，输出失调电流最大值仅约为0.3μA，当电路稳定工作以后，输出基本无失调电流，说明本发明的电流镜比现有的体驱动电流镜拥有更好的电磁兼容性能。
由图1至图4的详细描述，应了解，虽然已展示且描述了示例性的实施例，但可对本发明进行多种改变、修改或更改。举例而言，第一PMOS晶体管M1、第二PMOS晶体管M2、第三PMOS晶体管M3、第四PMOS晶体管M4的宽长比在满足晶体管工作状态的情况下可以做改动；类似的，虽然所述晶体管为PMOS管，但本领域技术人员应了解，正端子及负端子可以切换以使得PMOS晶体管可使用NMOS晶体管代替来实施，所有所述改变、修改及更改应视为在本发明的范畴内。
例如，当本发明方案所述第一晶体管、第二晶体管、第三晶体管、第四晶体管的类型为PMOS晶体管；所述输入电流源的正极接所述第一晶体管的漏极，所述输入电流源的负极接地；所述输出电流的正极为所述第二晶体管的漏极。
当本发明方案所述第一晶体管、第二晶体管、第三晶体管、第四晶体管的类型为NMOS晶体管；所述输入电流源的负极接所述第一晶体管的漏极，所述输入电流源的正极接地；所述输出电流的负极为所述第二晶体管的漏极。
需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (6)

1.一种低敏感度低电压电流镜，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管；
所述第一晶体管的漏极接入基准电流源，所述第二晶体管漏极输出电流，所述第一晶体管的漏极和衬底相连，所述第一晶体管和所述第二晶体管的衬底相连，所述第一晶体管和所述第二晶体管的源极连接电压源；
所述第三晶体管的源极与所述第四晶体管的漏极相连，所述第三晶体管的栅极和漏极接地，所述第三晶体管的衬底与所述第一晶体管的漏极相连；
所述第四晶体管的源极与电压源相连、栅极接地、衬底与漏极相连。
2.根据权利要求1所述的低敏感度低电压电流镜，其特征在于，还包含第一电容，所述第一电容的两端分别接在所述电压源和所述第一晶体管的漏极。
3.根据权利要求1所述的低敏感度低电压电流镜，其特征在于，还包含第二电容，所述第二电容的一端与所述电压源相连，另一端与所述第四晶体管、所述第二晶体管的衬底相连。
4.根据权利要求2所述的低敏感度低电压电流镜，其特征在于，还包含第二电容，所述第二电容的一端与所述电压源相连，另一端与所述第四晶体管、所述第二晶体管的衬底相连。
5.根据权利要求1～4所述的低敏感度低电压电流镜，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管的类型为PMOS晶体管；所述输入电流源的正极接所述第一晶体管的漏极，所述输入电流源的负极接地；所述输出电流的正极为所述第二晶体管的漏极。
6.根据权利要求1～4所述的低敏感度低电压电流镜，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管的类型为NMOS晶体管；所述输入电流源的负极接所述第一晶体管的漏极，所述输入电流源的正极接地；所述输出电流的负极为所述第二晶体管的漏极。
CN201610887896.9A 2016-10-11 2016-10-11 一种低敏感度低电压电流镜 Expired - Fee Related CN106406419B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610887896.9A CN106406419B (zh) 2016-10-11 2016-10-11 一种低敏感度低电压电流镜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610887896.9A CN106406419B (zh) 2016-10-11 2016-10-11 一种低敏感度低电压电流镜

Publications (2)

Publication Number Publication Date
CN106406419A true CN106406419A (zh) 2017-02-15
CN106406419B CN106406419B (zh) 2018-02-16

Family

ID=59229124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610887896.9A Expired - Fee Related CN106406419B (zh) 2016-10-11 2016-10-11 一种低敏感度低电压电流镜

Country Status (1)

Country Link
CN (1) CN106406419B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109283965A (zh) * 2018-11-28 2019-01-29 苏州大学 一种低压降镜像电流源电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0768760A1 (en) * 1995-10-09 1997-04-16 STMicroelectronics S.r.l. Current comparator
CN102999081A (zh) * 2011-09-16 2013-03-27 上海华虹Nec电子有限公司 一种电流镜像电路
JP2014067912A (ja) * 2012-09-26 2014-04-17 Seiko Instruments Inc カレントミラー回路
CN104090625A (zh) * 2014-07-03 2014-10-08 电子科技大学 一种用于低电源电压的电流镜
CN104133518A (zh) * 2014-07-18 2014-11-05 北京集创北方科技有限公司 一种抗干扰的电流镜像电路
CN104199508A (zh) * 2014-08-26 2014-12-10 电子科技大学 一种具有动态自适应特性的低压电流镜
CN104898760A (zh) * 2015-04-30 2015-09-09 中国电子科技集团公司第三十八研究所 适用于低电压环境的电流镜电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0768760A1 (en) * 1995-10-09 1997-04-16 STMicroelectronics S.r.l. Current comparator
CN102999081A (zh) * 2011-09-16 2013-03-27 上海华虹Nec电子有限公司 一种电流镜像电路
JP2014067912A (ja) * 2012-09-26 2014-04-17 Seiko Instruments Inc カレントミラー回路
CN104090625A (zh) * 2014-07-03 2014-10-08 电子科技大学 一种用于低电源电压的电流镜
CN104133518A (zh) * 2014-07-18 2014-11-05 北京集创北方科技有限公司 一种抗干扰的电流镜像电路
CN104199508A (zh) * 2014-08-26 2014-12-10 电子科技大学 一种具有动态自适应特性的低压电流镜
CN104898760A (zh) * 2015-04-30 2015-09-09 中国电子科技集团公司第三十八研究所 适用于低电压环境的电流镜电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109283965A (zh) * 2018-11-28 2019-01-29 苏州大学 一种低压降镜像电流源电路
CN109283965B (zh) * 2018-11-28 2020-07-24 苏州大学 一种低压降镜像电流源电路

Also Published As

Publication number Publication date
CN106406419B (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN105281678B (zh) 使用mos装置对寄生电容的中和
CN102722207B (zh) 一种低压差线性稳压器
Gak et al. Nanopower OTAs with improved linearity and low input offset using bulk degeneration
CN104319275A (zh) 静电放电保护电路
Akbari et al. A high input dynamic range, low voltage cascode current mirror and enhanced phase-margin folded cascode amplifier
CN103956986B (zh) 高q值可调谐差分式有源电感
CN108388721A (zh) Soi nmos总剂量辐射多偏置点电流模型建模方法
CN105340295A (zh) 用于音频接地电路的保护电路和方法
CN105912064A (zh) 一种高精度高电源抑制比的带隙基准源
Tangsrirat Resistorless tunable capacitance multiplier using single voltage differencing inverting buffered amplifier
Koksal et al. Realization of new mutually coupled circuit using CC-CBTAs
Gupta et al. A low voltage current mirror based on quasi-floating gate MOSFETs
CN106774572B (zh) 米勒补偿电路及电子电路
CN106406419B (zh) 一种低敏感度低电压电流镜
Tekin et al. Novel low voltage CMOS current controlled floating resistor using differential pair
CN106899011A (zh) 静电保护电路
CN103475338B (zh) 一种高精度低压振荡器
CN105469818A (zh) 读出放大器
Fusco et al. Radiation effects in low power and ultra-low power voltage references
Cardoso et al. Reliability Analysis of 0.5 μm CMOS Operational Amplifiers under TID Effects
CN110460309A (zh) 一种注入锁定倍频电路及注入锁定倍频器
Pandey et al. Low-voltage highly linear floating gate MOSFET based source degenerated OTA and its applications
TWI644195B (zh) 緩衝級和控制電路
Aloui et al. Low-voltage Low-power current-mode square-root circuit based on Quasi-floating gate technique
CN107404291A (zh) 偏置电路和低噪声放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180216

Termination date: 20181011