CN109283965A - 一种低压降镜像电流源电路 - Google Patents

一种低压降镜像电流源电路 Download PDF

Info

Publication number
CN109283965A
CN109283965A CN201811469369.1A CN201811469369A CN109283965A CN 109283965 A CN109283965 A CN 109283965A CN 201811469369 A CN201811469369 A CN 201811469369A CN 109283965 A CN109283965 A CN 109283965A
Authority
CN
China
Prior art keywords
current source
tube
pmos tube
nmos tube
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811469369.1A
Other languages
English (en)
Other versions
CN109283965B (zh
Inventor
白春风
张威
乔东海
赵鹤鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huzhou Buluo Microelectronics Technology Co.,Ltd.
Original Assignee
Suzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou University filed Critical Suzhou University
Priority to CN201811469369.1A priority Critical patent/CN109283965B/zh
Publication of CN109283965A publication Critical patent/CN109283965A/zh
Application granted granted Critical
Publication of CN109283965B publication Critical patent/CN109283965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Abstract

本发明公开了一种低压降镜像电流源电路,包括镜像对称的第一PMOS管P1和第二PMOS管P2、以及第一参考电流源I1、第二参考电流源I2、第一NMOS管N1、第二NMOS管N2；第一参考电流源I1的一端分别连接到电压源VDD、第一PMOS管P1的源极和第二PMOS管P2的源极，第一参考电流源I1的输出端分别连接到第一PMOS管P1的栅极、第二PMOS管P2的栅极和第二NMOS管N2的漏极，第二参考电流源I2的一端接地，第二参考电流源I2的输出端分别连接到第一NMOS管N1的源极和第二NMOS管N2源极，第一PMOS管P1的漏极连接到第二NMOS管N2的栅极并作为电流输出端，第二PMOS管P2的漏极分别连接到第一NMOS管N1的漏极和栅极。本发明能够实现更稳定输出电流的同时降低所需电流源压降。

Description

一种低压降镜像电流源电路
技术领域
本发明涉及集成电路设计领域，具体涉及一种低压降镜像电流源电路。
背景技术
CMOS工艺中，传统镜像电流源由两个相互匹配的MOS管组成，其中一个MOS管按照二极管方式连接并接入参考电流源，另一个MOS管的漏极为电流输出端，其高输出电阻主要是通过电流输出MOS管较大的漏源电压（即电流源压降）和较长的沟道长度保证的。深亚微米CMOS工艺的电源电压已降至1.2V甚至更低，电压裕度对于模拟电路来说十分紧张，对于电压缓冲器等处理大信号（输入信号幅度大于300mV）的模拟电路来说，情况更加严峻，保证每个MOS管都始终充分工作在饱和区已越来越困难。电流源广泛应用于模拟集成电路中，紧张的电压裕度使得共源共栅等具有高输出电阻特点的镜像电流源结构不再适用。传统镜像电流源需要较大的压降和较长的沟道长度以保证较高的输出电阻，采用长沟道长度导致镜像电流源较大的尺寸，其引入的寄生电容导致电流源的高频输出阻抗下降。
传统镜像电流源由两个栅极、源极分别互连且尺寸相互匹配的MOS管组成，其中一个MOS管的漏极和栅极相连，并且接入参考电流；另一个MOS管只要工作在饱和区（即其输出压降大于漏源饱和压降VDSAT），其漏极就可以输出近似等于参考电流的稳定电流。要实现输出恒流源的效果，传统电流镜中的MOS管需要采用较长的沟道长度，而且输出电流的MOS管必须保证足够的漏源压降才能输出较为稳定的电流。实际上，传统电流镜的输出电阻是比较有限的，输出电流对电流源压降仍然有较强的依赖性。选用较长的沟道长度能够缓解这一问题，但是会引入较大的寄生电容，导致高频输出阻抗下降，使得模拟集成电路无法从先进CMOS工艺的进步中受益；此外，深亚微米CMOS工艺的电源电压的降低也使得传统电流源往往缺乏足够的漏源电压来保证其正常工作。
对传统电流源的改进主要包括威尔逊镜像电流源、共源共栅（cascode）镜像电流源、低压共源共栅镜像电流源等。它们较传统镜像电流源提高了输出阻抗，能够提供更为稳定的输出电流。但是它们正常工作所需要的电流源压降更大：威尔逊镜像电流源和共源共栅镜像电流源的最小压降等于栅源电压和漏源饱和电压之和（VGS+VDSAT），改进型的低压共源共栅镜像电流源的最小压降理论上也有2VDSAT这么大，即这三种改进结构均是以增大电流源压降为代价改进传统镜像电流源的，这是不符合先进CMOS工艺发展的要求的。实际上，工作在最小压降附近时的这些镜像电流源的性能是较差的，深亚微米CMOS工艺下正常工作的传统镜像电流源所需压降至少为250 mV左右。
发明内容
本发明的发明目的是提供一种低压降镜像电流源电路，能够实现更稳定输出电流的同时降低所需电流源压降，便利了深亚微米CMOS工艺下的模拟电路设计，使得模拟集成电路也可以从工艺进步中受益，并且促进先进CMOS工艺下片上系统的实现。
为达到上述发明目的，本发明采用的技术方案是：一种低压降镜像电流源电路,包括第一PMOS管P1、第二PMOS管P2、第一参考电流源I1、第二参考电流源I2、第一NMOS管N1和第二NMOS管N2；
所述第一PMOS管P1与第二PMOS管P2镜像对称，所述第一参考电流源I1的一端分别连接到电压源VDD、第一PMOS管P1的源极和第二PMOS管P2的源极，所述第一参考电流源I1的输出端分别连接到第一PMOS管P1的栅极、第二PMOS管P2的栅极和第二NMOS管N2的漏极，所述第二参考电流源I2的一端接地，所述第二参考电流源I2的输出端分别连接到第一NMOS管N1的源极和第二NMOS管N2源极，所述第一PMOS管P1的漏极连接到第二NMOS管N2的栅极并作为电流输出端，所述第二PMOS管P2的漏极分别连接到第一NMOS管N1的漏极和栅极。
上文中，所述第一参考电流源I1和第二参考电流源I2均镜像自传统电流源，本发明的特点使之具有充裕的压降以保证输出恒流源的效果，所述第一参考电流源I1和第二参考电流源I2的偏置电流比值为1:2。
上述技术方案中，所述第一PMOS管P1与第二PMOS管P2的尺寸相匹配，且所述第一PMOS管P1与第二PMOS管P2的尺寸比为1:1；所述第一NMOS管N1与第二NMOS管N2的尺寸相匹配，且所述第一NMOS管N1与第二NMOS管N2的尺寸比为1:1。
上述技术方案中，所述第一NMOS管N1为二极管连接的NMOS管，所述第二NMOS管N2工作在饱和区。
本发明的工作原理为：本发明的第一PMOS管P1的漏极与第二NMOS管N2的栅极连接在一起，只要第二NMOS管N2工作在饱和区，那么第二PMOS管P2的漏极电压将跟随第一PMOS管P1的漏极电压，这是因为第一NMOS管N1和第二NMOS管N2的尺寸相同，而且偏置电流相同，同时，第二NMOS管N2和第一PMOS管P1构成了负反馈环路，即：当第一PMOS管P1的漏极电压发生变化时，由于第一参考电流源I1的作用，第二NMOS管N2的漏极电压会呈现相反的变化，又因为第二NMOS管N2的漏极和第一PMOS管P1的栅极连接在一起，也即第一PMOS管P1的栅极电压与第一PMOS管P1的漏极电压呈相反的变化，形成了负反馈，保证了稳定的输出电流。第一PMOS管P1和第二PMOS管P2之间是电流镜的关系，因为其栅极、源极、漏极电压均相等，即使输出电流源的压降（即第一PMOS管P1和第二PMOS管P2的漏源压降）降低至使第一PMOS管P1和第二PMOS管P2进入线性区，这一条件也是满足的，即：输出电流始终等于第二参考电流源I2和第一参考电流源I1之差。
由于上述技术方案运用，本发明与现有技术相比具有下列优点：
1．本发明所提出的镜像电流源在较低压降下仍然能够输出较为恒定的电流，从而受到应用环境更小的限制，尤其适用于先进的深亚微米CMOS工艺下的模拟电路设计；
2、本发明无需依赖较长的沟道来维持高输出阻抗，所以电流源的尺寸可以大幅度的缩小，这样就大大降低电流源的输出寄生电容，能够提高电流源的高频输出阻抗。除此之外，由于沟道长度的减小，电路的面积也会缩小。这一优点使得模拟电路也可以从CMOS工艺进步中受益；
3、由于负反馈机制，本发明的输出电阻相比较传统镜像电流源大大提高，即便在较小电流源压降时仍然能够维持更高的输出电阻。
附图说明
图1是本发明实施例一的电路结构示意图。
图2是本发明与传统镜像电流源在不同漏源电压下的输出电流对比示意图。
图3是本发明与传统镜像电流源在不同漏源电压下的输出电阻对比示意图。
图4是对图3的纵坐标作对数压缩后的示意图。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例一：
参见图1所示，一种低压降镜像电流源电路,包括第一PMOS管P1、第二PMOS管P2、第一参考电流源I1、第二参考电流源I2、第一NMOS管N1和第二NMOS管N2；
所述第一PMOS管P1与第二PMOS管P2镜像对称，所述第一参考电流源I1的一端分别连接到电压源VDD、第一PMOS管P1的源极和第二PMOS管P2的源极，所述第一参考电流源I1的输出端分别连接到第一PMOS管P1的栅极、第二PMOS管P2的栅极和第二NMOS管N2的漏极，所述第二参考电流源I2的一端接地，所述第二参考电流源I2的输出端分别连接到第一NMOS管N1的源极和第二NMOS管N2源极，所述第一PMOS管P1的漏极连接到第二NMOS管N2的栅极并作为电流输出端，所述第二PMOS管P2的漏极分别连接到第一NMOS管N1的漏极和栅极。
其中，所述第一参考电流源I1和第二参考电流源I2均镜像自传统电流源，本发明的特点使之具有充裕的压降以保证输出恒流源的效果，所述第一参考电流源I1和第二参考电流源I2的偏置电流比值为1:2。
本实施例中，所述第一PMOS管P1与第二PMOS管P2的尺寸相匹配，且所述第一PMOS管P1与第二PMOS管P2的尺寸比为1:1；所述第一NMOS管N1与第二NMOS管N2的尺寸相匹配，且所述第一NMOS管N1与第二NMOS管N2的尺寸比为1:1。
本实施例中，所述第一NMOS管N1为二极管连接的NMOS管，所述第二NMOS管N2工作在饱和区。
参见图2所示，当漏源电压大于0.1V时，本发明已经可以输出较稳定的电流。随着漏源电压的增大，输出电流则一直稳定在10μA，达到了输出恒定电流的效果。而传统镜像电流源在漏源电压大于0.3V左右时才能提供较为稳定的电流，并且传统镜像电流源的输出电流随着漏源电压的增大而显著增大，即输出电阻是不够高的。相比之下，本发明输出恒定电流的效果要好的多，代价仅仅是多了一个支路的参考电流。
参见图3所示，本发明的输出电阻远远高于传统镜像电流源。
参见图4所示，通过将图3的纵坐标取对数，压缩了纵坐标，我们可以更清楚的看见：当漏源压降大于65mV以后，本发明的输出电阻就高于传统镜像电流源了；当漏源压降大于160mV时，传统镜像电流源的输出电阻才升高到大于100kΩ，而此时本发明的输出电阻已达到300kΩ以上；当漏源电压达到200mV左右时，本发明的输出电阻已达到1MΩ，远大于传统镜像电流源的输出电阻。
由此可以知道本发明能够为外部提供更为恒定的电流，而且所需压降也大大减小，方便了先进CMOS工艺下的模拟集成电路设计。
针对附图2~4作如下说明：1.所述的传统镜像电流源是由两个尺寸相同MOS管组成的基本镜像电流源，其理论上的最小漏源压降等于MOS管的漏源饱和压降VDSAT；2.输出电阻结果是在1 kHz下仿真的；3.传统镜像电流源中MOS管的沟道长度取为1μm，本发明中的第一PMOS管P1和第二PMOS管P2的沟道长度均取为0.8μm。
综上所述，在诸如电压缓冲器等大信号状态工作的电路中，本发明能够在整个输入摆幅范围内实现恒流源的效果。此外，由于本发明不再依赖长沟道长度维持高输出电阻，镜像电流源的尺寸可大幅缩小（只需考虑版图的匹配性问题），这样会大大降低寄生电容，提高电流源的高频输出阻抗。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对上述实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的上述实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (5)

1.一种低压降镜像电流源电路,其特征在于：包括第一PMOS管P1、第二PMOS管P2、第一参考电流源I1、第二参考电流源I2、第一NMOS管N1和第二NMOS管N2；
所述第一PMOS管P1与第二PMOS管P2镜像对称，所述第一参考电流源I1的一端分别连接到电压源VDD、第一PMOS管P1的源极和第二PMOS管P2的源极，所述第一参考电流源I1的输出端分别连接到第一PMOS管P1的栅极、第二PMOS管P2的栅极和第二NMOS管N2的漏极，所述第二参考电流源I2的一端接地，所述第二参考电流源I2的输出端分别连接到第一NMOS管N1的源极和第二NMOS管N2源极，所述第一PMOS管P1的漏极连接到第二NMOS管N2的栅极并作为电流输出端，所述第二PMOS管P2的漏极分别连接到第一NMOS管N1的漏极和栅极。
2.根据权利要求1所述的低压降镜像电流源电路,其特征在于：所述第一PMOS管P1与第二PMOS管P2的尺寸相匹配，且所述第一PMOS管P1与第二PMOS管P2的尺寸比为1:1；所述第一NMOS管N1与第二NMOS管N2的尺寸相匹配，且所述第一NMOS管N1与第二NMOS管N2的尺寸比为1:1。
3.根据权利要求1所述的低压降镜像电流源电路,其特征在于：所述第一参考电流源I1和第二参考电流源I2均为偏置恒定电流源。
4.根据权利要求3所述的低压降镜像电流源电路,其特征在于：所述第一参考电流源I1和第二参考电流源I2的电流比值为1:2。
5.根据权利要求1所述的低压降镜像电流源电路,其特征在于：所述第一NMOS管N1为二极管连接的NMOS管，所述第二NMOS管N2工作在饱和区。
CN201811469369.1A 2018-11-28 2018-11-28 一种低压降镜像电流源电路 Active CN109283965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811469369.1A CN109283965B (zh) 2018-11-28 2018-11-28 一种低压降镜像电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811469369.1A CN109283965B (zh) 2018-11-28 2018-11-28 一种低压降镜像电流源电路

Publications (2)

Publication Number Publication Date
CN109283965A true CN109283965A (zh) 2019-01-29
CN109283965B CN109283965B (zh) 2020-07-24

Family

ID=65174497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811469369.1A Active CN109283965B (zh) 2018-11-28 2018-11-28 一种低压降镜像电流源电路

Country Status (1)

Country Link
CN (1) CN109283965B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947172A (zh) * 2019-04-11 2019-06-28 苏州大学 一种低压降高输出电阻镜像电流源电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263144A1 (en) * 2003-06-27 2004-12-30 Chien-Chung Tseng Reference voltage generator with supply voltage and temperature immunity
US20060170489A1 (en) * 2002-09-19 2006-08-03 Atmel Corporation, A Delaware Corporation Fast dynamic low-voltage current mirror with compensated error
CN101375499A (zh) * 2006-01-31 2009-02-25 Nxp股份有限公司 电流镜像电路
US7777561B2 (en) * 2008-07-30 2010-08-17 Lsi Corporation Robust current mirror with improved input voltage headroom
CN101840241A (zh) * 2010-03-30 2010-09-22 北京中星微电子有限公司 一种差分电流采样电路及线性调压器
CN102331809A (zh) * 2011-07-14 2012-01-25 复旦大学 一种具有栅极漏电补偿的电流镜电路
CN104090625A (zh) * 2014-07-03 2014-10-08 电子科技大学 一种用于低电源电压的电流镜
CN104898760A (zh) * 2015-04-30 2015-09-09 中国电子科技集团公司第三十八研究所 适用于低电压环境的电流镜电路
CN106406419A (zh) * 2016-10-11 2017-02-15 北京航空航天大学 一种低敏感度低电压电流镜
CN209297190U (zh) * 2018-11-28 2019-08-23 苏州大学 一种低压降镜像电流源电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170489A1 (en) * 2002-09-19 2006-08-03 Atmel Corporation, A Delaware Corporation Fast dynamic low-voltage current mirror with compensated error
US20040263144A1 (en) * 2003-06-27 2004-12-30 Chien-Chung Tseng Reference voltage generator with supply voltage and temperature immunity
CN101375499A (zh) * 2006-01-31 2009-02-25 Nxp股份有限公司 电流镜像电路
US7777561B2 (en) * 2008-07-30 2010-08-17 Lsi Corporation Robust current mirror with improved input voltage headroom
CN101840241A (zh) * 2010-03-30 2010-09-22 北京中星微电子有限公司 一种差分电流采样电路及线性调压器
CN102331809A (zh) * 2011-07-14 2012-01-25 复旦大学 一种具有栅极漏电补偿的电流镜电路
CN104090625A (zh) * 2014-07-03 2014-10-08 电子科技大学 一种用于低电源电压的电流镜
CN104898760A (zh) * 2015-04-30 2015-09-09 中国电子科技集团公司第三十八研究所 适用于低电压环境的电流镜电路
CN106406419A (zh) * 2016-10-11 2017-02-15 北京航空航天大学 一种低敏感度低电压电流镜
CN209297190U (zh) * 2018-11-28 2019-08-23 苏州大学 一种低压降镜像电流源电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947172A (zh) * 2019-04-11 2019-06-28 苏州大学 一种低压降高输出电阻镜像电流源电路
CN109947172B (zh) * 2019-04-11 2024-01-26 苏州大学 一种低压降高输出电阻镜像电流源电路

Also Published As

Publication number Publication date
CN109283965B (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
CN106027030B (zh) 一种高速高线性全差分跟随器
US20110234319A1 (en) Differential amplifier circuit
JP2013544060A (ja) カレントミラーおよび高コンプライアンス単段増幅器
CN102035547A (zh) 电压电流转换器
CN110908423B (zh) 级联互补源极跟随器以及控制电路
CN107395162A (zh) 箝位电路及箝位电压的方法
CN209297190U (zh) 一种低压降镜像电流源电路
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
US9136828B2 (en) Current mode logic latch
CN101964659B (zh) 电压电流转换器
CN109283965A (zh) 一种低压降镜像电流源电路
CN107688367A (zh) 差分参考电压缓冲器
CN109546981A (zh) 差分输入电路及放大电路、显示装置
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
TWI502306B (zh) 電流電壓轉換器及其電子裝置
CN102355261B (zh) 一种适用于高速模数转换器的电压缓冲器
CN108983858A (zh) 一种高电源抑制比耗尽基准电压源
CN209471392U (zh) 一种低压降高输出电阻镜像电流源电路
US20040051563A1 (en) Symmetric differential logic circuits
CN110445482B (zh) 一种低功耗高摆率的比较器
CN108919875B (zh) 使能产生电路及其使能控制方法
CN108227814A (zh) 一种源跟随电路
CN210518233U (zh) 一种恒定跨导的轨至轨输入级电路
CN102185569B (zh) 一种d类放大器的输出级电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211214

Address after: 313098 No. 1238-1338, floor 12, building 3, No. 1366, Hongfeng Road, Huzhou City, Zhejiang Province

Patentee after: Huzhou Buluo Microelectronics Technology Co.,Ltd.

Address before: 215000 8 Ji Xue Road, Xiangcheng District, Suzhou, Jiangsu.

Patentee before: SOOCHOW University

TR01 Transfer of patent right