CN103956986B - 高q值可调谐差分式有源电感 - Google Patents

Abstract

本发明提供一种高Q值可调谐差分式有源电感，涉及射频集成电路技术领域，以解决现有差分有源电感实部损耗比较大、Q值不高的问题；该发明包括电源、输入输出端、偏置电路和差分Cascode基本结构，还包括有源电阻反馈网络，它由无源电阻R_f和PMOS晶体管M_p3并联构成，并且所述有源电阻反馈网络的两端和差分Cascode结构中的M_n1、M_n2管的漏极相连接；所述差分Cascode结构由M_n1、M_n2、M_n3和M_n4晶体管构成，且M_n1、M_n2晶体管和M_n3、M_n4晶体管分别以交叉耦合对的形式相连接，并且M_n3、M_n4晶体管的漏极与M_n1、M_n2晶体管的源极接在一起；本发明通过对有源反馈电阻网络和偏置电路的调谐，可实现对差分式有源电感的电感值和Q值的可调谐性。

Description

高Q值可调谐差分式有源电感

技术领域

本发明涉及射频集成电路技术领域，尤其是涉及一种高Q值可调谐差分式有源电感。

背景技术

电感广泛应用于无线收发机中的各个射频集成电路模块，例如滤波器、低噪声放大器、压控振荡器等。在这些电路模块设计中，为了实现模块的全集成，人们通常使用片上螺旋电感。但片上螺旋电感存在着Q值低，面积大、制作成本高、不利于集成、电感值不可调谐等缺陷。

随着集成电路器件特征尺寸的不断减小，集成电路越来越向着高速、微型、可调谐方向发展，片上螺旋电感的上述缺点显得愈发明显，成为阻碍射频电路模块集成化的屏障。为此，人们提出采用有源器件构成有源电感来替代片上螺旋电感以解决这些问题。

与单端有源电感比，在双端差分有源电感中，由于采用了具有良好线性度和较强共模噪声抑制能力的差分电路拓扑，所以，采用差分结构的有源电感电路具有一定优势。然而，传统的差分有源电感存在实部损耗较大，Q值不高的问题，影响了它在电路中的应用。

因此，本发明的目标是提出一种新的电路拓扑结构以提高差分有源电感Q值，并实现可调性。

发明内容

针对传统差分有源电感的上述问题，本发明提出一种新型差分式有源电感电路拓扑，减小电阻损耗，使其具有高的Q值，同时实现电感值和Q值的可调谐性。

一种高Q值可调谐差分式有源电感，其特征在于：包括电源、输入输出端、偏置电路和由共源极连接的M_n3、M_n4晶体管和共栅极连接的M_n1、M_n2晶体管组成的差分Cascode结构，还包括有源电阻反馈网络，所述有源电阻反馈网络由M_p3晶体管和无源电阻R_f并联构成，并且所述有源电阻反馈网络的两端分别与所述M_n1、M_n2晶体管的漏极相连接；

所述差分Cascode结构包括四只NMOS晶体管M_n1、M_n2、M_n3和M_n4，共源极连接的M_n3和M_n4晶体管的栅极分别与M_n4、M_n3管的漏极相连接，构成一交叉耦合对；共栅极连接的M_n1、M_n2晶体管的栅极分别与M_n2、M_n1管的漏极相连接，构成另一交叉耦合对；所述M_n3、M_n4晶体管的漏极分别和M_n1、M_n2晶体管的源极相连接，形成差分Cascode结构；

所述偏置电路包括两个NMOS晶体管M_n5、M_n6和两个的PMOS晶体管M_p1、M_p2，所述的M_n5和M_n6晶体管作为偏置电流源，其漏极分别与所述M_n3、M_n4晶体管的源极相连接，为差分Cascode结构提供偏置电流；

所述PMOS晶体管M_p1、M_p2的漏极与M_n1、M_n2晶体管的漏极相连接；所述M_p3晶体管被偏置在三极管区，M_p3晶体管的源、漏极分别与无源电阻R_f两端连接，形成有源电阻反馈网络；所述有源电阻反馈网络的两端分别与M_n1、M_n2晶体管的漏极相连接。

所述偏置电路包括一个为有源电感提供偏置电流的电流源和一个提供偏置电压的电压源，所述电流源由两个NMOS晶体管M_n5、M_n6构成，其为有源电感电路提供偏置电流；所述电压源由两个偏置在三极管区的PMOS晶体管M_p1、M_p2构成，为所述M_n1、M_n2晶体管提供合适的漏极电压。

调节所述偏置电路中PMOS晶体管和NMOS晶体管的栅极电压，可以改变有源电感电路中的偏置电压和偏置电流值，从而实现对等效电感值和Q值的调节。

调节所述M_p3晶体管的栅极电压，来改变有源电阻反馈网络的阻值，实现对电路等效电感值和Q值的调节。

与现有技术相比，本发明具有以下优点：

本发明以差分Cascode结构为基本电路单元，采用有源电阻反馈网络，通过部分抵消有源电感的实部损耗，提高了Q值。进一步地，通过对有源电阻反馈网络和偏置电路的调谐，实现了对有源电感感值和Q值的调谐。

以下将结合附图和实施对本发明作进一步详细说明，该实施例仅用于解释本发明。并不对本发明的保护范围构成限制。

附图说明

图1是本发明的结构示意图；

图2是本发明的整体电路拓扑示意图；

图3是本发明中有源电阻反馈网络拓扑示意图；

图4是本发明的小信号电路图；

图5是本发明有源电感的等效电路；

图6是本发明在三种不同偏置条件下电感值L随频率的变化曲线；

图7是本发明在三种不同偏置条件下Q值随频率的变化曲线。

主要元件符号说明：

1-输入输出端 2-有源电阻反馈网络 3-差分Cascode结构

4-电源 5-偏置电路 V₁-栅极电压

V₂-栅极电压 V_tune-栅极电压 C_p-并联电容

R_s-串联电阻 L_eq-等效电感 R_p-并联电阻

R_F-有源电阻反馈网络电阻值

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图与实例对本发明作进一步详细说明。但所举实例不作为对本发明的限定。

如图1和图2所示，本发明的实施例包括输入输出端1、差分Cascode结构3和偏置电路5，Cascode结构3包括共源极连接的M_n3、M_n4晶体管和共栅极连接的M_n1、M_n2晶体管，其中，还包括有源电阻反馈网络2和电源4，有源电阻反馈网络2由无源电阻R_f和PMOS管M_p3并联构成，并且有源电阻反馈网络两端分别与M_n1、M_n2晶体管的漏极相连接。

本发明采用的偏置电路5结构如图2虚线框所示，PMOS晶体管M_p1、M_p2被偏置在三极管区，作为电阻使用，为M_n1、M_n2晶体管提供漏极电压。NMOS晶体管M_n5、M_n6被偏置在饱和区，作为电流源使用，为差分Cascode结构提供偏置电流。通过调谐V₁和V₂，可以分别改变M_n1、M_n2晶体管的漏极电压和差分Cascode结构的偏置电流，由此可以改变有源电感的等效电感值和Q值，从而实现对有源电感感值和Q值的调谐。

本发明创新采用有源电阻反馈网络3结构，如图3所示，包括PMOS晶体管M_p3和无源电阻R_f，通过调谐M_p3晶体管的栅极电压，有源电阻反馈网络的等效电阻值会随之改变，从而得到随电压变化的可变电阻。通过改变电阻值，可以实现对有源电感的电感值和Q值的调谐。

本发明有源电感的小信号等效电路如图4所示，由于有源电阻反馈网络3的等效电阻R_F的存在，会在本发明有源电感串联电阻Rs表达式的分母引入-(1+g_m3R_F)项，即有效地减小了有源电感实部损耗，增大了有源电感的Q值。

本发明有源电感的等效电路如图5所示，其各等效参数表达式如下：

C_P＝C_gs1

R_p＝g_o3

C_gs1、C_gs3分别代表晶体管M_n1、M_n3的栅源电容，g_o1、g_o3分别为晶体管M_n1、M_n3漏极到源极的电导，g_m1、g_m2、g_m3分别为晶体管M_n1、M_n2、M_n3的跨导，R_F为有源电阻反馈网络的等效阻值，ω为角频率。

从等效电感值的表达式L_eq可以看出，有源电阻反馈网络3的等效电阻R_F也增大了有源电感的感值。

由于等效电感值的表达式L_eq和串联电阻表达式R_s的分母中含有MOS晶体管的跨导项，所以通过改变偏置电路5中PMOS晶体管M_p1、M_p2和NMOS晶体管M_n5、M_n6的栅极电压值，可以改变有源电感中MOS晶体管的跨导，进而可以实现电感值和Q值的调谐。

基于以上对电路的分析，本发明实施例以TSMC RF CMOS0.18μm工艺为例，对本发明进行了设计与验证。通过调谐偏置电路5和有源电阻反馈网络2的电压可以获得不同的电感性能。

图6和图7为本发明有源电感在不同偏置条件下的电感值和Q值的变化曲线。其中，Bias1(V₁＝1.98V、V₂＝1.23V、V_tune＝1.3V)，Bias2(V₁＝1.72V、V₂＝0.92V、V_tune＝1V)，Bias3(V₁＝1.68V、V₂＝0.7V、V_tune＝0.6V)。

在Bias1条件下，本发明有源电感在1-5GHz频段内，电感值变化范围为4.05nH-4.22nH，Q值最大值为256.48。在Bias2条件下，在1-5GHz频段内，电感值变化范围为5.08nH-5.72nH，Q值最大值为616.7。在Bias3条件下，在1-5GHz频段内，电感值变化范围为6.29nH-7.73nH，Q值最大值为978.2。

在不同偏置条件下，本发明表现出了不同的电感特性，充分体现了有源电感的电感值和Q值的可调谐性，达到了提高Q值和实现了对电感值和Q值可调谐的目的。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (1)

1.一种高Q值可调谐差分式有源电感，其特征在于：包括电源、输入输出端、偏置电路和由共源极连接的M_n3、M_n4晶体管和共栅极连接的M_n1、M_n2晶体管组成的差分Cascode结构，还包括有源电阻反馈网络，所述有源电阻反馈网络由M_p3晶体管和无源电阻R_f并联构成，并且所述有源电阻反馈网络的两端分别与所述M_n1、M_n2晶体管的漏极相连接；

所述差分Cascode结构包括四只NMOS晶体管M_n1、M_n2、M_n3和M_n4，M_n3和M_n4晶体管的栅极共源极连接，M_n3的栅极与M_n4管的漏极相连接，M_n4晶体管的栅极与M_n3管的漏极相连接，构成一交叉耦合对；M_n1和M_n2晶体管共栅极连接，M_n1晶体管的栅极与M_n2管的漏极相连接，M_n2晶体管的栅极与M_n1管的漏极相连接，构成另一交叉耦合对；所述M_n3晶体管的漏极和M_n1晶体管的源极相连接，所述M_n4晶体管的漏极与M_n2晶体管的源极相连接，形成差分Cascode结构；

所述偏置电路包括两个NMOS晶体管M_n5、M_n6和两个的PMOS晶体管M_p1、M_p2，所述的M_n5和M_n6晶体管作为偏置电流源，所述的M_n5晶体管漏极与所述M_n3晶体管的源极相连接，所述的M_n6晶体管漏极与所述M_n4晶体管的源极相连接，为差分Cascode结构提供偏置电流；

所述PMOS晶体管M_p1、M_p2的漏极与M_n1、M_n2晶体管的漏极相连接；所述M_p3晶体管被偏置在三极管区，M_p3晶体管的源、漏极分别与无源电阻R_f两端连接，形成有源电阻反馈网络；所述有源电阻反馈网络的两端分别与M_n1、M_n2晶体管的漏极相连接。