CN109412553B - 一种射频电感电路 - Google Patents

一种射频电感电路 Download PDF

Info

Publication number
CN109412553B
CN109412553B CN201811239562.6A CN201811239562A CN109412553B CN 109412553 B CN109412553 B CN 109412553B CN 201811239562 A CN201811239562 A CN 201811239562A CN 109412553 B CN109412553 B CN 109412553B
Authority
CN
China
Prior art keywords
mos transistor
type mos
drain
unit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811239562.6A
Other languages
English (en)
Other versions
CN109412553A (zh
Inventor
张万荣
张崟
谢红云
金冬月
徐曙
杨鑫
张昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201811239562.6A priority Critical patent/CN109412553B/zh
Publication of CN109412553A publication Critical patent/CN109412553A/zh
Application granted granted Critical
Publication of CN109412553B publication Critical patent/CN109412553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks

Landscapes

  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

一种射频电感电路，由带有反馈模块的第一跨导单元(1)，带有反馈模块的第二跨导单元(2)，第一可调跨导单元(3)，第二可调跨导单元(4)以及电流镜反馈单元(5)组成。其中，带有反馈模块的第一跨导单元(1)与第一可调跨导单元(3)连接形成第一等效电感回路，带有反馈模块的第二跨导单元(2)与第二可调跨导单元(4)连接形成第二等效电感回路，第一等效电感回路和第二等效电感回路皆与电流镜反馈单元(5)连接，也与差分信号的输入端相连，使得新型射频电感电路具有高Q值、大电感值并可调谐，且在宽输入信号动态范围内Q值与电感值能保持恒定。

Description

一种射频电感电路
技术领域
本发明涉及射频集成电路领域，特别是涉及一种具有高Q值、大电感值并可调谐、且在宽输入信号动态范围内Q值与电感值能保持恒定的射频电感电路。
背景技术
电感是射频集成电路与系统中的重要元件之一。为了满足持续增长的无线移动通信业务需求，卫星通信系统与微波中继系统等无线通信系统正在向高频段方向发展，这就要求无线通信系统中的射频集成电路与射频系统能够工作在高频段，进而所使用的电感元件也必须能够工作在高频段。但目前所用的片上螺旋电感，其电感值与几何尺寸密切相关，电感值越大，所占的芯片面积也越大，同时在高频下，趋肤效应会导致其更大的寄生电阻，且衬底损耗更为严重，且大的面积也会导致大的寄生电容，因此，对大电感值片上螺旋电感，很难在高频下工作，在高频下Q很低，或没有正的Q值。并且受实际集成电路面积的限制，螺旋电感集成难度大、成本高。而利用晶体管构成等效电感电路，为解决螺旋电感的上述问题提供了一个方案。
目前，对采用晶体管构成的等效电感电路的研究虽已经取得了一定进展，但由于电感性能与由晶体管构成的电路拓扑结构密切相关，现有的等效电感电路中构成单元单一和各单元相互协调不够，在高频下，电感电路仍然存在着Q值低、电感值小，甚至无法表现出电感性能的问题，且当输入信号在较宽范围内变化时，等效电感电路的电感值与Q值也会随输入信号而产生大范围波动的问题，这些问题限制了等效电感电路在射频集成电路中的应用。
发明内容
本发明的目的是提供一种具有高Q值、大电感值并可调谐、且在宽输入信号动态范围内Q值与电感值能保持恒定的射频电感电路。本发明采用2个带有反馈模块的跨导单元，2个可调跨导单元以及电流镜反馈单元组成电感电路拓扑，其中，2个带有反馈模块的跨导单元与2个跨导可调单元分别组成第一等效电感回路和第二等效电感回路，且分别与差分信号输入端相连，也与电流镜反馈单元相连。第一等效电感回路和第二等效电感回路中各自的负跨导器与反馈模块的协同作用，增大了电感电路的Q值、电感值，拓宽了电感电路的工作频带；改变可调跨导单元中偏置电压的值，可对该电感电路的电感值与Q值进行调谐；电流镜反馈单元，使Q值和电感值可在宽输入信号动态范围内保持恒定。
本发明采用如下技术方案：
一种具有高Q值、大电感值并可调谐、且在宽输入信号动态范围内Q值与电感值能保持恒定的射频电感电路如图1所示，包括：带有反馈模块的第一跨导单元(1)，带有反馈模块的第二跨导单元(2)，第一可调跨导单元(3)，第二可调跨导单元(4)以及电流镜反馈单元(5)；
所述电感电路中带有反馈模块的第一跨导单元(1)由第一N型MOS晶体管(Mn1)、第二N型MOS晶体管(Mn2)和第十四N型MOS晶体管(MR2)组成,带有反馈模块的第二跨导单元(2)由第四N型MOS晶体管(Mn4)、第五N型MOS晶体管(Mn5)和第十三N型MOS晶体管(MR1)组成，第一可调跨导单元(3)由第二P型MOS晶体管(Mp2)与第六N型MOS晶体管(Mn6)组成，第二可调跨导单元(4)由第一P型MOS晶体管(Mp1)与第三N型MOS晶体管(Mn3)构成，电流镜反馈单元(5)由第七N型MOS晶体管(Mn7)、第八N型MOS晶体管(Mn8)、第九N型MOS晶体管(Mn9)、第十N型MOS晶体管(Mn10)、第十一N型MOS晶体管(Mn11)、第十二N型MOS晶体管(Mn12)、第三P型MOS晶体管(Mp3)、第四P型MOS晶体管(Mp4)、第五P型MOS晶体管(Mp5)、第六P型MOS晶体管(Mp6)、第七P型MOS晶体管(Mp7)、第八P型MOS晶体管(Mp8)组成；
所述电感电路的第一输入端(Vin+)同时连接第一N型MOS晶体管(Mn1)的漏极和第三N型MOS晶体管(Mn3)的源极，第二N型MOS晶体管(Mn2)的漏极和第一N型MOS晶体管(Mn1)的源极相连，第十四N型MOS晶体管(MR2)的漏极与第二N型MOS晶体管(Mn2)的栅极相连，第十四N型MOS晶体管(MR2)的源极与第六N型MOS晶体管(Mn6)的漏极相连，第六N型MOS晶体管(Mn6)的源极与该电感电路的第二输入端(Vin-)相连，从而形成第一等效电感回路。电流镜反馈单元中的第七N型MOS晶体管(Mn7)的栅极与第二N型MOS晶体管(Mn2)的栅极相连，第八N型MOS晶体管(Mn8)的漏极与第七N型MOS晶体管(Mn7)的漏极相连，第九N型MOS晶体管(Mn9)的栅极同时与第八N型MOS晶体管(Mn8)的栅极及第三P型MOS晶体管(Mp3)的漏极相连，第四P型MOS晶体管(Mp4)的漏极与第九N型MOS晶体管(Mn9)的漏极相连，第五P型MOS晶体管(Mp5)的栅极同时与第四P型MOS晶体管(Mn4)的栅极及第九N型MOS晶体管(Mn9)的漏极相连，第五P型MOS晶体管(Mn5)的漏极与正输入端(Vin+)相连。该电感电路的第二输入端(Vin-)同时连接第四N型MOS晶体管(Mn4)的漏极和第六N型MOS晶体管(Mn6)的源极，第五N型MOS晶体管(Mn5)的漏极和第四N型MOS晶体管(Mn4)的源极相连，第十三N型MOS晶体管(MR1)的漏极与第五N型MOS晶体管(Mn5)的栅极相连，第十三N型MOS晶体管(MR1)的源极与第三N型MOS晶体管(Mn3)的漏极相连，第三N型MOS晶体管(Mn3)的源极与该电感电路的第一输入端(Vin+)相连，从而形成第二等效电感回路。电流镜反馈单元中的第十N型MOS晶体管(Mn10)的栅极与第五N型MOS晶体管(Mn5)的栅极相连，第十一N型MOS晶体管(Mn11)的漏极与第十N型MOS晶体管(Mn10)的漏极相连，第十二N型MOS晶体管(Mn12)的栅极同时与第十一N型MOS晶体管(Mn11)的栅极及第六P型MOS晶体管(Mp6)的漏极相连，第七P型MOS晶体管(Mp7)的漏极与第十二N型MOS晶体管(Mn12)的漏极相连，第八P型MOS晶体管(Mp8)的栅极同时与第七P型MOS晶体管(Mp7)的栅极及第十二N型MOS晶体管(Mn12)的漏极相连，第八P型MOS晶体管(Mp8)的漏极与第二输入端(Vin-)相连。第一P型MOS晶体管(Mp1)的栅极与第一可调电压源(Vtune1)相连，且其漏极与第三N型MOS晶体管(Mn3)的漏极相连，第二P型MOS晶体管(Mp2)的栅极与第二可调电压源(Vtune2)相连，且其漏极与第六N型MOS晶体管(Mn6)的漏极相连，第十三N型MOS晶体管(MR1)与第十四N型MOS晶体管(MR2)的栅极分别连接第一电压源(VR1)和第二电压源(VR2)，第一、第二、第三、第四、第五、第六偏置电压源(Vb1、Vb2、Vb3、Vb4、Vb5、Vb6)分别与第一N型MOS晶体管(Mn1)、第三N型MOS晶体管(Mn3)、第四N型MOS晶体管(Mn4)、第六N型MOS晶体管(Mn6)、第三P型MOS晶体管(Mp3)、第六P型MOS晶体管(Mp6)的栅极相连；电源(Vdd)同时连接第三、第四、第五、第六、第七、第八P型MOS晶体管(Mp3、Mp4、Mp5、Mp6、Mp7、Mp8)的源极，第二、第七、第八、第九N型MOS晶体管(Mn2、Mn7、Mn8、Mn9)的源极与地端(GND)相连，第五、第十、第十一、第十二N型MOS晶体管(Mn5、Mn10、Mn11、Mn12)的源极与地端(GND)相连。
所述电感电路中带有反馈模块的第一跨导单元(1)采用由第一N型MOS晶体管(Mn1)、第二N型MOS晶体管(Mn2)与第十四N型MOS晶体管(MR2)构成的串联结构，带有反馈模块的第二跨导单元(2)采用由第四N型MOS晶体管(Mn4)、第五N型MOS晶体管(Mn5)与第十三N型MOS晶体管(MR1)所构成的串联结构；同时，带有反馈模块的第一跨导单元(1)与第一可调跨导单元(3)串联形成第一等效电感回路，带有反馈模块的第二跨导单元(2)与第二可调跨导单元(4)串联形成第二等效电感回路。通过利用第一等效电感回路和第二等效电感回路中各自的负跨导器与反馈模块(MR1、MR2)的协同作用，增大了等效电感回路的并联电阻，减小了等效电感回路的串联电阻，进而实现了电感电路的高Q值、大电感值以及宽的工作频带。
进一步地，通过调节第二可调跨导单元(4)和第一可调跨导单元(3)中第一可调电压源(Vtune1)与第二可调电压源(Vtune2)的值，可改变第一P型MOS晶体管(Mp1)与第二P型MOS晶体管(Mp2)的直流偏置，进而改变电路中第一可调跨导单元(3)和第二可调跨导单元(4)的跨导值，实现对电感电路的电感值、Q值以及工作频带的调谐。
进一步地，当第一、第二输入端(Vin+、Vin-)的差分信号发生大范围波动时，电感电路的等效电感值与品质因子Q值可以基本保持恒定。以Vin+端的信号为例说明如下，当第一N型MOS晶体管(Mn1)的漏极电流增大时，会引起第二N型MOS晶体管(Mn2)的漏极电流增大和第二N型MOS晶体管(Mn2)的栅极电压增大；由于电流镜反馈单元(5)中的第七N型MOS晶体管(Mn7)的栅极与第二N型MOS晶体管(Mn2)的栅极相连，因此，第七N型MOS晶体管(Mn7)的栅极电压增大；由于第三P型MOS晶体管(Mp3)的栅极偏置电压保持不变，所以第七N型MOS晶体管(Mn7)的漏极电流增大，第八N型MOS晶体管(Mn8)的漏极电流随之减小；在电流镜反馈单元中，由于第八N型MOS晶体管(Mn8)、第九N型MOS晶体管(Mn9)、第四P型MOS晶体管(Mp4)与第五P型MOS晶体管(Mp5)的漏极电流相等，因此，第五P型MOS晶体管(Mp5)的漏极电流减小，最终反馈至输入端的电流也减小，因此，Mn1的跨导接近常数，不随输入信号变化，电感电路的等效电感值与品质因子Q值基本保持恒定。
与现有技术相比，本发明具有以下突出优点：
本发明创新地提出了由带有反馈模块的第一跨导单元(1)，带有反馈模块的第二跨导单元(2)，第一可调跨导单元(3)，第二可调跨导单元(4)以及电流镜反馈单元(5)组成的射频电感电路。其中，带有反馈模块的第一跨导单元(1)与第一可调跨导单元(3)连接形成第一等效电感回路，带有反馈模块的第二跨导单元(2)与第二可调跨导单元(4)连接形成第二等效电感回路，电流镜反馈单元(5)同时与第一等效电感回路和第二等效电感回路连接，输入端的差分信号流经第一等效电感回路与第二等效电感回路。利用第一等效电感回路和第二等效电感回路中各自的负跨导器与反馈模块的协同作用，第一可调跨导单元(3)与第二可调跨导单元(4)中的电压源偏置的调节，电流镜反馈单元(5)对第一、二跨导单元跨导随输入信号波动的抑制，获得了一种具有高Q值、大电感值并可调谐、且在宽输入信号动态范围内Q值与电感值能保持恒定的射频电感电路。
附图说明
图1是所述电感电路的一个实施例的电路拓扑示意图，其中：1-带有反馈模块的第一跨导单元，2-带有反馈模块的第二跨导单元，3-第一可调跨导单元，4-第二可调跨导单元，5-电流镜反馈单元。
图2是所述电感电路在同时调节第二可调跨导单元(4)中的第一可调电压源(Vtune1)与第一可调跨导单元(3)的第二可调电压源(Vtune2)的四种情况下，等效电感值与工作频率的关系图；
图3是所述电感电路在同时调节第二可调跨导单元(4)中的第一可调电压源(Vtune1)与第一可调跨导单元(3)的第二可调电压源(Vtune2)的四种情况下，品质因子Q值与工作频率关系图；
图4是所述电感电路在有、无电流镜反馈单元(5)时，在三个工作频率下等效电感值下降10％时与对应的输入信号功率的关系对比图；
图5是所述电感电路在有、无电流镜反馈单元(5)时，在三个工作频率下品质因子Q值下降10％时与对应的输入信号功率的关系对比图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图，对本发明作进一步详细说明。
图1是所述电感电路的一个实施例。包括：带有反馈模块的第一跨导单元(1)，带有反馈模块的第二跨导单元(2)，第一可调跨导单元(3)，第二可调跨导单元(4)以及电流镜反馈单元(5)。
本实施例中所述电感电路中带有反馈模块的第一跨导单元(1)由第一N型MOS晶体管(Mn1)、第二N型MOS晶体管(Mn2)和第十四N型MOS晶体管(MR2)组成,带有反馈模块的第二跨导单元(2)由第四N型MOS晶体管(Mn4)、第五N型MOS晶体管(Mn5)和第十三N型MOS晶体管(MR1)组成，第一可调跨导单元(3)由第二P型MOS晶体管(Mp2)与第六N型MOS晶体管(Mn6)组成，第二可调跨导单元(4)由第一P型MOS晶体管(Mp1)与第三N型MOS晶体管(Mn3)构成，电流镜反馈单元(5)由第七N型MOS晶体管(Mn7)、第八N型MOS晶体管(Mn8)、第九N型MOS晶体管(Mn9)、第十N型MOS晶体管(Mn10)、第十一N型MOS晶体管(Mn11)、第十二N型MOS晶体管(Mn12)、第三P型MOS晶体管(Mp3)、第四P型MOS晶体管(Mp4)、第五P型MOS晶体管(Mp5)、第六P型MOS晶体管(Mp6)、第七P型MOS晶体管(Mp7)、第八P型MOS晶体管(Mp8)组成；
本实施例中电感电路的具体实施方式为：
所述电感电路的第一输入端(Vin+)同时连接第一N型MOS晶体管(Mn1)的漏极和第三N型MOS晶体管(Mn3)的源极，第二N型MOS晶体管(Mn2)的漏极和第一N型MOS晶体管(Mn1)的源极相连，第十四N型MOS晶体管(MR2)的漏极与第二N型MOS晶体管(Mn2)的栅极相连，第十四N型MOS晶体管(MR2)的源极与第六N型MOS晶体管(Mn6)的漏极相连，第六N型MOS晶体管(Mn6)的源极与该电感电路的第二输入端(Vin-)相连，从而形成第一等效电感回路。电流镜反馈单元中的第七N型MOS晶体管(Mn7)的栅极与第二N型MOS晶体管(Mn2)的栅极相连，第八N型MOS晶体管(Mn8)的漏极与第七N型MOS晶体管(Mn7)的漏极相连，第九N型MOS晶体管(Mn9)的栅极同时与第八N型MOS晶体管(Mn8)的栅极及第三P型MOS晶体管(Mp3)的漏极相连，第四P型MOS晶体管(Mp4)的漏极与第九N型MOS晶体管(Mn9)的漏极相连，第五P型MOS晶体管(Mp5)的栅极同时与第四P型MOS晶体管(Mn4)的栅极及第九N型MOS晶体管(Mn9)的漏极相连，第五P型MOS晶体管(Mn5)的漏极与正输入端(Vin+)相连。该电感电路的第二输入端(Vin-)同时连接第四N型MOS晶体管(Mn4)的漏极和第六N型MOS晶体管(Mn6)的源极，第五N型MOS晶体管(Mn5)的漏极和第四N型MOS晶体管(Mn4)的源极相连，第十三N型MOS晶体管(MR1)的漏极与第五N型MOS晶体管(Mn5)的栅极相连，第十三N型MOS晶体管(MR1)的源极与第三N型MOS晶体管(Mn3)的漏极相连，第三N型MOS晶体管(Mn3)的源极与该电感电路的第一输入端(Vin+)相连，从而形成第二等效电感回路。电流镜反馈单元中的第十N型MOS晶体管(Mn10)的栅极与第五N型MOS晶体管(Mn5)的栅极相连，第十一N型MOS晶体管(Mn11)的漏极与第十N型MOS晶体管(Mn10)的漏极相连，第十二N型MOS晶体管(Mn12)的栅极同时与第十一N型MOS晶体管(Mn11)的栅极及第六P型MOS晶体管(Mp6)的漏极相连，第七P型MOS晶体管(Mp7)的漏极与第十二N型MOS晶体管(Mn12)的漏极相连，第八P型MOS晶体管(Mp8)的栅极同时与第七P型MOS晶体管(Mp7)的栅极及第十二N型MOS晶体管(Mn12)的漏极相连，第八P型MOS晶体管(Mp8)的漏极与第二输入端(Vin-)相连。第一P型MOS晶体管(Mp1)的栅极与第一可调电压源(Vtune1)相连，且其漏极与第三N型MOS晶体管(Mn3)的漏极相连，第二P型MOS晶体管(Mp2)的栅极与第二可调电压源(Vtune2)相连，且其漏极与第六N型MOS晶体管(Mn6)的漏极相连，第十三N型MOS晶体管(MR1)与第十四N型MOS晶体管(MR2)的栅极分别连接第一电压源(VR1)、第二电压源(VR2)，第一、第二、第三、第四、第五、第六偏置电压源(Vb1、Vb2、Vb3、Vb4、Vb5、Vb6)分别与第一N型MOS晶体管(Mn1)、第三N型MOS晶体管(Mn3)、第四N型MOS晶体管(Mn4)、第六N型MOS晶体管(Mn6)、第三P型MOS晶体管(Mp3)、第六P型MOS晶体管(Mp6)的栅极相连；电源(Vdd)同时连接第三、第四、第五、第六、第七、第八P型MOS晶体管(Mp3、Mp4、Mp5、Mp6、Mp7、Mp8)的源极，第二、第七、第八、第九N型MOS晶体管(Mn2、Mn7、Mn8、Mn9)的源极与地端(GND)相连，第五、第十、第十一、第十二N型MOS晶体管(Mn5、Mn10、Mn11、Mn12)的源极与地端(GND)相连。
图2给出了所述电感电路在同时调节第二可调跨导单元(4)中的第一可调电压源(Vtune1)与第一可调跨导单元(3)的第二可调电压源(Vtune2)的四种情况下，等效电感值与工作频率(Freq)的关系图，其中：反馈模块(MR1、MR2)工作在线性区，第一种情况：Vtune1＝Vtune2＝1.4V，第二种情况：Vtune1＝Vtune2＝1.6V，第三种情况：Vtune1＝Vtune2＝1.7V，第四种情况：Vtune1＝Vtune2＝1.9V；所述电感电路可以工作在0-5.6GHz频段下，电感值可以在14.47nH-74.1nH之间进行调谐；
图3给出了所述电感电路在同时调节第二可调跨导单元(4)中的第一可调电压源(Vtune1)与第一可调跨导单元(3)的第二可调电压源(Vtune2)的四种情况下，品质因子Q值与工作频率的(f)关系图；其中：反馈模块(MR1、MR2)工作在线性区，第一种情况：Vtune1＝Vtune2＝1.4V，第二种情况：Vtune1＝Vtune2＝1.6V，第三种情况：Vtune1＝Vtune2＝1.7V，第四种情况：Vtune1＝Vtune2＝1.9V；Q值最高可达1249，且在Vtune1＝1.6V、1.7V、1.9V下，Q值大于20的带宽均大于1.25GHz。
图4给出了所述电感电路在有、无电流镜反馈单元(5)的2种情况下，电路的等效电感值在3.50GHz、3.75GHz、4.25GHz三个工作频率下分别下降10％(L值的-1dB压缩点L-1dB)时与对应的输入信号功率(Pin)的关系对比图；当反馈模块(MR1、MR2)工作在线性区，Vtune1＝Vtune2＝1.6V，工作频率分别为3.50GHz、3.75GHz、4.25GHz时，未包含电流镜反馈单元(5)的电感电路的L-1dB分别为-32dBm，-33dBm，-37dBm，而所述包含电流镜反馈单元(5)的电感电路的L-1dB分别为-25dBm，-26dBm，-24dBm，较未包含电流镜反馈单元(5)的电感电路的L-1dB分别提高了7dBm，7dBm，13dBm，因此包含电流镜反馈单元(5)的电感电路的L值能够在更宽的输入信号动态范围内保持恒定。
图5给出了所述电感电路在有、无电流镜反馈单元(5)的2种情况下，电路的品质因子Q值在3.50GHz、3.75GHz、4.25GHz三个工作频率下分别下降10％(Q值的-1dB压缩点Q-1dB)时与对应的输入信号功率(Pin)的关系对比图；当反馈模块(MR1、MR2)工作在线性区，Vtune1＝Vtune2＝1.6V，工作频率分别为3.50GHz、3.75GHz、4.25GHz时，未包含电流镜反馈单元(5)的电感电路的Q-1dB分别为-34dBm，-39dBm，-31dBm，而所述包含电流镜反馈单元(5)的电感电路的Q-1dB分别为-23dBm，-25dBm，-19dBm，较未包含电流镜反馈单元(5)的电感电路的Q-1dB分别提高了11dBm，14dBm，12dBm，因此包含电流镜反馈单元(5)的电感电路的Q值能够在更宽的输入信号动态范围内保持恒定。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (1)

1.一种射频电感电路，其特征在于，包括：带有反馈模块的第一跨导单元(1)，带有反馈模块的第二跨导单元(2)，第一可调跨导单元(3)，第二可调跨导单元(4)以及电流镜反馈单元(5)；
其中：所述射频电感电路中带有反馈模块的第一跨导单元(1)由第一N型MOS晶体管(Mn1)、第二N型MOS晶体管(Mn2)和第十四N型MOS晶体管(MR2)组成,带有反馈模块的第二跨导单元(2)由第四N型MOS晶体管(Mn4)、第五N型MOS晶体管(Mn5)和第十三N型MOS晶体管(MR1)组成，第一可调跨导单元(3)由第二P型MOS晶体管(Mp2)与第六N型MOS晶体管(Mn6)组成，第二可调跨导单元(4)由第一P型MOS晶体管(Mp1)与第三N型MOS晶体管(Mn3)构成，电流镜反馈单元(5)由第七N型MOS晶体管(Mn7)、第八N型MOS晶体管(Mn8)、第九N型MOS晶体管(Mn9)、第十N型MOS晶体管(Mn10)、第十一N型MOS晶体管(Mn11)、第十二N型MOS晶体管(Mn12)、第三P型MOS晶体管(Mp3)、第四P型MOS晶体管(Mp4)、第五P型MOS晶体管(Mp5)、第六P型MOS晶体管(Mp6)、第七P型MOS晶体管(Mp7)、第八P型MOS晶体管(Mp8)组成；
其中：所述射频电感电路的第一输入端(Vin+)同时连接第一N型MOS晶体管(Mn1)的漏极和第三N型MOS晶体管(Mn3)的源极，第二N型MOS晶体管(Mn2)的漏极和第一N型MOS晶体管(Mn1)的源极相连，第十四N型MOS晶体管(MR2)的漏极与第二N型MOS晶体管(Mn2)的栅极相连，第十四N型MOS晶体管(MR2)的源极与第六N型MOS晶体管(Mn6)的漏极相连，第六N型MOS晶体管(Mn6)的源极与该电感电路的第二输入端(Vin-)相连，从而形成第一等效电感回路；电流镜反馈单元中的第七N型MOS晶体管(Mn7)的栅极与第二N型MOS晶体管(Mn2)的栅极相连，第八N型MOS晶体管(Mn8)的漏极与第七N型MOS晶体管(Mn7)的漏极相连，第九N型MOS晶体管(Mn9)的栅极同时与第八N型MOS晶体管(Mn8)的栅极及第三P型MOS晶体管(Mp3)的漏极相连，第四P型MOS晶体管(Mp4)的漏极与第九N型MOS晶体管(Mn9)的漏极相连，第五P型MOS晶体管(Mp5)的栅极同时与第四P型MOS晶体管(Mp4)的栅极及第九N型MOS晶体管(Mn9)的漏极相连，第五P型MOS晶体管(Mp5)的漏极与第一 输入端(Vin+)相连；该电感电路的第二输入端(Vin-)同时连接第四N型MOS晶体管(Mn4)的漏极和第六N型MOS晶体管(Mn6)的源极，第五N型MOS晶体管(Mn5)的漏极和第四N型MOS晶体管(Mn4)的源极相连，第十三N型MOS晶体管(MR1)的漏极与第五N型MOS晶体管(Mn5)的栅极相连，第十三N型MOS晶体管(MR1)的源极与第三N型MOS晶体管(Mn3)的漏极相连，第三N型MOS晶体管(Mn3)的源极与该电感电路的第一输入端(Vin+)相连，从而形成第二等效电感回路；电流镜反馈单元中的第十N型MOS晶体管(Mn10)的栅极与第五N型MOS晶体管(Mn5)的栅极相连，第十一N型MOS晶体管(Mn11)的漏极与第十N型MOS晶体管(Mn10)的漏极相连，第十二N型MOS晶体管(Mn12)的栅极同时与第十一N型MOS晶体管(Mn11)的栅极及第六P型MOS晶体管(Mp6)的漏极相连，第七P型MOS晶体管(Mp7)的漏极与第十二N型MOS晶体管(Mn12)的漏极相连，第八P型MOS晶体管(Mp8)的栅极同时与第七P型MOS晶体管(Mp7)的栅极及第十二N型MOS晶体管(Mn12)的漏极相连，第八P型MOS晶体管(Mp8)的漏极与第二输入端(Vin-)相连；第一P型MOS晶体管(Mp1)的栅极与第一可调电压源(Vtune1)相连，且其漏极与第三N型MOS晶体管(Mn3)的漏极相连，第二P型MOS晶体管(Mp2)的栅极与第二可调电压源(Vtune2)相连，且其漏极与第六N型MOS晶体管(Mn6)的漏极相连，第十三N型MOS晶体管(MR1)与第十四N型MOS晶体管(MR2)的栅极分别连接第一电压源(VR1)和第二电压源(VR2)，第一、第二、第三、第四、第五、第六偏置电压源(Vb1、Vb2、Vb3、Vb4、Vb5、Vb6)分别与第一N型MOS晶体管(Mn1)、第三N型MOS晶体管(Mn3)、第四N型MOS晶体管(Mn4)、第六N型MOS晶体管(Mn6)、第三P型MOS晶体管(Mp3)、第六P型MOS晶体管(Mp6)的栅极相连；电源(Vdd)同时连接第三、第四、第五、第六、第七、第八P型MOS晶体管的源极，第二、第七、第八、第九N型MOS晶体管的源极与地端(GND)相连，第五、第十、第十一、第十二N型MOS晶体管的源极与地端(GND)相连。
CN201811239562.6A 2018-10-24 2018-10-24 一种射频电感电路 Active CN109412553B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811239562.6A CN109412553B (zh) 2018-10-24 2018-10-24 一种射频电感电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811239562.6A CN109412553B (zh) 2018-10-24 2018-10-24 一种射频电感电路

Publications (2)

Publication Number Publication Date
CN109412553A CN109412553A (zh) 2019-03-01
CN109412553B true CN109412553B (zh) 2022-07-01

Family

ID=65469601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811239562.6A Active CN109412553B (zh) 2018-10-24 2018-10-24 一种射频电感电路

Country Status (1)

Country Link
CN (1) CN109412553B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518816B (en) * 2002-02-01 2003-01-21 Richtek Technology Corp Inductor equivalent circuit and its application circuit
US8390371B2 (en) * 2010-07-30 2013-03-05 Tialinx, Inc. Tunable transconductance-capacitance filter with coefficients independent of variations in process corner, temperature, and input supply voltage
CN103956986B (zh) * 2014-05-05 2017-02-15 北京工业大学 高q值可调谐差分式有源电感
CN107124157B (zh) * 2017-04-24 2020-05-08 北京工业大学 一种高q值、电感值可粗调细调的宽频带有源电感

Also Published As

Publication number Publication date
CN109412553A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
US7555278B2 (en) Unconditionally stable filter
US7768350B2 (en) Output gain stage for a power amplifier
CN102340288B (zh) 一种具有阻抗匹配的射频集成带通滤波器
CN107124157B (zh) 一种高q值、电感值可粗调细调的宽频带有源电感
KR100747657B1 (ko) 매크로 및 마이크로 주파수 튜닝이 가능한 반도체 소자 및이를 갖는 안테나와 주파수 튜닝 회로
US20170026031A1 (en) Apparatus and methods for tunable notch filters
US8098109B2 (en) Differential varactor circuit for a voltage controlled oscillator
US10042376B2 (en) MOS capacitors for variable capacitor arrays and methods of forming the same
Mohammadi et al. 2–4 GHz Q-tunable LC bandpass filter with 172-dBHz peak dynamic range, resilient to+ 15-dBm out-of-band blocker
KR20240041937A (ko) 캐스케이드형 인버터들을 포함한 능동 필터들 및 자이레이터들
CN104980125A (zh) 采用负阻结构的宽频带、高q值、可调谐的有源电感
US9590120B2 (en) MOS capacitors structures for variable capacitor arrays and methods of forming the same
US10073482B2 (en) Apparatus and methods for MOS capacitor structures for variable capacitor arrays
US20160293778A1 (en) Mos capacitors flow type devices and methods of forming the same
CN109412553B (zh) 一种射频电感电路
Hammadi et al. An enhanced design of multi-band RF band pass filter based on tunable high-Q active inductor for nano-satellite applications
US20110148526A1 (en) Low noise amplifier with variable frequency response
US9973155B2 (en) Apparatus and methods for tunable power amplifiers
US9590593B2 (en) MOS capacitors with head-to-head fingers and methods of forming the same
Sapawi et al. High gain of 3.1-5.1 GHz CMOS power amplifier for Direct sequence ultra-wideband application
CN111478680B (zh) 一种射频压控有源电感
Vinod et al. Design of CMOS based reconfigurable LNA at millimeter wave frequency using active load
CN108900175B (zh) 一种宽频带、大电感值、高q值且q值可独立调节的有源电感
US20170040948A1 (en) Power amplifiers with tunable loadline matching networks
CN111446930B (zh) 一种射频电感电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant