CN111478680B

CN111478680B - 一种射频压控有源电感

Info

Publication number: CN111478680B
Application number: CN202010309140.2A
Authority: CN
Inventors: 张万荣; 张昭; 谢红云; 金冬月; 张思佳; 万禾湛; 王飞虎
Original assignee: Beijing University of Technology
Current assignee: Beijing University of Technology
Priority date: 2020-04-19
Filing date: 2020-04-19
Publication date: 2022-12-23
Anticipated expiration: 2040-04-19
Also published as: CN111478680A

Abstract

一种射频压控有源电感涉及集成电路领域，包括：第一跨导单元(1)，第二跨导单元(2)，第三跨导单元(3)，第四跨导单元(4)，有源反馈电阻单元(5)，第一偏置单元(6)，第二偏置单元(7)。第一跨导单元(1)与第二跨导单元(2)构成主回路。第三跨导单元(3)、第四跨导单元(4)与有源反馈电阻单元(5)构成补偿回路。调节补偿回路的不同电压调制端，可补偿因调节主回路不同电压调制端引起的电感值和Q值的变化，进而实现高频下的Q值相对于电感值可独立调节和在调节电感值时Q值保持恒定的性能。补偿回路，一方面，增大了有源电感在高频下的Q值，另一方面与主回路配合，使得有源电感具有宽的工作频带，且在高频下具有高的电感值。

Description

一种射频压控有源电感

技术领域

本发明涉及射频器件和集成电路领域，特别是一种宽工作频带，高频下具有大电感值和高的Q值，Q值相对于电感值可以相互独立调节，且在调节电感值时Q值可以保持恒定的射频压控有源电感元件。

技术背景

电感作为射频集成电路中最基本的元件之一，不仅可以构成选频网络，也应用在无线收发机的各个模块(如滤波器、低噪声放大器、功率放大器、混频器、压控振荡器等)中，实现阻抗变换、反馈、调谐、滤波等功能。随着5G时代的到来，无线移动通信业务需求与日俱增，将多种移动通信标准与技术集于一身成为大势所趋。因此，人们对电感的性能(如Q值、电感值、工作频带宽度等)提出了更高的要求。

现如今，在射频集成电路中广泛使用的是无源螺旋电感，但由于无源螺旋电感的电感值与其几何尺寸密切相关，电感值越大，则其金属线长度越长、所占用的面积越大，寄生电容就越大，工作频率越低。由于射频集成电路的尺寸越来越小，自然允许所使用的无源螺旋电感的尺寸也越来越小，这很大程度上限制了无源螺旋电感的电感值，不能在小的尺寸下取得大的电感值。其次，无源螺旋电感本身存在寄生电阻损耗，在高频下，由于趋肤效应更会导致大的寄生电阻损耗，且在高频下衬底的涡流效应也会加重损耗，这两种效应使得无源螺旋电感很难在高频下取得较高的Q值。另外，无源螺旋电感的Q值和电感值是固定的，无法调节。这些缺点使无源螺旋电感无法适应集成电路向小型化，高性能发展的趋势，因此人们对采用晶体管模拟的等效电感电路(有源电感)逐渐关注起来。

当前有源电感，由于电路拓扑简单，组成单元不够优化，各个单元之间相互影响，使得有源电感的不同性能参数相互耦合，Q值相对于电感值难以独立调节，且在调节电感值时无法保持Q值恒定，而且，工作频带不够宽，在高频下Q值和电感值不高，甚至没有电感特性，这些问题限制了有源电感在集成电路中的应用。

发明内容

为了解决当前有源电感存在的问题，本发明实现了一种射频压控有源电感，具有高的工作频率和宽的工作频带，在高频下具有大的电感值、高的Q值，同时在高频下具有Q值相对于电感值独立调节的特性以及在调节电感值时Q值保持恒定的特性。

本发明采用以下技术方案：

一种射频压控有源电感，如图1所示，该有源电感包括：第一跨导单元(1)，第二跨导单元(2)，第三跨导单元(3)，第四跨导单元(4)，有源电阻单元(5)，第一偏置单元(6)，第二偏置单元(7)。

所述有源电感的第一跨导单元(1)包括第二P型MOS晶体管(M₂)，第二跨导单元(2)包括第三N型MOS晶体管(M₃)、第四N型MOS晶体管(M₄)、第一调制端(V_tune1)和第二调制端(V_tune2)，第三跨导单元(3)包括第七P型MOS晶体管(M₇)、第八N型MOS晶体管(M₈)和第三调制端(V_tune3)，第四跨导单元(4)包括第九N型MOS晶体管(M₉)，有源电阻单元(5)包括无源电阻(R_tf)、第十一P型MOS管(M₁₁)和第四调制端(V_tune4)，第一偏置单元(6)包括第一P型MOS晶体管(M₁)、第六P型MOS晶体管(M₆)和第一偏置端(V_bias1)，第二偏置单元(7)包括第五N型MOS晶体管(M₅)、第十N型MOS晶体管(M₁₀)和第二偏置端(V_bias2)。

所述有源电感的输入端(Z_in)同时连接第二P型MOS晶体管(M₂)的漏极、第四N型MOS晶体管(M₄)的源极、第五N型MOS晶体管(M₅)的漏极、第八N型晶体管(M₈)的源极和第九N型MOS晶体管(M₉)的漏极；第一P型MOS晶体管(M₁)的源极与电源(V_DD)连接，第一P型MOS晶体管(M₁)的栅极连接第六P型MOS晶体管(M₆)的栅极并同时与第一偏置端(V_bias1)相连，第一P型MOS晶体管(M₁)的漏极同时与第二P型MOS晶体管(M₂)的栅极、第三N型MOS晶体管的(M₃)的漏极相连；第二P型MOS晶体管(M₂)的源极与电源(V_DD)连接；第三N型MOS晶体管(M₃)的源极与第四N型MOS晶体管(M₄)的漏极相连，第三N型MOS晶体管(M₃)的栅极与第一调制端(V_tune1)相连；第四N型MOS晶体管(M₄)的栅极与第二调制端(V_tune2)相连；第五N型MOS晶体管(M₅)的源极与地(GND)相连，第五N型MOS晶体管(M₅)的栅极连接第十N型MOS晶体管(M₁₀)的栅极同时与第二偏置端(V_bias2)相连；第六P型MOS晶体管(M₆)的源极与电源(V_DD)连接；第七P型MOS晶体管(M₇)的源极与电源(V_DD)连接，第七P型MOS晶体管(M₇)的栅极同时与第八N型MOS晶体管(M₈)的漏极和第六P型MOS晶体管(M₆)的漏极相连，第七P型MOS晶体管(M₇)的漏极同时与第十一P型MOS晶体管(M₁₁)的源极以及无源电阻(R_tf)的第一端连接；第八N型MOS晶体管(M₈)的栅极与第三调制端(V_tune3)相连；第九N型MOS晶体管(M₉)的栅极同时与第十N型MOS晶体管(M₁₀)的漏极、第十一P型MOS晶体管(M₁₁)的漏极以及无源电阻(R_tf)的第二端连接，第九N型MOS晶体管(M₉)的源极连接地(GND)；第十N型MOS晶体管(M₁₀)的源极与地(GND)相连；第十一P型MOS晶体管(M₁₁)的栅极与第四调制端(V_tune4)相连。

第一跨导单元(1)与第二跨导单元(2)首尾相接构成了主回路，第三跨导单元(3)、第四跨导单元(4)和有源反馈电阻单元(5)通过负反馈连接构成补偿回路，其中补偿回路中的有源反馈电阻单元(5)减小了有源电感的等效串联电阻，增大了高频下的Q值；此外，补偿回路与主回路相配合，一方面增大了有源电感的等效并联电阻，从而增大了自谐振频率，实现了有源电感工作频带宽度的拓展；另一方面，增大了有源电感的负载电容，使得有源电感在高频下具有高的电感值。

第一偏置单元(6)为第一跨导单元(1)、第三跨导单元(3)中的第八N型MOS晶体管(M₈)和第四跨导单元(4)提供偏置，第二偏置单元(7)为第二跨导单元(2)、第三跨导单元(3)中的第七P型MOS晶体管(M₇)以及有源反馈电阻单元(5)提供偏置。

本发明有源电感实例的基本原理如下：在主回路中，该有源电感的输入端连接第二跨导单元(2)中的第四N型MOS晶体管(M₄)的源极，通过第四N型MOS晶体管(M₄)的跨导g_m4和第三N型MOS晶体管(M₃)的跨导g_m3将输入电压V_in转换成第三N型MOS管(M₃)的漏电流I_ds，然后通过第一跨导单元(1)的第二P型MOS晶体管(M₂)的栅极，漏电流I_ds对第二P型MOS晶体管(M₂)的栅源电容C_gs2进行充电，并在第二P型MOS晶体管(M₂)的栅极端节点处建立电压V₁，通过第二P型MOS晶体管(M₂)的跨导g_m2将电压V₁转换为输入电流信号I_in，因此在有源电感输入端(Z_in)的阻抗表现为感抗

(其中L为等效电感值)，同理分析补偿回路，也可在有源电感的输入端表现为感抗。协同调节主回路的第一调制端(V_tune1)和补偿回路中有源反馈电阻单元(5)的调制端(V_tune4)，能够改变电感负载电容进而改变电感值，同时用有源反馈电阻单元(5)电阻值的变化导致的Q值的变化补偿了因调节主回路的第一调制端(V_tune1)产生的Q值的变化，从而实现了高频下电感值改变时Q值不变特性。协同调节主回路的第二调制端(V_tune2)和补偿回路中第三跨导单元(3)的调制端(V_tune3)，不仅通过改变有源电感的等效串联电阻改变了Q值，而且用第三跨导单元(3)跨导的变化导致的电感值变化补偿了调节主回路第二调制端产生的电感值的变化，从而实现了高频下Q值变化时电感值基本不变特性，即Q值相对于电感值的独立调节。最终，有源电感同时具有Q值相对于电感值独立调节的特性以及调节电感值时Q值保持恒定的特性。

与现有技术相比，本发明具有以下优点：

本发明有源电感，由第一跨导单元(1)，第二跨导单元(2)，第三跨导单元(3)，第四跨导单元(4)，有源反馈电阻单元(5)，第一偏置单元(6)，第二偏置单元(7)组成。第一跨导单元(1)与第二跨导单元(2)构成主回路，第三跨导单元(3)、第四跨导单元(4)和有源反馈电阻单元(5)构成补偿回路。调节主回路的第一调制端(V_tune1)可以改变电感值，Q值的随之变化则可以通过调节补偿回路中有源反馈电阻单元(5)的调制端(V_tune4)改变电阻值导致Q值变化得以补偿，从而实现了高频下在调节电感值时，保持Q值恒定。调节主回路的第二调制端(V_tune2)，可以改变Q值，电感值的随之变化则可以通过调节补偿回路中第三跨导单元(3)的调制端(V_tune3)改变第三跨导单元(3)跨导变化导致电感值变化得以补偿，从而实现了在高频下Q值相对于电感值的独立调节。此外，补偿回路，一方面由于有源反馈电阻单元(5)的存在，提高了高频下有源电感的Q值，另一方面与主回路相配合，不仅增大了自谐振频率，使得有源电感具有宽的工作频带，而且增大了有源电感的负载电容，使得有源电感在高频下具有高的电感值。通过以上有源电感组成单元的相互配合、协调，使本发明有源电感在高频下具有宽的工作频带、大的电感值、高的Q值，同时高频下具有Q值相对于电感值独立调节的特性以及在调节电感值时Q值可以保持恒定的特性。

附图说明：

图1是本发明有源电感的实施例电路拓扑示意图，其中：1-第一跨导单元；2-第二跨导单元；3-第三跨导单元；4-第四跨导单元；5-有源反馈电阻单元；6-第一偏置单元；7-第二偏置单元；

图2为本发明有源电感在协同调节主回路和补偿回路的不同调制端电压时，等效电感值L和Q值与频率关系图，图2-(a)为Q值与频率关系图，图2-(b)为Q峰值对应频率附近的电感值与频率的关系图，图2-(c)为完整的电感值与频率关系图，其中：第一种偏置情况为V_tune2＝3.72V，V_tune1＝0.9V，V_tune3＝1.7V，V_tune4＝1.43V；第二种偏置情况为V_tune2＝3.72V，V_tune1＝1.05V，V_tune3＝1.7V，V_tune4＝1.63V；第三种偏置情况为V_tune2＝3.72V，V_tune1＝1.15V，V_tune3＝1.7V，V_tune4＝1.85V。

图3为本发明有源电感在协同调节主回路和补偿回路的不同调制端电压时，等效电感值L和Q值与频率关系图，图3-(a)为Q值与频率关系图，图3-(b)为Q峰值对应频率附近的电感值与频率关系图，图3-(c)为完整的电感值与频率关系图，其中：第一种偏置情况为V_tune2＝1.29V，V_tune1＝0.95V，V_tune3＝1.66V，V_tune4＝1.56V；第二种偏置情况为V_tune2＝1.79V，V_tune1＝0.95V，V_tune3＝1.67V，V_tune4＝1.56V；第三种偏置情况为V_tune2＝2.38V，V_tune1＝0.95V，V_tune3＝1.68V，V_tune4＝1.56V。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图，对本发明做进一步说明。

图1是该新型有源电感的一个实施例。包括：第一跨导单元(1)，第二跨导单元(2)，第三跨导单元(3)，第四跨导单元(4)，有源反馈电阻单元(5)，第一偏置单元(6)，第二偏置单元(7)。

所述有源电感的第一跨导单元(1)包括第二P型MOS晶体管(M₂)，第二跨导单元(2)包括第三N型MOS晶体管(M₃)、第四N型MOS晶体管(M₄)、第一调制端(V_tune1)和第二调制端(V_tune2)，第三跨导单元(3)包括第七P型MOS晶体管(M₇)、第八N型MOS晶体管(M₈)和第三调制端(V_tune3)，第四跨导单元(4)包括第九N型MOS晶体管(M₉)，有源电阻单元(5)包括无源电阻(R_tf)、第十一N型MOS管(M₁₁)和第四调制端(V_tune4)，第一偏置单元(6)包括第一P型MOS晶体管(M₁)、第六P型MOS晶体管(M₆)和第一偏置端(V_bias1)，第二偏置单元(7)包括第五N型MOS晶体管(M₅)、第十N型MOS晶体管(M₁₀)和第二偏置端(V_bias2)。

图2给出了在协同调节主回路和补偿回路的不同调制端电压时，等效电感值L和Q值与频率关系图。其中电源电压(V_DD)为3.4V，第一种偏置情况为V_tune2＝3.72V，V_tune1＝0.9V，V_tune3＝1.7V，V_tune4＝1.43V；第二种偏置情况为V_tune2＝3.72V，V_tune1＝1.05V，V_tune3＝1.7V，V_tune4＝1.63V；第三种偏置情况为V_tune2＝3.72V，V_tune1＝1.15V，V_tune3＝1.7V，V_tune4＝1.85V。图2-(a)为Q值与频率关系图，由图2-(a)看出，在7.2GHz高频下，Q为峰值位置，峰值保持恒定，高达338.1。图2-(b)为Q峰值对应频率附近的电感值与频率的关系图，可以看出，在Q峰值相对应的高频7.2GHz下，具有大的电感值，电感值分别为711.8nH、778.8nH和860.7nH，且变化量高达148.9nH。结合图2-(a)和图2-(b)，可以看出在高频7.2GHz下，有源电感电感值变化了148.9nH，而Q值保持在恒定值338.1，即高频下在调节电感值时，Q值可以恒定。图2-(c)为完整的电感值与频率关系图，可以看出，有源电感的工作频带范围高达0～7.5GHz，即具有宽的工作频带。结合图2的三幅图可以看得出，有源电感具有宽的工作频带，在高频下具有大的电感值，且在调节电感值时，Q值可以保持恒定。

图3给出了在协同调节主回路和补偿回路的不同调制端电压时，等效电感值L和Q值与频率关系图，其中第一种偏置情况为V_tune2＝1.29V，V_tune1＝0.95V，V_tune3＝1.66V，V_tune4＝1.56V；第二种偏置情况为V_tune2＝1.79V，V_tune1＝0.95V，V_tune3＝1.67V，V_tune4＝1.56V；第三种偏置情况为V_tune2＝2.38V，V_tune1＝0.95V，V_tune3＝1.68V，V_tune4＝1.56V。图3-(a)为Q值与频率关系图，可以看出，在7.2GHz高频下，具有高的Q值，Q峰值分别高达1650.54、1529.357和494.712，且Q峰值变化的百分比高达107.8％，因此，Q值有较大变化。图3-(b)为Q峰值对应频率附近的电感值与频率关系图，可以看出，Q峰值相对应频率附近的电感值分别为132nH、131.9nH和127.6nH，电感值的变化百分比仅为3.4％。结合图3-(a)和图3-(b)，可以得到：在7.2GHz高频下，Q峰值的变化百分比与相对应电感值的变化百分比相差高达30倍，即在高频下Q值相对于电感值可以独立调谐。图3-(c)为完整的电感值与频率关系图，可以看出，在8GHz高频下，电感峰值分别高达705.2nH、660.2nH和636.1nH，即在高频下具有大的电感值，且有源电感的工作频带范围高达0～8GHz，即具有宽的工作频带。综上所述，该款有源电感具有宽的工作频带，在高频下具有高的Q值和大的电感值，同时Q值相对于电感值可以独立调谐。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这一实施例，而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种射频压控有源电感，其特征在于，包括：第一跨导单元(1)，第二跨导单元(2)，第三跨导单元(3)，第四跨导单元(4)，有源反馈电阻单元(5)，第一偏置电路(6)，第二偏置电路(7)；

第一跨导单元(1)包括第二P型MOS晶体管(M₂)，第二跨导单元(2)包括第三N型MOS晶体管(M₃)、第四N型MOS晶体管(M₄)、第一调制端(V_tune1)和第二调制端(V_tune2)，第三跨导单元(3)包括第七P型MOS晶体管(M₇)、第八N型MOS晶体管(M₈)和第三调制端(V_tune3)，第四跨导单元(4)包括第九N型MOS晶体管(M₉)，有源反馈电阻单元(5)包括无源电阻(R_tf)、第十一P型MOS管(M₁₁)和第四调制端(V_tune4)，第一偏置电路 (6)包括第一P型MOS晶体管(M₁)、第六P型MOS晶体管(M₆)和第一偏置端(V_bias1)，第二偏置电路 (7)包括第五N型MOS晶体管(M₅)、第十N型MOS晶体管(M₁₀)和第二偏置端(V_bias2)；

有源电感的输入端(Z_in)同时连接第二P型MOS晶体管(M₂)的漏极、第四N型MOS晶体管(M₄)的源极、第五N型MOS晶体管(M₅)的漏极、第八N型晶体管(M₈)的源极和第九N型MOS晶体管(M₉)的漏极；第一P型MOS晶体管(M₁)的源极与电源(V_DD)连接，第一P型MOS晶体管(M₁)的栅极连接第六P型MOS晶体管(M₆)的栅极并同时与第一偏置端(V_bias1)相连，第一P型MOS晶体管(M₁)的漏极同时与第二P型MOS晶体管(M₂)的栅极、第三N型MOS晶体管(M₃)的漏极相连；第二P型MOS晶体管(M₂)的源极与电源(V_DD)连接；第三N型MOS晶体管(M₃)的源极与第四N型MOS晶体管(M₄)的漏极相连，第三N型MOS晶体管(M₃)的栅极与第一调制端(V_tune1)相连；第四N型MOS晶体管(M₄)的栅极与第二调制端(V_tune2)相连；第五N型MOS晶体管(M₅)的源极与地(GND)相连，第五N型MOS晶体管(M₅)的栅极连接第十N型MOS晶体管(M₁₀)的栅极同时与第二偏置端(V_bias2)相连；第六P型MOS晶体管(M₆)的源极与电源(V_DD)连接；第七P型MOS晶体管(M₇)的源极与电源(V_DD)连接，第七P型MOS晶体管(M₇)的栅极同时与第八N型MOS晶体管(M₈)的漏极和第六P型MOS晶体管(M₆)的漏极相连，第七P型MOS晶体管(M₇)的漏极同时与第十一P型MOS晶体管(M₁₁)的源极以及无源电阻(R_tf)的第一端连接；第八N型MOS晶体管(M₈)的栅极与第三调制端(V_tune3)相连；第九N型MOS晶体管(M₉)的栅极同时与第十N型MOS晶体管(M₁₀)的漏极、第十一P型MOS晶体管(M₁₁)的漏极以及无源电阻(R_tf)的第二端连接，第九N型MOS晶体管(M₉)的源极连接地(GND)；第十N型MOS晶体管(M₁₀)的源极与地(GND)相连；第十一P型MOS晶体管(M₁₁)的栅极与第四调制端(V_tune4)相连。