CN101359903B - 半导体集成电路 - Google Patents

Abstract

本发明提供一种芯片占用面积小、低功耗的宽频带RF信号处理电路。半导体集成电路在半导体芯片上具备谐振电路，该谐振电路包括：第一电容器(1)，具有可由第一控制端子(101)的第一控制信号(Vc1)控制的电容(C_R)；以及回转器(2、5)，包含具有可由第二控制端子(102)的第二控制信号(Vc2)控制的电容(C_L)的第二电容器(3)，并等效地模拟电感器(L)。电容(C_R)和电感器(L)构成并联谐振电路。当变更并联谐振频率时，协调地变更第一电容器(1)和第二电容器(3)的电容。并联谐振电路适用于连接在放大元件(Q1)的输出电极上的有源负载。

Description

半导体集成电路

技术领域

本发明涉及构成无线通信系统的无线通信电路，尤其涉及可有效适用于使用宽带的多频带(multiband)来收发数据的方法的技术。 

背景技术

一般而言，无线通信系统为了进行数据收发而使用预定的RF频带(波段)。例如，在作为无线局域网(LAN：Local Area Network)的美国标准而众所周知的IEEE802.11g中，使用2.4GHz～2.47GHz的RF频带，在通信距离50～100m的范围内作为最大传输速度可达到54Mbps。 

但是，一般用户对于数据的要求逐年增高，除高精细静止图像以外，强烈期待在短时间内将音乐数据及动态图像数据下载到用户的便携式设备中。 

对应于该要求的一个技术是超宽带(Ultra Wide Band：UWB)无线通信。UWB无线通信自2002年4月美国联邦通信委员会许可UWB的商业利用以来，许多机构正在进行研究开发。UWB无线通信中所用的频率范围采用分割成多个频带的多频带结构。在使用多频带来收发数据的情况下，在对数据进行了调制解调后的信号的频带中，需要使信号尽可能没有衰减地进行传输或者进行放大。另外，在不传输数据的频带中，需要为了防止交叉调制而使存在于频带内的无用信号衰减。 

下述非专利文献1中记载有如下内容：用于多频带(MB)的正交频分复用(OFDM)系统的频率合成器需要纳秒级的频带切换时间，关于噪声、边带、功耗具有困难的挑战。另外，基于PLL的一般频率合成器，典型地因微秒的较长建立时间而不能简单地适用。在下述非 专利文献1中记载有如下的高速频率跳变合成器：以1纳秒的切换时间生成分布于3GHz～8GHz的7频带时钟。该频率合成器由两个PLL(Phase Locked Loop)电路、两个选择器以及一个SSB(Single SideBand)混频器构成。 

另外，在下述非专利文献2中记载有如下的回转器(gyrator)：包含输入输出被闭环连接的两个跨导(transconductance)gm1、gm2、连接在跨导gm1的输出与跨导gm2的输入上的电容C 1、连接在跨导gm2的输出与跨导gm1的输入上的电容C2以及电阻R。该回转器将电容C2看作C2/(gm1·gm2)的电感器L。这样，由于回转器将输入阻抗取为连接在输出上的阻抗的倒数，所以能够将电容器等效地变换成电感器。因此，当使用经过等效变换的电感器而与LC电路同样地构成电路时，则能够不使用难以集成化的电感器而合成滤波器及谐振器。 

并且，在下述非专利文献3中记载有与上述非专利文献2中所记载的回转器相类似的2次双二阶(biquad)带通滤波器。在下述非专利文献3中记载有可以用偏置电压及偏置电流对电感器的性能指数Q、滤波器的中心频率进行调谐的CMOS完全差动双二阶网格(lattice)带通滤波器，还记载有通过将偏置电流从380μA调整到800μA，在一定的增益和频带下，可将中心频率从2.45GHz调谐到2.85GHz。 

另外，在下述非专利文献4中记载有为了省略高价的外部电感器及片内螺旋电感器(spiral inductor)，而在900MHz频带的RF低噪声放大器上使用对电感器进行模拟(emulate)的回转器与电容器的组合。回转器由在负反馈方式下连接的两级跨导电路(gm1、gm2)构成。级间的元件寄生电容所构成的作为容性负载的第一电容(C1)生成输入的感性阻抗L。其与输入的第二电容(C2)一起形成LC振荡电路，LC振荡电路作为输入侧跨导电路的负载而进行动作。LC振荡电路的中心频率用1/2π(C1C2/gm1gm2)^1/2计算。 

在RF低噪声放大器中，对作为输入侧跨导电路的栅极接地的一对NMOS晶体管的源极供给互补RF信号。在栅极接地的一对NMOS 晶体管的漏极上连接着作为回转器的第一级跨导电路的差动对的NMOS晶体管的栅极。在该差动对的NMOS晶体管的漏极上连接着一对PMOS电流镜(current mirror)负载，还连接着作为回转器的第二级跨导电路的一对PMOS晶体管的栅极。通过作为回转器的第二级跨导电路的一对PMOS晶体管的漏极连接作为回转器的第一级跨导电路的差动对的NMOS晶体管的栅极，而实现负反馈。 

还报告有如下内容：测定这样所构成的CMOS低噪声放大器的频率特性，在0.9GHz的中心频率附近具有大致20dB的增益，在较低一方的频率0.4GHz和较高一方的频率1.4GHz处具有大致10dB的增益。 

非专利文献1：Jri Lee et al，“A 7-Band 3-8GHz FrequencySynthesizer with 1ns Band-Switching Time in 0.18μm CMOSTechnology”，IEEE Solid-State Circuits Conference DIGEST OFTECHNICAL PAPERS，pp.204～205. 

非专利文献2：A.A.Abidi，“Noise in Active Resonators and theAvailable Dynamic Range”，IEEE TRANSACTIONS ON CIRCUITSAND SYSTEMS -I：FUNDAMENTAL THEORY ANDAPPLICATIONS，VOL.39，NO.4，APRIL 1992.pp.296～299. 

非专利文献3：Apinunt Thanachayanont，“LOW VOLTAGE LOWPOWER CMOS INDUCTORLESS RF BANDPASS FILTER WITHHIGH IMAGE REJECTION CAPABILITY”，The 2002 45th MidwestSymposium on Circuits and Systems.Volume3，PP III-548～551. 

非专利文献4：Young J.Shin et al，“An Inductorless 900MHz RFLow-Noise Amplifier in 0.9μm CMOS”，IEEE 1997CUSTOMINTEGRATED CIRCUITS CONFERENCE，PP.513～516. 

发明内容

近年来，针对室内通信提出采用了Multi-band OFDM(MB-OFDM)方式的UWB无线通信用频率配置。图2是表示采用了MB-OFDM方式的UWB无线通信用频率配置的图。根据图2可知，UWB 频率被分割成从以3432MHz为中心频率且具有528MHz带宽的第一副频带(频带)至以10296MHz为中心频率且同样具有528MHz带宽的第十四副频带。上述14个副频带中，将每3个副频带为一组，由以第一到第三、第四到第六、第七到第九、第十到第十二、第十三与第十四所形成的5组构成。各副频带的中心频率从低的频率起按顺序为3432、3960、4488、5016、5544、6072、6600、7128、7656、8184、8712、9240、9768、10296(单位：MHz)。能够构成每组称为微微网(piconet)的通信网络，但现在正在开发使用频率较低的第一组副频带来形成微微网的无线通信。 

但是，为了进一步向多数用户提供高速数据传输用无线通信，需要通过广泛使用设置在约3GHz～约10GHz、以及UWB频带上的副频带来增加微微网数量。为此，在收发UWB信号的无线电路中，为了解调接收信号和调制发送信号，需要生成上述从第一～第十四副频带的中心频率作为本地信号。MB-OFDM方式的无线电路中生成的本地信号需要本地信号的载波频率在短时间内在副频带中心频率间进行频率跳变(hopping)，该载波频率切换所允许的时间被规定为最大9.5ns。以往，在本地信号的频率切换上使用锁相环(PLL：PhaseLocked Loop)，但由于PLL方式通过构成负反馈环而实现，所以存在本地信号的频率切换时间较长、需花费数微秒的缺点。 

因此，在UWB无线通信的本地信号发生电路中，如上述非专利文献1所记载的那样，通过组PLL生成3432MHz和6864MHz这两个组频率信号，通过频带PLL生成1056MHz和211MHz这两个频带频率信号。来自组PLL的3432MHz和6864MHz这两个组频率信号在由一方的选择器进行了选择以后，被提供给SSB混频器的一方的输入。来自带PLL的1056MHz和211MHz这两个频带频率信号在由另一方的选择器进行了选择以后，被供给三模式分配器的输入。三模式分配器的输出DC电压、528MHz信号、1056MHz信号的任意一个被提供给SSB混频器的另一方的输入。通过SSB混频器能够生成最终的本地信号。通过利用上述非专利文献1所记载的技术，能够生成在 大致3GHz～大致8GHz之间进行了分配的7个副频带中心频率(3432、3960、4488、5544、6072、6600、7128(单位：MHz))。 

上述本地信号发生电路的SSB混频器由两个基本混频器和输出缓冲器构成。来自一方的选择器的输出的组PLL的组频率信号3432MHz或者6864MHz的信号和来自三模式分配器的输出的DC电压、528MHz信号、1056MHz信号中的任意一个被分别提供给两个基本混频器的一方和另一方。连接在两个基本混频器的输出上的输出缓冲器选择特定的副频带频率进行输出。两个基本混频器的每一个为了输出3至4个副频带中心频率中的任意一个频率，采用在输出频率调谐谐振频率的谐振电路。谐振电路由电感器、多个电容器和多个开关构成。多个电容器的一端连接在电感器上，多个电容器的另一端经由多个开关而连接在接地电位上。谐振电路的调谐通过多个开关的接通/切断控制来实现。但是，为了进行数GHz下的高频动作，在集成电路内实现谐振电路的电感器是尤为重要的，如上述非专利文献1的芯片显微图所示那样，用螺旋电感器来实现。螺旋电感器是将布线呈漩涡状进行缠绕来实现所希望的电感的无源元件，具有占用面积较大这样的缺点。 

在上述非专利文献1所记载那样的低频侧用基本混频器的情况下，由于螺旋电感器在芯片上占用150μm×150μm的面积，所以差动动作的基本混频器的两个螺旋电感器将合计占用300μm×150μm的面积。另外，在高频侧的基本混频器的情况下，两个螺旋电感器也将合计占用200μm×100μm的面积。在上述非专利文献1中以1300μm×1100μm(1.3mm×1.1mm)的芯片面积来实现本地信号发生电路，基本混频器中所用的螺旋电感器的占用面积大概为5％。这样，采用了螺旋电感器的谐振电路存在芯片占用面积较大这样的缺点。 

另外，在上述非专利文献1所采用的通过利用构成谐振电路的电容器的值的开关进行切换来使谐振频率变化的方法中，具有谐振阻抗的最大值会与谐振频率一同变化这样的缺点。设螺旋电感器的电感为L、其品质因数为Q、电容器的电容为C，则谐振阻抗的最大值Zmag^max 用以下的公式来表示。 

$Z_{\mathrm{mag}}^{\max }=\sqrt{(1+Q^2)\·\left(\frac{L}{C}\right)}$ …(公式1) 

根据该公式1可知，在L一定的情况下，使C的值变化则最大值Zmag^max就会变化。例如，在Q＝15也就是说在电感器上串联的寄生电阻R＝2.5欧姆、L＝1nH、C＝0.5～1.5pF的情况下，谐振频率可变为7.2GHz～4.2GHz，最大值Zmag^max也较大地变化为742欧姆～244欧姆。因此，上述非专利文献1的负载阻抗虽然通过电容的切换来使谐振频率得以切换，但将发生其最大阻抗进行变化而使本地信号发生电路的输出信号振幅变动这样的问题。根据其他观点，可以说存在如下问题：因本地信号发生电路的后级电路的非线形特性，必须将本地信号发生电路的输出信号振幅的变动抑制得较小，因此谐振频率的可变范围也受到限制。如上述那样，以往的谐振电路由于采用该螺旋电感器，所以存在占用面积较大这样的缺点。另外，由于以往的谐振电路的谐振频率的可变方法是利用并联配置的电容器组进行电容切换，所以还存在其谐振阻抗会较大地变动的缺点。 

另外，如上述非专利文献4所记载那样，能够通过使用回转器与电容器的组合来模拟电感器，但可覆盖的频带是0.4GHz～1.4GHz。该频带是较MB-OFDM方式的UWB无线通信的频带远为狭窄的频带。 

另外，采用了能够将电容器等效地变换成电感器的回转器的滤波器的中心频率，如上述非专利文献3所记载那样，能够根据构成回转器的跨导电路的偏置电流的值来进行调整。但是，图2所示的UWB无线通信用频率配置的最低第一副频带的中心频率3432MHz与最高第十四副频带的中心频率10296MHz之比为3。为了将采用了回转器的滤波器的中心频率增加为3倍，需要将输入输出被闭环连接的两个跨导之中的一个跨导的电导降低为1/9。为此，本发明人等还发现由于需要将一个跨导的偏置电流的值增加为10倍以上，因此功耗将显著增加这样的问题。 

本发明是在如以上那样的本发明以前的本发明人等的研究结果的基础上完成的。因此，本发明的目的在于提供一种芯片占用面积小、低功耗的宽频带RF信号处理电路。另外，本发明的其他目的在于即便谐振频率变化也能降低谐振阻抗的较大变动。 

本发明的上述以及其他目的和新特征根据本说明书的记述以及附图来明确。 

简单说明本申请所公开的发明中的代表性技术方案如下。 

即，本发明有代表性的半导体集成电路的特征为(参照图1)，在半导体芯片上具备谐振电路，该谐振电路由第一电容器(1)和回转器(2、5)构成，其中，第一电容器(1)可由施加在第一控制端子(101)上的第一控制信号(Vcl)控制，回转器(2、5)包含可由施加在第二控制端子(102)上的第二控制信号(Vc2)控制的的第二电容器(3)等效地模拟(emulation)电感器(L)。第一控制信号和第二控制信号是数字信号和模拟信号中的任意一种，数字信号是选择使用无线通信用RF频率的多个频带中的哪个频带的多位频带选择信号。 

下面，简单说明通过本申请所公开发明中具有代表性的技术方案而获得的技术效果。即能够提供一种芯片占用面积小且低功耗的宽频带RF信号处理电路。 

附图说明

图1是表示本发明一个实施方式的在半导体集成电路的半导体芯片上形成的并联谐振电路结构的图。 

图2是表示采用MB-OFDM方式的UWB无线通信用频率配置的图。 

图3是表示图1的并联谐振电路信号端子的阻抗绝对值的计算结果的图。 

图4是表示使两个可变电容器的电容协调性地变化的情况下的图1的并联谐振电路信号端子的阻抗的频率依赖性的图。 

图5是表示在图4的5点的两个电容值的情况下的图1的并联谐振电路信号端子的阻抗的频率依赖性的图。 

图6是表示本发明其他实施方式的在半导体集成电路的半导体芯片上形成的谐振电路结构的图。 

图7是表示根据本发明的其他一个实施方式在半导体集成电路的半导体芯片上形成的串联谐振电路结构的图。 

图8是表示根据本发明的其他实施方式在半导体集成电路的半导体芯片上形成的串联谐振电路结构的图。 

图9是表示根据图1的本发明一个实施方式在半导体集成电路的半导体芯片上形成的由双极晶体管构成的并联谐振电路的图。 

图10是表示根据图6的本发明其他实施方式在半导体集成电路的半导体芯片上形成的由双极晶体管构成的谐振电路的图。 

图11是根据图9所示的本发明一个实施方式将在半导体集成电路的半导体芯片上形成的并联谐振电路的跨导电路和缓冲电路的NPN型双极晶体管置换成N沟道型MOS场效应晶体管的图。 

图12是根据图10所示的本发明一个实施方式将在半导体集成电路的半导体芯片上形成的完全差动并联谐振电路的跨导电路和缓冲电路的NPN型双极晶体管置换成N沟道型MOS晶体管的图。 

图13是表示根据本发明其他实施方式基于在半导体集成电路的半导体芯片上形成的完全差动跨导电路的并联谐振电路的图。 

图14表示根据图13的本发明其他实施方式在半导体集成电路的半导体芯片上形成的完全差动跨导电路由CMOS晶体管构成的图。 

图15是表示能够在以上所说明的各种实施方式的单端或者完全差动的并联谐振电路或者串联谐振电路中使用的可变电容器结构例的图。 

图16也是表示能够在以上所说明的各种实施方式的单端或者完全差动的并联谐振电路或者串联谐振电路中使用的可变电容器的其他结构例的图。 

图17是表示根据本发明的其他实施方式在半导体集成电路的半导体芯片上形成的RF低噪声放大器的图。 

图18是表示用于生成提供给接收混频器的接收用本地信号、提供给发送混频器的发送用本地信号的频率合成器的电压控制振荡器 结构的图。 

图19是表示根据本发明其他实施方式由在半导体集成电路的半导体芯片上形成的两个双平衡混频器构成的SSB混频器结构的图。 

图20是表示使用两个图19的混频器的发展型SSB混频器结构的图。 

图21是表示使用图20所示的发展型SSB混频器12的频率合成器结构的图。 

图22是表示可以接收图2所示的MB-OFDM方式的UWB无线通信用RF频率的第一副频带～第十四副频带的任意副频带的RF信号的下变频接收机结构的图。 

图23是表示可以发送图2所示的MB-OFDM方式的UWB无线通信用的RF频率的第一副频带～第十四副频带的任意副频带的RF信号的上变频发射机结构的图。 

图24是表示用于在半导体芯片上形成图9所示的并联谐振电路25的芯片布局的图。 

具体实施方式

《代表性实施方式》 

首先，说明本申请所公开的发明的代表性实施方式的概要。在关于代表性实施方式的概要说明中添加括号来参照的附图参照标记不过是示例包含在其被添加的构成要素的概念中的部件。 

〔1〕本发明代表性实施方式的半导体集成电路的特征在于(参照图1)，在半导体芯片上具备由第一电容器(1)和回转器(2、5)构成的谐振电路，其中，第一电容器(1)具有可由施加在第一控制端子(101)上的第一控制信号(Vc1)控制的电容(C_R)，回转器(2、5)通过包括具有可由施加在第二控制端子(102)上的第二控制信号(Vc2)控制的电容(C_L)的第二电容器(3)，来等效地模拟电感器(L)。 

根据上述实施方式，由于谐振电路不是通过芯片占用面积较大的 螺旋电感器而是通过回转器和电容器的组合而实现，所以能够削减芯片占用面积。另外，由于谐振频率的设定不是通过基于构成回转器的跨导电路的偏置电流的控制，而是通过基于第一电容器和第二电容器的电容的控制而实现，所以能够避免功耗的增大。 

在优选实施方式的半导体集成电路中，通过上述第一电容器和上述电感器等效地并联连接，上述谐振电路成为并联谐振电路(参照图1)。 

通过控制上述第一电容器的上述电容和上述第二电容器的上述电容的至少任意一方的电容，将上述并联谐振电路的并联谐振频率设定为所希望的频率(参照图3)。 

在其他优选实施方式的半导体集成电路中，其特征在于：在将上述并联谐振电路的上述并联谐振频率变更为上述所希望的频率时，根据上述第一控制信号和上述第二控制信号来协调地变更上述第一电容器的上述电容和上述第二电容器的上述电容(参照图4)。 

根据上述其他优选的实施方式，在将上述并联谐振频率变更为上述所希望的频率时，上述第一电容器的上述电容和上述第二电容器的上述电容被协调性地变更。结果，基于上述第一电容器的上述电容的第一阻抗变化为增加和减少的一方，基于上述第二电容器的上述电容的上述等效电感器的第二阻抗变化为增加和减少的另一方。因此，在将上述并联谐振频率变更为上述所希望的频率时，可以降低谐振阻抗的较大变动(参照图5)。 

在更优选实施方式的半导体集成电路中，其特征在于：上述并联谐振电路是连接在放大元件(Q1)的输出电极上的有源负载(参照图17、图18、图19)。 

并且，在优选实施方式的半导体集成电路中，其特征在于：上述放大元件是构成低噪声放大器、电压控制振荡器和混频器的至少任意一个的器件(参照图17、图18、图19)。 

在其他更优选实施方式的半导体集成电路中，其特征在于：上述回转器由第一跨导电路(2)和第二跨导电路(5、6)构成，该第一 跨导电路(2)响应其输入端子的上述第一电容器的上述电容的电压而生成提供给上述第二电容器的上述电容的电流，该第二跨导电路(5、6)将响应上述第二电容器的上述电容的电压的电流反馈给上述第一跨导电路的上述输入端子。 

并且，在更优选实施方式的半导体集成电路中，其特征在于：上述第一跨导电路是响应差动输入端子的一对上述第一电容器的上述电容的差动电压而生成提供给一对上述第二电容器的上述电容的差动电流的第一差动跨导电路(2a)，上述第二跨导电路是响应差动输入端子的一对上述第二电容器的上述电容的差动电压而生成提供给一对上述第一电容器的上述电容的差动电流的第二差动跨导电路(5a、5b)(参照图6)。 

根据上述更优选实施方式，上述第一跨导电路能够对提供给上述差动输入端子的共模输入信号具有较高的共模信号抑制比(CMRR)。 

在其他更优选实施方式的半导体集成电路中，其特征在于：上述第一跨导电路包括发射极经由电阻(R_E)而连接在交流接地电位上的发射极接地双极晶体管(Qgm)、和源极经由电阻(R_E)而连接在交流接地电位上的源极接地场效应晶体管(Mgm)中的任意一个(参照图9、图11)。 

并且，在其他更优选实施方式的半导体集成电路中，其特征在于：上述第二跨导电路由缓冲电路(5)和反馈电阻(6)构成(参照图9、图11)。 

在具体的一个实施方式的半导体集成电路中，其特征在于：上述缓冲电路由射极跟随器(Q_BA、Ics)和源极跟随器(M_BA、Ics)的任意一个构成(参照图9、图11)。 

在其他具体的一个实施方式的半导体集成电路中，其特征在于：上述第一控制信号和上述第二控制信号是数字信号和模拟信号的任意一种(参照图9、图11)。 

在更具体的一个实施方式的半导体集成电路中，其特征在于：上述数字信号是选择使用无线通信用RF频率的多个频带中的哪个频带 的多位频带选择信号。 

在其他优选实施方式的半导体集成电路中，其特征在于：通过上述第一电容器和上述电感器等效地串联连接，上述谐振电路成为串联谐振电路(参照图7)。 

其特征在于：通过控制上述第一电容器的上述电容和上述第二电容器的上述电容的至少任意一方的电容，将上述串联谐振电路的串联谐振频率设定为所希望的频率。 

在其他优选实施方式的半导体集成电路中，其特征在于：在将上述串联谐振电路的上述串联谐振频率变更为上述所希望的频率时，根据上述第一控制信号和上述第二控制信号来协调地变更上述第一电容器的上述电容和上述第二电容器的上述电容。 

根据上述其他优选实施方式，在将上述串联谐振频率变更为上述所希望的频率时，上述第一电容器的上述电容和上述第二电容器的上述电容被协调性地变更。结果，基于上述第一电容器的上述电容的第一阻抗变化为增加和减少的一方，基于上述第二电容器的上述电容的上述等效电感器的第二阻抗变化为增加和减少的另一方。因此，在将上述串联谐振频率变更为上述所希望的频率时，可以降低谐振阻抗的较大变动。 

在更优选实施方式的半导体集成电路中，其特征在于：上述串联谐振电路是连接在放大元件(Q1)的输出电极上的陷波滤波器(notchfilter)，上述陷波滤波器抑制大致具有上述串联谐振频率的频率的不希望的信号的电平(参照图17)。 

在其他更优选实施方式的半导体集成电路中，其特征在于：上述放大元件处理从大致2GHz～大致14GHz的频带选择出的两个或者其以上的频带的信号。 

在其他优选实施方式的半导体集成电路中，其特征在于：上述第一电容器和上述电感器等效地以串联连接的形式进行连接，通过控制上述第一电容器的上述电容和上述第二电容器的上述电容的至少任意一方的电容，将基于上述串联连接的特性频率设定为所希望的频 率。 

在其他优选实施方式的半导体集成电路中，其特征在于：在将基于上述串联连接的上述特性频率变更为上述所希望的频率时，根据上述第一控制信号和上述第二控制信号来协调地变更上述第一电容器的上述电容和上述第二电容器的上述电容。 

〔2〕本发明其他观点的代表性实施方式的半导体集成电路，在半导体芯片上具备放大元件(Q1)和连接在上述放大元件的输出电极上的有源负载。 

上述有源负载由第一电容器(1)和回转器(2、5)构成，其中，第一电容器(1)具有可由施加在第一控制端子(101)上的第一控制信号(Vc1)控制的电容(C_R)，回转器(2、5)通过包括具有可由施加在第二控制端子(102)上的第二控制信号(Vc2)控制的电容(C_L)的第二电容器(3)来等效地模拟电感器(L)。 

在上述有源负载(21)中，上述第一电容器(1)和上述电感器(L)被等效地并联连接(参照图17)。 

在优选实施方式的半导体集成电路中，其特征在于：通过控制上述第一电容器的上述电容和上述第二电容器的上述电容中的至少任意一方的电容，将上述有源负载的并联谐振频率设定为所希望的频率(参照图3)。 

在其他优选实施方式的半导体集成电路中，其特征在于：在将上述有源负载的上述并联谐振频率变更为上述所希望的频率时，根据上述第一控制信号和上述第二控制信号来协调地变更上述第一电容器的上述电容和上述第二电容器的上述电容(参照图4)。 

根据上述其他优选的实施方式，在将上述并联谐振频率变更为上述所希望的频率时，上述第一电容器的上述电容和上述第二电容器的上述电容被协调性地变更。结果，基于上述第一电容器的上述电容的第一阻抗变化为增加和减少的一方，基于上述第二电容器的上述电容的上述等效电感器的第二阻抗变化为增加和减少的另一方。因此，在将上述并联谐振频率变更为上述所希望的频率时，可以降低谐振阻抗 的较大变动(参照图5)。 

在其他更优选的一个实施方式的半导体集成电路中，其特征在于：上述放大元件处理从大致2GHz～大致14GHz的频带选择出的两个或者其以上的频带的信号。 

《实施方式的说明》 

接着，就实施方式进一步进行详述。 

《基于回转器的并联谐振电路》 

图1是表示本发明一个实施方式的在半导体集成电路的半导体芯片上构成的并联谐振电路结构的图。图1所示的并联谐振电路基本上由可变电容器1和回转器的并联连接构成。单端电路形式的回转器包含跨导电路2、可变电容器3、衰减电阻4、缓冲电路5、反馈电阻6。可变电容器1的电容C_R根据施加在控制端子101上的控制电压Vc1进行可变控制。跨导电路2生成响应非反相输入端子+和反相输入端-之间的输入电压的输出电流。可变电容器3的电容C_L根据施加在控制端子102上的控制电压Vc2进行可变控制。可变电容器3和电阻4并联连接地流过跨导电路2的输出电流，在并联连接下进行电流、电压变换。并联连接的信号电压经由缓冲电路5和反馈电阻6被反馈到跨导电路2的非反相输入端子+。此外，缓冲电路5是电压增益A1的值被设定为1的电压跟随器，缓冲电路5和反馈电阻6作为跨导电路进行动作。该跨导电路的输出电流流入谐振电路的信号端子103的可变电容器1。 

在该谐振电路的结构中，可变电容器1的一端和另一端分别连接在供给预定的动作电压V1的端子和跨导电路2的非反相输入端子+上。跨导电路2的反相输入端子-和输出端子分别连接在供给预定的偏置电压Vgm1的端子和缓冲电路5的输入端子上。可变电容器3的一端和另一端分别连接在供给预定的动作电压V2的端子和跨导电路2的输出端子上。电阻4的一端和另一端连接到供给预定的动作电压V3的端子和跨导电路2的输出端子。缓冲电路5的输出被连接到反馈元件6的一端，反馈元件6的另一端被连接到跨导电路2的非反相 输入端子+。在该结构中，将跨导电路2的非反相输入端子+作为谐振电路的信号端子103，利用该信号端子103的特定阻抗特性。即与回转器同样地，利用跨导电路2的电导、可变电容器3、反馈元件6在谐振电路的信号端子103形成等效变换电感器L。在谐振电路的信号端子103形成可变电容器1的电容C_R与等效变换电感器L的并联谐振电路。 

结果，在图1所示的谐振电路中，能够使信号端子103的可变电容器1与等效变换电感器L的并联谐振电路的阻抗根据在可变电容器1、3的控制端子101、102上施加的控制电压来进行变化。如人们所熟知那样，LC并联谐振电路的阻抗在谐振频率的频率下最大，通过变更可变电容器1、3的电容C_R、C_L，能够可变控制谐振频率、谐振阻抗、谐振频带。 

以下对图1所示的并联谐振电路的信号端子103的阻抗Zp进行解析。 

首先，设可变电容器1的电容为C_R，跨导电路2的电导为gm1，可变电容器3的电容为C_L，电阻4的电阻值为R_L，缓冲电路5的电压增益A1的值为1，并设反馈电阻元件6的电阻值为R_F，则图1所示的谐振电路的信号端子103的阻抗Zp以下面的公式2求得。 

$\mathrm{Zp}=\frac{1+s\·C_L\·R_L}{\frac{\mathrm{gm}1\·R_L}{R_F}+s\·(C_R+\frac{R_L\·C_L}{R_F})+s^2\·C_L\·R_L\·C_R}$ …(公式2) 

在此，s表示复数记号j与角频率ω之积。另外，角频率ω表示频率f与2π之积。 

在此，整理公式2为公式3。 

$\mathrm{Zp}=\frac{1}{C_R}\frac{s+\frac{1}{C_L{R}_L}}{s^2+\frac{C_R{R}_F+C_L{R}_L}{C_L{R}_L{C}_R}s+\frac{\mathrm{gm}1R_L}{C_L{R}_F{C}_R{R}_L}}$ …(公式3) 

即，使上述公式3与下面的公式4进行对比，根据其分母，固有频率ωn及其阻尼因子ζ可以通过下面的公式5、公式6求出。 

$\mathrm{Zp}=K\frac{s+a}{s^2+2\·\mathrm{\ζ}\·{\mathrm{\ω}}_n\·s+{\mathrm{\ω}}_n^2}$ …(公式4) 

${\mathrm{\ω}}_n=\sqrt{\frac{\mathrm{gm}1\·R_L}{C_R{C}_L{R}_F{R}_L}}$ …(公式5) 

$\mathrm{\ζ}=\frac{C_R{R}_F+C_L\mathrm{RF}}{2R_L}\·\sqrt{\frac{R_F}{\mathrm{gm}1\·C_L\·C_R}}$ …(公式6) 

在图1的结构的并联谐振电路的阻抗中，其谐振频率的角频率能够用公式5的固有频率来表示。因此，根据公式5在由跨导电路2的电导gm1、可变电容器3的电容C_L、反馈元件6的电阻值R_F所形成的并联谐振电路的信号端子103，等效变换电感器L能够通过下面的公式7来求出。 

$L=\frac{C_L{R}_F}{\mathrm{gm}1}$ …(公式7) 

由于预定的动作电压V1、V2、V3是交流接地点，所以如图1下侧的等效电路所示那样，可变电容器3的电容C_L与等效变换电感器L并联连接在信号端子103和接地点之间。 

因此，在并联谐振电路的信号端子103，等效变换电感器L的电感能够通过变更可变电容器3的电容C_L来进行调整。即，如果根据在控制端子102上施加的控制电压Vc2增加可变电容器3的电容C_L，则能够使等效电感L增加，降低并联谐振频率。反之，如果根据在控制端子102上施加的控制电压Vc2减少可变电容器3的电容C_L，则能够使等效电感L减少，提高并联谐振频率。 

并且，如果根据在控制端子101上施加的控制电压Vc1来增加与等效变换电感器L并联连接的可变电容器1的电容C_R，则能够降低并联谐振频率。反之，如果根据在控制端子101上施加的控制电压Vc1来减少可变电容器1的电容C_R，则能够增加并联谐振频率。这样，就能够使图1的并联谐振电路的两个可变电容器1、3的电容C_L、C_R 适当地变化，在宽频带上控制并联谐振频率。 

另外，并联谐振电路的阻抗Zp的绝对值，在公式3中如上述那样，使用s＝j·ω＝j·2πf将s的标记置换成角频率ω或者频率f，并求解各个角频率ω或者频率f时的绝对值即可。因此，并联谐振电路的阻抗Zp在公式5所示的ωn的角频率(谐振角频率)下成为最大，其最大谐振阻抗是在公式3中代入s＝j·ωn而得到的值。 

在此，在图3中示出通过公式3所求得的图1并联谐振电路的信号端子103的阻抗的绝对值|Zp|的计算结果。 

图3(a)是设定为gm1＝40mS、R_L＝1KΩ、R_F＝1KΩ、C_L＝0.15pF，使C_R以0.1pF步长从0.1pF向0.4pF进行变化时的并联谐振电路的阻抗Zp绝对值的频率依赖性。在可变电容器1的电容C_R的值变大的同时，谐振角频率(在图中为谐振频率)减少，谐振阻抗Zp的绝对值有增加的趋势。 

图3(b)是设定为gm1＝40mS、R_L＝1KΩ、R_F＝1KΩ、C_R＝0.2pF，使C_L以0.1pF步长从0.1pF向0.4pF进行变化时的并联谐振电路的阻抗Zp绝对值的频率依赖性。在可变电容器3的电容C_L变大的同时，谐振角频率(在图中为谐振频率)仍然减少，并且谐振阻抗Zp的绝对值也有减少的趋势。 

图4是表示使可变电容器3的电容C_L和可变电容器1的电容C_R 协调地进行变化时的图1并联谐振电路的信号端子103的阻抗的频率依赖性的图。图4的横轴是谐振频率fr，图4的纵轴是谐振阻抗Zr。图4是使可变电容器1的电容C_R从0.1pF向0.4pF进行变化，使可变电容器3的电容C_L从0.05pF向0.4pF进行变化时的特性。即，在图4的点a，C_R被设定为0.1pF、C_L被设定为0.05pF，在图4的点b，C_R被设定为0.15pF、C_L被设定为0.1pF，在图4的点c，C_R被设定为0.2pF，C_L被设定为0.2pF。另外，在图4的点d，C_R被设定为0.3pF，C_L被设定为0.3pF，在图4的点e，C_R被设定为0.4pF、C_L被设定为0.4pF。根据图4可以理解通过使图1并联谐振电路的两个可变电容器1、3的电容C_L、C_R适当地变化，能够在宽频带上控制并联谐振频率和并联谐振阻抗。 

图5是表示图4的点a、b、c、d、e这5点的两个电容C_L、C_R 值的情况下的图1的并联谐振电路的信号端子103的阻抗的频率依赖性的图。根据图5可以理解能够在大致2GHz～大致14GHz的极宽的频带内任意控制谐振频率和谐振阻抗。即，与图1并联谐振电路的谐振频率fr相对应的固有频率ωn如上述公式5所示那样，与可变电容器1的电容C_R和可变电容器3的电容C_L之积的平方根成反比。在减少图1的并联谐振电路的谐振频率fr时，根据控制电压Vc1、Vc2如上述那样协调地增加可变电容器1的电容(量)C_R和可变电容器3的电容(量)C_L。其结果，基于可变电容器1的电容C_R和可变电容器3的阻抗减少，基于可变电容器3的电容C_L的等效电感器L的阻抗增加。因此，在将图1的并联谐振电路的谐振频率fr变更为所希望的频率时，可以如图5所示那样降低谐振阻抗的较大变动。 

另外，根据图5可以理解图1所示的并联谐振电路能够作为在大致2GHz～大致14GHz的极宽的频带内具有任意的谐振频率的带通滤波器来使用。 

《基于完全差动跨导电路的并联谐振电路》 

图6是表示本发明其他实施方式的在半导体集成电路的半导体芯片上形成的谐振电路结构的图。图6所示的并联谐振电路采用与差动信号相对应的结构。图6所示的并联谐振电路由一对可变电容器1a、1b、具有非反相输入端子+和反相输入端子-、非反相输入端子+和反相输入端子-的差动跨导电路2a、一对可变电容器3a、3b、一对电阻4a、4b、一对缓冲电路5a、5b、一对反馈电阻6a、6b构成。一对可变电容器1a、1b的电容根据在控制端子101上施加的控制电压Vc1进行可变控制。差动跨导电路2a分别在非反相输出端子+和反相输出端子-生成对非反相输入端子+和反相输入端子-之间的输入电压进行响应的非反相输出电流和反相输出电流。一对可变电容器3a、3b的电容根据在控制端子102上施加的控制电压Vc2进行可变控制。 

因此，图6所示的并联谐振电路是使图1所示的单端电路形式的 并联谐振电路发展成完全差动跨导电路的完全差动并联谐振电路。结果，图6所示的完全差动型并联谐振电路能够与图1所示的并联谐振电路同样地，作为在大致2GHz～大致14GHz的极宽的频带内具有任意的谐振频率的带通滤波器来使用。并且，图6所示的完全差动型并联谐振电路对被提供给一对信号端子103a、103b的共模输入信号具有较高的共模抑制比(CMRR)。 

《基于回转器的串联谐振电路》 

图7是表示本发明其他一个实施方式的在半导体集成电路的半导体芯片上形成的串联谐振电路结构的图。图7所示的串联谐振电路与图1所示的并联谐振电路的区别是可变电容器1的一端被连接到信号端子103，其他基本上相同。结果，图7所示的串联谐振电路基本上由可变电容器1和回转器的串联连接而构成。 

以下对图7所示的串联谐振电路的信号端子103的阻抗Zs进行解析。 

首先，设可变电容器1的电容为C_R，跨导电路2的电导为gm1，可变电容器3的电容为C_L，电阻4的电阻值为R_L，缓冲电路5的电压增益A1的值为1，并设反馈电阻元件6的电阻值为R_F，则图7所示的串联谐振电路的信号端子103的阻抗Zs通过下面的公式8而求得。 

$\mathrm{Zs}=R_F\frac{s^2+\frac{C_L{R}_L+C_R{R}_F}{C_R{R}_F{C}_L{R}_L}s+\frac{1+\mathrm{gm}1R_L}{C_R{R}_F{C}_L{R}_L}}{s(s+\frac{1+\mathrm{gm}1R_L}{C_L{R}_L})}$ …(公式8) 

在此，s表示复数记号j与角频率ω之积。另外，角频率ω以频率f与2π之积来表示。 

根据公式8的分子来计算固有频率ωn及其阻尼因子ζ，则能够用公式9、公式10来表示。 

${\mathrm{\ω}}_n=\sqrt{\frac{1+\mathrm{gm}1\·R_L}{C_R{C}_L{R}_F{R}_L}}$ …(公式9) 

$\mathrm{\ζ}=\frac{C_R{R}_F+C_L\mathrm{RF}}{2}\·\sqrt{\frac{R_F}{(1+\mathrm{gm}1R_L)\·R_L\·C_L\·C_R}}$ …(公式10) 

在图7所示的串联谐振电路的阻抗中，其谐振频率能够用公式9的固有频率来表示。因此，根据公式9在由跨导电路2的电导gm1、可变电容器3的电容C_L、反馈元件6的电阻值R_F所形成的串联谐振电路的信号端子103，等效变换电感器L能够通过下面的公式11来求解。 

$L=\frac{C_L{R}_F}{\frac{1}{R_L}+\mathrm{gm}1}\≅\frac{C_L{R}_F}{\mathrm{gm}1}$ …(公式11) 

预定的动作电压V1、V2是交流接地点，因此如图7下方(右侧)的等效电路所示那样，可变电容器3的电容C_L与等效变换电感器L串联连接在信号端子103和接地点之间。 

因此，在串联谐振电路的信号端子103，等效变换电感器L的电感能够通过变更可变电容器3的电容C_L来调整。即，如果根据在控制端子102上施加的控制电压Vc2来增加可变电容器3的电容C_L，则能够使等效电感L增加，降低串联谐振频率。反之，如果根据在控制端子102上施加的控制电压Vc2来减少可变电容器3的电容C_L，则能够使等效电感L减少，提高串联谐振频率。 

并且，如果根据在控制端子101上施加的控制电压Vc1来增加与等效变换电感器L串联连接的可变电容器1的电容C_R，则能够降低串联谐振频率。反之，如果根据在控制端子101上施加的控制电压Vc1来减少可变电容器1的电容C_R，则能够增加串联谐振频率。这样，就能够使图7的串联谐振电路的两个可变电容器1、3的电容C_L、C_R 适当地变化，在宽频带上控制并联谐振频率。 

另外，串联谐振电路的阻抗Zs的绝对值，在公式8中如上述那样，使用s＝j·ω＝j·2πf将s的标记置换成角频率ω或者频率f，并求解各个角频率ω或者频率f时的绝对值即可。因此，串联谐振电路的阻抗Zs在公式9所示的ωn的角频率(谐振角频率)下成为最小，其最小谐振阻抗是在公式8中代入s＝j·ωn所得到的值。 

图7所示的串联谐振电路能够作为在大致2GHz～大致14GHz的极宽的频带内具有任意的谐振频率的带阻滤波器来使用。串联谐振电路在谐振频率下具有最小的串联谐振阻抗，因此通过将串联谐振电路的谐振频率设定为不希望的干扰波或高次谐波的频率，就能够抑制不希望的干扰波或高次谐波。 

《基于完全差动跨导电路的串联谐振电路》 

图8是表示本发明其他实施方式的在半导体集成电路的半导体芯片上形成的串联谐振电路结构的图。图8所示的串联谐振电路采用与差动信号相对应的构成。图8所示的串联谐振电路由一对可变电容器1a、1b、具有非反相输入端子+和反相输入端子-、非反相输入端子+和反相输入端子-的差动跨导电路2a、一对可变电容器3a、3b、一对电阻4a、4b、一对缓冲电路5a、5b、一对反馈电阻6a、6b构成。一对可变电容器1a、1b的电容根据在控制端子101上施加的控制电压Vc 1进行可变控制。差动跨导电路2a分别在非反相输出端子+和反相输出端子-生成对非反相输入端子+和反相输入端子-之间的输入电压进行响应的非反相输出电流和反相输出电流。一对可变电容器3a、3b的电容根据在控制端子102上施加的控制电压Vc2进行可变控制。 

因此，图8所示的串联谐振电路是使图7所示的单端电路形式的串联谐振电路发展成完全差动跨导电路的完全差动串联谐振电路。结果，图8所示的完全差动型串联谐振电路能够与图7所示的串联谐振电路同样地，作为在大致2GHz～大致14GHz的极宽的频带内具有任意的谐振频率的带阻滤波器来使用。并且，图8所示的完全差动型串联谐振电路对被提供给一对信号端子103a、103b的共模输入信号具有较高的共模抑制比(CMRR)。 

《基于双极晶体管的并联谐振电路的实现(implementation)》 

图9是表示根据图1的本发明一个实施方式在半导体集成电路的半导体芯片上形成的由双极晶体管构成的并联谐振电路的图。在图9中，用发射极经由发射极电阻R_E而连接到交流接地电位的NPN型双 极晶体管Qgm和发射极电阻R_E构成跨导电路2，用NPN型双极晶体管Q_BA和恒流源Ics构成缓冲电路5。 

NPN型双极晶体管Qgm的基极和发射极分别作为跨导电路2的非反相输入端子和反相输入端子发挥功能，另一方面，NPN型双极晶体管Qgm的集电极电流成为跨导电路2的输出电流。另外，缓冲电路5由作为射极跟随器进行动作的NPN型双极晶体管Q_BA和恒流源Ics构成。 

为了使图9的利用双极晶体管的并联谐振电路良好地动作，需要供给适当电平的偏置电压V3。将为了使跨导电路2的NPN型双极晶体管Qgm在关注的RF频率范围内动作而需要的偏置电流设为Ic_Qgm，将为了使缓冲电路5的NPN型双极晶体管Q_BA在关注的RF频率范围内动作而需要的偏置电流设为Ic_QBA。并且，当考虑并联谐振电路对其前级电路供给偏置电流Ibias时，则直流偏置电压V3能够用以下的公式12来表示。 

V3＝Ic_Qgm·R_L+V_BEQBA+Ibias·R_F+V_BEQgm+Ic_Qgm·R_E    …(公式12) 

公式12的右边第一项是电阻4(R_L)的NPN型双极晶体管Qgm的集电极电流Ic_Qgm引起的电压下降，第二项是缓冲电路5的NPN型双极晶体管Q_BA的基极、发射极电压，第三项是反馈电阻6(R_F)的偏置电流Ibias引起的电压下降，第四项是NPN型双极晶体管Qgm的基极、发射极电压，第五项是发射极电阻R_E的NPN型双极晶体管Qgm的电流Ic_Qgm引起的电压下降。 

例如，在集电极电流Ic_Qgm＝0.5mA，基极、发射极电压V_Qgm、V_QBA＝0.95V，R_L＝1KΩ、R_F＝300Ω、R_E＝100Ω、Ibias＝1mA的情况下，偏置电压V3的适当电平至少为2.75Volt。 

《基于双极晶体管的完全差动并联谐振电路的实现》 

图10是表示根据图6的本发明其他实施方式在半导体集成电路的半导体芯片上形成的由双极晶体管构成的谐振电路的图。在图10中，用一对NPN型双极晶体管Qgm1、Qgm2、发射极电阻R_E及一对恒流源Ics构成跨导电路2a。用NPN型双极晶体管Q_BA和恒流源Ics 构成一对缓冲电路5a、5b的每一个。 

为了使图10的基于双极晶体管的完全差动并联谐振电路良好地动作，需要供给适当电平的偏置电压V3。将为了使跨导电路2a的NPN型双极晶体管Qgm1、Qgm2在关注的RF频率范围内动作而需要的偏置电流设为Ic_Qgm，将为了使缓冲电路5a、5b的NPN型双极晶体管Q_BA在关注的RF频率范围内动作而需要的偏置电流设为Ic_QBA。并且，当考虑并联谐振电路对其前级电路供给偏置电流Ibias时，则直流偏置电压V3能够用以下的公式13来表示。 

V3＝Ic_Qgm·R_L+V_BEQBA+Ibias·R_F+V_BEQgm+V_CE(sat)    …(公式13) 

公式13的右边第一项是电阻4(R_L)的NPN型双极晶体管Qgm的集电极电流Ic_Qgm引起的电压下降，第二项是缓冲电路5的NPN型双极晶体管Q_BA的基极、发射极电压，第三项是反馈电阻6(R_F)的偏置电流Ibias引起的电压下降，第四项是NPN型双极晶体管Qgm的基极、发射极电压，第五项是跨导电路2a的恒流源Ics的NPN型双极恒流晶体管的集电极、发射极间饱和电压V_CE(sat)。 

例如，在集电极电流Ic_Qgm＝0.5mA，基极、发射极电压V_Qgm、V_QBA＝0.95V，R_L＝1KΩ、R_F＝300Ω、Ibias＝1mA、V_CE(sat)＝0.4V左右的情况下，偏置电压V3的适当电压电平至少为3.1Volt。 

《基于MOS晶体管的并联谐振电路的实现》 

图11是将根据图9所示的本发明一个实施方式在半导体集成电路的半导体芯片上形成的并联谐振电路的跨导电路2和缓冲电路5的NPN型双极晶体管置换成N沟道型MOS场效应晶体管的情况。 

在图11中，N沟道型MOS晶体管Mgm的栅极和源极分别作为跨导电路2的非反相输入端子和反相输入端子发挥功能，另一方面，N沟道型MOS晶体管Mgm的漏极电流成为跨导电路2的输出电流。另外，缓冲电路5由作为源极跟随器动作的N沟道型MOS晶体管M_BA和恒流源Ics构成。 

为了使图11的基于N沟道型MOS晶体管的并联谐振电路良好地动作，需要供给适当电平的偏置电压V3。将为了使跨导电路2的N 沟道型MOS晶体管Mgm在关注的RF频率范围内动作而需要的偏置电流设为Id_Mgm，将为了使缓冲电路5的N沟道型MOS晶体管M_BA 在关注的RF频率范围内动作而需要的偏置电流设为Id_MBA。并且，当考虑并联谐振电路对其前级电路供给偏置电流Ibias时，则直流偏置电压V3能够用以下的公式14来表示。 

V3＝Id_Mgm·R_L+V_GSMBA+Ibias·R_F+V_GSMgm+Id_Mgm·R_E    …(公式14) 

公式14的右边第一项是电阻4(R_L)的N沟道型MOS晶体管Mgm的漏极电流Id_Mgm引起的电压下降，第二项是缓冲电路5的N沟道型MOS晶体管M_BA的栅极、源极电压，第三项是反馈电阻6(R_F)的偏置电流lbias引起的电压下降，第四项是N沟道型MOS晶体管Mgm的栅极、源极电压，第五项是源极电阻R_E的N沟道型MOS晶体管Mgm的电流Id_Mgm引起的电压下降。 

例如，在漏极电流Id_Mgm＝0.5mA，栅极、源极电压V_Mgm、V_MBA ＝0.5V，R_L＝1KΩ、R_F＝300Ω、R_E＝100Ω、Ibias＝1mA的情况下，偏置电压V3的适当电压电平至少为1.85Volt。 

这样，相对于图9所示的并联谐振电路的跨导电路2和缓冲回路5使用基极、发射极电压较大为0.95V的NPN型双极晶体管，图11所示的并联谐振电路的跨导电路2和缓冲电路5使用栅极、源极电压较小为0.5V的N沟道型MOS晶体管。因此，能够从图9的并联谐振电路的偏置电压V3的适当电压2.75V大幅地削减为图11的并联谐振电路的偏置电压V3的适当电压1.85V。 

《基于MOS晶体管的完全差动并联谐振电路的实现》 

图12是将根据图10所示的本发明一个实施方式在半导体集成电路的半导体芯片上形成的完全差动并联谐振电路的跨导电路2a和缓冲电路5a、5b的NPN型双极晶体管置换成N沟道型MOS晶体管的情况。 

在图12中，用一对N沟道型MOS晶体管Mgm1、Mgm2、源极电阻R_E和一对恒流源Ics构成跨导电路2a。用N沟道型MOS晶体管M_BA和恒流源Ics构成一对缓冲电路5a、5b的每一个。 

为了使图12的基于MOS晶体管的完全差动并联谐振电路良好地动作，需要供给适当电平的偏置电压V3。将为了使跨导电路2a的N沟道型MOS晶体管Mgm1、Mgm2在关注的RF频率范围内动作而需要的偏置电流设为Id_Mgm，将为了使缓冲电路5a、5b的N沟道型MOS晶体管M_BA在关注的RF频率范围内动作而需要的偏置电流设为Id_MBA。并且，当考虑并联谐振电路对其前级电路供给偏置电流Ibias时，则直流偏置电压V3能够用以下的公式15来表示。 

V3＝Id_Mgm·R_L+V_GSMBA+Ibias·R_F+V_GSMgm+V_DS(sat)    …(公式15) 

公式15的右边第一项是电阻4(R_L)的N沟道型MOS晶体管Mgm的漏极电流Id_Mgm引起的电压下降，第二项是缓冲电路5a、5b的N沟道型MOS晶体管M_BA的栅极、源极电压，第三项是反馈电阻6(R_F)的偏置电流Ibias引起的电压下降，第四项是N沟道型MOS晶体管Mgm的栅极、源极电压，第五项是跨导电路2a的恒流源Ics的N沟道型MOS晶体管的漏极-源极间饱和电压V_CE(sat)。 

例如，在漏极电流Id_Mgm＝0.5mA，栅极、源极电压V_Mgm、V_MBA ＝0.5V，R_L＝1KΩ、R_F＝300Ω、Ibias＝1mA、V_DS(sat)＝0.4V左右的情况下，偏置电压V3的适当电平至少为2.2Volt。 

这样，相对于图10所示的完全差动并联谐振电路的跨导电路2a和缓冲回路5a、5b使用基极、发射极电压较大为0.95V的NPN型双极晶体管，图12所示的完全差动并联谐振电路的跨导电路2a和缓冲电路5a、5b使用栅极、源极电压较小为0.5V的N沟道型MOS晶体管。因此，能够从图10的完全差动并联谐振电路的偏置电压V3的适当电压3.1V大幅地削减为图12的完全差动并联谐振电路的偏置电压V3的适当电压2.2V。 

《基于其他的完全差动跨导电路的并联谐振电路》 

图13是表示根据本发明的其他实施方式在半导体集成电路的半导体芯片上形成的基于完全差动跨导电路的并联谐振电路的图。与图6所示的基于完全差动跨导电路的并联谐振电路相比较，在图13的电路中，第二级电路5a不是如图6那样的电压增益A1的值为1的缓冲 电路5a、5b，而是与第一级电路2a同样为跨导电路。结果，能够在图13的完全差动并联谐振电路中删除图6那样的反馈电阻6。 

图13所示的完全差动并联谐振电路由一对可变电容器1a、1b、一对电阻7a、7b、具有非反相输入端子+和反相输入端子-、非反相输入端子+和反相输入端子-的差动跨导电路2a、一对可变电容器3a、3b、一对电阻4a、4b、具有非反相输入端子+和反相输入端子-、非反相输入端子+和反相输入端子-的差动跨导电路5a构成。一对可变电容器1a、1b的电容根据在控制端子101上施加的控制电压Vc1进行可变控制。差动跨导电路2a分别在非反相输出端子+和反相输出端子-生成对非反相输入端子+和反相输入端子-之间的输入电压进行响应的非反相输出电流和反相输出电流。一对可变电容器3a、3b的电容根据在控制端子102上施加的控制电压Vc2进行可变控制。第二级差动跨导电路5a也使对非反相输入端子+和反相输入端子-之间的输入电压进行响应的非反相输出电流和反相输出电流流入一对可变电容器1a、1b和一对电阻7a、7b。 

图6的反馈电阻6的功能通过图13的第二级跨导电路5a来实现。因此，将第二级差动跨导电路5a的电导设为gm2，则信号端子103a、103b的等效电感L用下式来给出。 

$L=\frac{C_L}{\mathrm{gm}1\mathrm{gm}2}$ …(公式16) 

即，如果根据在控制端子102上施加的控制电压Vc2来增加可变电容器3a、3b的电容C_La、C_Lb，则能够使等效电感L增加，降低并联谐振频率。反之，如果根据在控制端子102上施加的控制电压Vc2来减少可变电容器3a、3b的电容C_La、C_Lb，则能够使等效电感L减少，提高并联谐振频率。 

并且，如果根据在控制端子101上施加的控制电压Vc1来增加与等效变换电感器L并联连接的可变电容器1a、1b的电容C_Ra、C_Rb，则能够降低并联谐振频率。反之，如果根据在控制端子101上施加的控制电压Vc1来减少可变电容器1a、1b的电容C_Ra、C_Rb，则能够提高并联谐振频率。这样，能够使图13的并联谐振电路的四个可变电 容器1a、1b、3a、3b的电容C_Ra、C_Rb、C_La、C_Lb适当地变化，在宽频带上控制并联谐振频率。 

《基于CMOS晶体管的其他并联谐振电路的实现》 

图14表示根据图13的本发明其他实施方式在半导体集成电路的半导体芯片上形成的完全差动跨导电路用CMOS晶体管来构成的图。在图14中，第一级差动跨导电路2a由一对N沟道MOS晶体管Mgm1a、Mgm1b和恒流源Ics构成，第二级差动跨导电路5a、5b由一对P沟道MOS晶体管Mgm2a、Mgm2b构成。可变电容器3a、3b与电阻4a、4b的并联连接成为第一级差动跨导电路2a的N沟道MOS晶体管Mgm1a、Mgm1b的漏极负载，可变电容器1a、1b与电阻7a、7b的并联连接成为第二级差动跨导电路5a、5b的P沟道MOS晶体管Mgm2a、Mgm2b的漏极负载。此外，电压V1能够设为连接有恒流源Ics的接地电压的电平。 

此外，图13与图14的基于完全差动跨导电路的并联谐振电路的基本构成类似于上述非专利文献4中所记载的回转器与电容器的组合。 

《可变电容器的并联谐振电路的实现》 

以上所说明的各种实施方式的并联谐振电路或者串联谐振电路的可变电容器1、3的电容C_R、C_L根据在控制端子101、102上施加的控制电压Vc1、Vc2进行可变控制。控制电压Vc1、Vc2可以是数字信号和模拟信号中的任意一种。 

用多位副频带选择信号来决定使用图2所示的MB-OFDM方式的UWB无线通信用RF频率的以3432MHz为中心频率的第一副频带～以10296MHz为中心频率的第十四副频带的哪个副频带。通过用此多位副频带选择信号对多个开关进行接通/切断控制，可以对可变电容器1、3的电容C_R、C_L进行粗调谐(coarse tuning)。并且，还可以在所选择的副频带之中对可变电容二极管等可变电容器施加高精度模拟调谐电压，进行精密调谐(fine tuning)。 

图15是表示能够在以上所说明的各种实施方式的单端或者完全 差动的并联谐振电路或者串联谐振电路中使用的可变电容器1、3结构例的图。 

图15所示的可变电容器7包含多个电容器C1、C2、…、Cn和多个开关SW1、SW2、…、SWn。电容器和开关的多个串联连接被并联连接到端子T1和端子T2。多个开关SW1、SW2、…、SWn的接通/切断根据作为多位选择信号的多个控制电压V_SW1、V_SW2、…、V_SWn 来进行控制。多个开关SW1、SW2、…、SWn能够由MOS开关构成。 

通过基于多个控制电压V_SW1、V_SW2、…、V_SWn的多个开关SW1、SW2、…、SWn的接通/切断，端子T1和端子T2之间的合计电容值可被进行可变控制。多个电容器C1、C2、…、Cn的各电容被设定为相等的电容。在其他实施方式中，多个电容器C1、C2、…、Cn的各电容被设定为经过加权的不同值的电容。 

图16也是表示能够在以上所说明的各种实施方式的单端或者完全差动的并联谐振电路或者串联谐振电路中使用的可变电容器1、3的其他结构例的图。 

在图16中，图15的多个开关SW1、SW2、…、SWn被置换成可变电容二极管(变容二极管)的可变电容器VD1、VD2、…、VDn。作为变容二极管元件具有利用MOS晶体管的栅极构造的元件、利用在双极晶体管的制造工序中形成的PN结的元件等各种实现方法。一般是变容二极管施加高精度模拟调谐电压，进行精密调谐。在图16的例子中，根据多个控制电压V_SW1、V_SW2、…、V_SWn1，将多个可变电容器VD1、VD2、…、VDn控制成非常大的电容和非常小的电容。结果，多个可变电容器VD1、VD2、…、VDn具有与开关等效的功能。 

《具有并联谐振电路与串联谐振电路的RF低噪声放大器》 

图17是表示根据本发明的其他实施方式在半导体集成电路的半导体芯片上形成的RF低噪声放大器LNA的图。RF低噪声放大器LNA包括发射极接地的NPN型RF放大晶体管Q1、和基极接地的NPN型输出晶体管Q2。RF放大晶体管Q1与输出晶体管Q2通过被串联连接在电源电压Vcc与接地之间的NPN型偏置晶体管Q3、Q4进行偏 置。在晶体管Q1、Q3、Q4上分别连接着基极电阻R。此外，电容C_B1、C_B2是用于抑制基极偏置电压中所包含的波动成分的电容。将信号端子RFin作为RF低噪声放大器LNA的输入端子，将信号端子103作为输出端子。 

对RF放大晶体管Q1的基极经由耦合电容C_IN供给图2所示的MB-OFDM方式的UWB无线通信用RF频率的以3432MHz为中心频率的第一副频带～以10296MHz为中心频率的第十四副频带的任意副频带的RF输入信号RFin。RF放大晶体管Q1的集电极的RF放大信号经由基极接地的输出晶体管Q2的发射极、集电极路径被提供给并联谐振电路21。在图17的并联谐振电路21中，对两个可变电容器1、3、电阻4、缓冲电路5供给电源电压Vcc。图17的并联谐振电路21作为RF低噪声放大器LNA的有源负载而动作。该有源负载由基极接地的输出晶体管Q2的集电极与电源电压Vcc之间的等效变换电感器L和可变电容器1的电容C_R的并联连接构成。 

图17的并联谐振电路21能够如图1中所说明那样，使并联谐振电路21的两个可变电容器1、3的电容C_R、C_L适当地变化，在较宽的频带内任意地控制生成最大并联谐振阻抗的并联谐振频率。根据使用MB-OFDM方式的UWB无线通信用RF频率的第一副频带～第十四副频带的哪个副频带，适当地设定两个可变电容器1、3的电容C_R、C_L的值。由于基极接地的输出晶体管Q2的集电极的LC并联谐振电路21在较宽的频带下呈现最大并联谐振阻抗，所以图17的RF低噪声放大器LNA能够以较高的增益来放大希望的频率的RF输入信号RFin。 

另外，在RF低噪声放大器LNA的RF放大晶体管Q1的基极上还提供有不希望的干扰信号成分。RF低噪声放大器LNA优选使对该干扰信号成分的增益较低地进行放大。连接在RF放大晶体管Q1的集电极和基极接地的输出晶体管Q2的发射极之间的串联谐振电路23作为抑制该干扰信号成分的电平的有源陷波滤波器(notch filter)发挥功能。此外，在图17的串联谐振电路23中，在两个可变电容器1、 3、电阻4、缓冲电路5上提供电源电压Vcc。图17的串联谐振电路23作为RF低噪声放大器LNA的有源陷波滤波器进行动作。该有源陷波滤波器由基极接地的输出晶体管Q2的集电极与电源电压Vcc之间的等效变换电感器L和可变电容器1的电容C_R的串联连接构成。 

图17的串联谐振电路23能够如图7中所说明那样，使串联谐振电路23的两个可变电容器1、3的电容C_R、C_L适当地变化，在较宽的频带内任意地控制生成最小串联谐振阻抗的串联谐振频率。根据应抑制的干扰信号或高次谐波的频率，适当地设定两个可变电容器1、3的电容C_R、C_L的值。电源电压Vcc是交流接地电位，经由所设定的最小串联谐振阻抗，应抑制的信号被从RF放大晶体管Q1的集电极旁路到电源电压Vcc的交流接地电位上。由于连接在RF放大晶体管Q1与基极接地的输出晶体管Q2之间的串联谐振电路23在较宽的频带内呈现最小串联谐振阻抗，所以图15的RF低噪声放大器LNA能够抑制不希望的干扰波及高次谐波的电平。 

《具有作为有源负载的并联谐振电路的电压控制振荡器》 

图18是表示用于生成被提供给接收混频器的接收用本地信号及被提供给发送混频器的发送用本地信号的频率合成器的电压控制振荡器结构的图。电压控制振荡器包含漏极、栅极被进行基于交叉连接(cross couple)的正反馈连接的一对NMOS晶体管QN1、QN2、和恒流源Ics。在一对振荡用NMOS晶体管QN1、QN2的漏极上作为有源负载连接着图6所示的完全差动并联谐振电路22。此外，在图18的完全差动并联谐振电路22中，在两个可变电容器1a、b、3a、b、电阻4a、b、缓冲电路5a、b上供给电源电压Vcc。该有源负载由振荡用NMOS晶体管QN1、QN2的漏极与电源电压Vcc之间的等效变换电感器L和可变电容器1的电容C_R的并联连接构成。将输出信号端子取为端子103a和103b。 

图18的完全差动并联谐振电路22能够如图6中所说明那样，使完全差动并联谐振电路22的四个可变电容器1a、b、3a、b的电容C_Ra、C_Rb、C_La、C_Lb适当地变化，在较宽的频带内任意地控制生成 最大并联谐振阻抗的并联谐振频率。根据生成MB-OFDM方式的UWB无线通信用RF频率的第一副频带～第十四副频带的哪个副频带的本地信号，适当地设定四个可变电容器1a、b、3a、b的电容C_R、C_L的值。由于一对振荡用NMOS晶体管QN1、QN2的漏极的LC振荡并联谐振电路22在较宽的频带内呈现最大并联谐振阻抗，所以图18的电压控制振荡器能够稳定地进行振荡。 

《具有作为有源负载的并联谐振电路的双平衡混频器》 

图19是表示根据本发明其他实施方式由在半导体集成电路的半导体芯片上形成的两个双平衡混频器(Double Balanced Mixer)10构成的SSB(Single Side Band)混频器结构的图。 

两个双平衡混频器10的一个混频器是包含6个晶体管Q1I…Q6I、发射极电阻R_E、两个恒流源Ics的吉尔伯特单元形式的调制器MOD(I)，另一个混频器是包含6个晶体管Q1Q…Q6Q、发射极电阻R_E、两个恒流源Ics的吉尔伯特单元形式的调制器MOD(Q)，在一个混频器上提供一方的RF输入信号V_RF_I和一方的本地信号V_LO_I，在另一混频器上提供一方的RF输入信号V_RF_Q和一方的本地信号V_LO_Q。将输出信号端子取为端子103a以及103b。 

图19的特征是使用图6所示的完全差动并联谐振电路22作为双平衡混频器10的一方的调制器MOD(I)和另一方的调制器MOD(Q)的共用有源负载。在图19的完全差动并联谐振电路22中，在两个可变电容器1a、b、3a、b、电阻4a、b、缓冲电路5a、b上提供电源电压Vcc。该有源负载由双平衡混频器10的调制器MOD(I)、调制器MOD(Q)与电源电压Vcc之间的等效变换电感器L和可变电容器1的电容C_R的并联连接构成。结果，能够如图19下侧的等效电路所示那样，在作为共用有源负载的完全差动并联谐振电路22中，矢量合成一方的调制器MOD(I)的输出信号和另一方的调制器MOD(Q)的输出信号，生成差动调制输出信号Vout。 

作为构成SSB混频器的两个双平衡混频器10的公共有源负载的完全差动并联谐振电路22在大致2GHz～大致14GHz的极宽的频带 内在任意的并联谐振频率下具有最大谐振阻抗。 

《发展型SSB混频器》 

图20是表示使用了两个图19的混频器10的发展型SSB混频器12结构的图。图20所示的发展型SSB混频器使用与图18的混频器10相类似的两个混频器10a、10b。但是，在作为一方的混频器10a的共用有源负载的完全差动并联谐振电路22a中，进行一方的调制器MOD(I)的输出信号和另一方的调制器MOD(Q)的输出信号的模拟加法运算的矢量合成。另外，在作为另一方的混频器10b的共用有源负载的完全差动并联谐振电路22b中，进行一方的调制器MOD(I)的输出信号和另一方的调制器MOD(Q)的输出信号的模拟减法运算的矢量合成。 

在发展型SSB混频器12的两个混频器10a、10b上连接着被供给本地信号V_LO_I、V_LO_Q的三态(tristate)缓冲器11。在三态缓冲器11的控制端子323上施加频率合成器的控制信号Vset，从三态缓冲器11提供给两个混频器10a、10b的本地输出信号成为+90度的相位差、-90度的相位差、DC电压这三个动作模式。结果能够从作为频率合成器的发展型SSB混频器12的两个混频器10a、10b的有源负载的完全差动并联谐振电路22a、22b，生成具有各种频率的输出信号Vout(a)、Vout(b)。 

《使用发展型SSB混频器的频率合成器》 

图21是表示使用图20所示的发展型SSB混频器12的频率合成器311结构的图。图21的频率合成器311由PLL模块13、多频率生成模块14、选择器15、图20所示的发展型SSB混频器12、输出缓冲器16构成。PLL模块13以输入端子324的基准时钟信号CLK为基础生成高频信号。多频率生成模块14通过来自PLL模块13的高频信号的分频处理结果及倍频处理结果的混频来生成多种的频率信号ω1、ω2、…、ωn。选择器15响应控制端子323的控制信号，从多频率生成块模14的多种的频率信号ω1、ω2、…、ωn选择两对正交信号ωa(I/Q)、ωb(I/Q)并提供给发展型SSB混频器12。在发展 型SSB混频器12中，如图19所说明那样，响应控制端子323的控制信号执行复杂的混频动作。从输出缓冲器16生成由发展型SSB混频器12中的混频动作生成的频率合成器输出信号的ωc(I/Q)。 

这样，能够从图21的频率合成器311的输出缓冲器16生成图2所示的MB-OFDM方式的UWB无线通信用RF频率的以3432MHz为中心频率的第一副频带～以10296MHz为中心频率的第十四副频带的任意副频带的RF信号。 

以往的频率合成器与上述非专利文献1同样地，使用多个螺旋电感器而需要较大的芯片面积。但是，图21所示的频率合成器311使用以图20所示的发展型SSB混频器12和图19所示的SSB混频器为基础的作为有源负载的完全差动并联谐振电路，所以能够削减芯片占用面积。 

《下变频接收机》 

图22是表示可以接收图2所示的MB-OFDM方式的UWB无线通信用RF频率的以3432MHz为中心频率的第一副频带～以10296MHz为中心频率的第十四副频带的任意副频带的RF信号的下变频接收机结构的图。 

下变频接收机包括放大从RF输入端子321输入的任意副频带的RF信号Sig-RF的低噪声放大器301、用于除去低噪声放大器301的输出信号的无用波的带通滤波器302、将带通滤波器302的输出信号变换成基频带频率信号的直接下变频混频器303。 

作为图22的低噪声放大器301能够如图17所示那样，使用具有并联谐振电路21作为有源负载的RF低噪声放大器LNA。并且，作为图22的低噪声放大器301能够如图17所示那样，使用具有串联谐振电路23作为有源陷波滤波器的RF低噪声放大器LNA。另外，作为图22的直接下变频混频器303能够使用具有作为有源负载的完全差动并联谐振电路22的双平衡混频器10。 

图22所示的下变频接收机中，对直接下变频混频器303生成由本地信号发生电路311生成的接收用本地信号。作为生成接收用本地 信号的本地信号发生电路311的频率合成器的电压控制振荡器，能够使用图18所示的具有作为有源负载的并联谐振电路22的电压控制振荡器。并且，作为图22的本地信号发生电路311也能够使用与图21所示的频率合成器311同样的频率合成器。 

此外，从直接下变频混频器303的输出所生成的I/Q基带接收信号，在被放大器304a、304b放大之后，用低通滤波器305a、305b除去干扰波等无用波，并经由耦合电容306a、306b用可编程增益放大器307a、307b再次进行放大。可编程增益放大器307a、307b的输出I/Q模拟基带接收信号通过A/D变换器被变换成I/Q数字基带接收信号，并经由数字接口提供给未图示的基带处理器。 

《上变频发射机》 

图23是表示可以发送图2所示的MB-OFDM方式的UWB无线通信用RF频率的以3432MHz为中心频率的第一副频带～以10296MHz为中心频率的第十四副频带的任意副频带的RF信号的上变频发射机结构的图。 

从未图示的基带处理器经由数字接口所提供的I/Q数字基带调制发送信号通过D/A变换器被变换成I/Q模拟基带调制发送信号Mod-I、Mod-Q，并用可编程增益放大器401a、401b进行放大。可编程增益放大器401a、401b的输出信号通过低通滤波器402a、402b除去D/A变换器的噪声及无用波。 

低通滤波器402a、402b的输出I/Q模拟基带调制发送信号被输入到直接上变频调制器403，并变换成RF发送信号。直接上变频调制器403由被提供I/Q模拟基带调制发送信号和来自本地信号发生电路311的发送用本地信号的两个调制器MOD(I)、MOD(Q)、和矢量合成用模拟加法器构成。作为图23的两个调制器MOD(I)、MOD(Q)、矢量合成用模拟加法器，能够使用图19所示的具有作为共用有源负载的完全差动并联谐振电路22的两个双平衡混频器10。 

来自直接上变频调制器403的RF发送信号在被可编程增益放大器404放大以后，用RF功率放大器405进行放大并从天线进行发送。 

图23所示的上变频发射机中，对直接上变频调制器403生成由本地信号发生电路311生成的发送用本地信号。作为生成发送用本地信号的本地信号发生电路311的频率合成器的电压控制振荡器，能够使用图18所示的具有作为有源负载的并联谐振电路22的电压控制振荡器。并且，作为图23的本地信号发生电路311也能够使用与图21所示的频率合成器311同样的频率合成器。 

《并联谐振电路的芯片布局》 

图24是表示用于在半导体芯片上形成图9所示的并联谐振电路25的芯片布局的图。图9的并联谐振电路25如图24所示那样，以大致110μm×大致70μm的长方形的芯片占用面积而形成。在长方形的下部从左起配置着包括发射极电阻R_E、NPN型双极晶体管Qgm的跨导电路2，在电路2的右边配置着反馈电阻R_F，在反馈电阻R_F的右边配置着包含NPN型双极晶体管Q_BA、恒流源晶体管Ics、发射极电阻ReIcs的缓冲电路5。图24的中央偏左和左上配置着由形成可变电容器3的三个MIM(金属/绝缘体/金属)电容器C_R1、C_R2、C_R3和连接在这三个MIM电容器上的三个接通/切断控制MOS开关组成的一方的可变电容器7。在图24的中央偏右和右上配置着由形成可变电容器1的三个MIM电容器C_L1、C_L2、C_L3和连接在这三个MIM电容器上的三个接通/切断控制MOS开关组成的另一方的可变电容器7。在左边的一方的可变电容器7和右边的另一方的可变电容器7之间配置着电阻值电容器R_L的两个并联电阻4。 

这样，根据图24可以使图9所示的并联谐振电路25以大致110μm×大致70μm的长方形的芯片占用面积集成在半导体集成电路的半导体芯片上。可知与上述非专利文献1所记载那样的具有150μm×150μm的芯片占用面积的螺旋电感器相比，图24的并联谐振电路25可实现大的芯片占用面积。 

以上根据实施方式具体说明了由本发明人完成的发明，但不言而喻本发明并不限定于上述实施方式，在不脱离其主旨的范围内可以进行各种变更。 

例如，本发明在用于采用MB-OFDM方式的UWB无线通信的同时，还能够用于大致2.4GHz和大致5GHz的双频带无线LAN，其中，MB-OFDM方式使用以3432MHz为中心频率并具有528MHz带宽的第一副频带～以10296MHz为中心频率并同样具有528MHz带宽的第十四副频带的频率。 

另外，不言而喻本发明所使用的放大元件除双极晶体管、MOS晶体管以外，使用异质结双极晶体管、高电子迁移率晶体管、金属半导体结场效应晶体管等也可获得同样的效果。 

并且，图7所示的使用了回转器的电容器1和等效电感器L的串联连接能够作为可变更截止频率的高通滤波器HPF来使用。并且，如果变更串联连接中的电容器1和等效电感器L的连接顺序，还能够作为可变更截止频率的低通滤波器LPF来使用。 

Claims (20)

1.一种半导体集成电路，其特征在于：

在半导体芯片上具备由第一电容器和回转器构成的谐振电路，其中，上述第一电容器具有可由施加在第一控制端子上的第一控制信号控制的电容，上述回转器通过包含第二电容器来等效地模拟电感器，上述第二电容器具有可由施加在第二控制端子上的第二控制信号控制的电容，

上述第一控制信号和上述第二控制信号是数字信号和模拟信号中的任意一种，

上述数字信号是选择使用无线通信用RF频率的多个频带中的哪个频带的多位频带选择信号。

2.根据权利要求1所述的半导体集成电路，其特征在于：

通过上述第一电容器和上述电感器等效地并联连接，上述谐振电路成为并联谐振电路，

通过控制上述第一电容器的上述电容和上述第二电容器的上述电容中的至少任意一方的电容，可以将上述并联谐振电路的并联谐振频率设定为所希望的频率。

3.根据权利要求2所述的半导体集成电路，其特征在于：

当将上述并联谐振电路的上述并联谐振频率变更为上述所希望的频率时，根据上述第一控制信号和上述第二控制信号来协调地变更上述第一电容器的上述电容和上述第二电容器的上述电容。

4.根据权利要求3所述的半导体集成电路，其特征在于：

上述并联谐振电路是连接在放大元件的输出电极上的有源负载。

5.根据权利要求4所述的半导体集成电路，其特征在于：

上述放大元件是构成低噪声放大器、电压控制振荡器和混频器中的至少任意一个的器件。

6.根据权利要求2所述的半导体集成电路，其特征在于，

上述回转器包括：

第一跨导电路，响应其输入端子的上述第一电容器的上述电容的电压来生成提供给上述第二电容器的上述电容的电流；以及

第二跨导电路，将响应了上述第二电容器的上述电容的电压的电流反馈给上述第一跨导电路的上述输入端子。

7.根据权利要求6所述的半导体集成电路，其特征在于：

上述第一跨导电路是响应差动输入端子的一对上述第一电容器的上述电容的差动电压来生成提供给一对上述第二电容器的上述电容的差动电流的第一差动跨导电路，

上述第二跨导电路是响应差动输入端子的一对上述第二电容器的上述电容的差动电压来生成提供给一对上述第一电容器的上述电容的差动电流的第二差动跨导电路。

8.根据权利要求6所述的半导体集成电路，其特征在于：

上述第一跨导电路包括发射极经由电阻而连接到交流接地电位上的发射极接地双极晶体管和源极经由电阻而连接到交流接地电位上的源极接地场效应晶体管中的任意一个。

9.根据权利要求6所述的半导体集成电路，其特征在于：

上述第二跨导电路由缓冲电路和反馈电阻而构成。

10.根据权利要求9所述的半导体集成电路，其特征在于：

上述缓冲电路由射极跟随器和源极跟随器中的任意一种而构成。

11.根据权利要求1所述的半导体集成电路，其特征在于：

通过上述第一电容器和上述电感器等效地串联连接，上述谐振电路成为串联谐振电路，

通过控制上述第一电容器的上述电容和上述第二电容器的上述电容中的至少任意一方的电容，可以将上述串联谐振电路的串联谐振频率设定为所希望的频率。

12.根据权利要求11所述的半导体集成电路，其特征在于：

当将上述串联谐振电路的上述串联谐振频率变更为上述所希望的频率时，根据上述第一控制信号和上述第二控制信号来协调地变更上述第一电容器的上述电容和上述第二电容器的上述电容。

13.根据权利要求12所述的半导体集成电路，其特征在于：

上述串联谐振电路是连接在放大元件的输出电极上的陷波滤波器，上述陷波滤波器抑制大致具有上述串联谐振频率的频率的不希望的信号的电平。

14.根据权利要求4所述的半导体集成电路，其特征在于：

上述放大元件处理从2GHz至14GHz的频带选择出的两个或者其以上的频带的信号。

15.根据权利要求1所述的半导体集成电路，其特征在于：

上述第一电容器和上述电感器等效地连接为串联连接方式，

通过控制上述第一电容器的上述电容和上述第二电容器的上述电容中的至少任意一方的电容，可以将基于上述串联连接的特性频率设定为所希望的频率。

16.根据权利要求15所述的半导体集成电路，其特征在于：

当将基于上述串联连接的上述特性频率变更为上述所希望的频率时，根据上述第一控制信号和上述第二控制信号来协调地变更上述第一电容器的上述电容和上述第二电容器的上述电容。

17.一种半导体集成电路，在半导体芯片上具备放大元件和连接在上述放大元件的输出电极上的有源负载，其特征在于，

上述有源负载包括：

第一电容器，具有可由施加在第一控制端子上的第一控制信号控制的电容；以及

回转器，通过包含第二电容器来等效地模拟电感器，该第二电容器具有可由施加在第二控制端子上的第二控制信号控制的电容，

在上述有源负载中，上述第一电容器和上述电感器等效地并联连接，

上述第一控制信号和上述第二控制信号是数字信号和模拟信号中的任意一种，

上述数字信号是选择使用无线通信用RF频率的多个频带中的哪个频带的多位频带选择信号。

18.根据权利要求17所述的半导体集成电路，其特征在于：

通过控制上述第一电容器的上述电容和上述第二电容器的上述电容中的至少任意一方的电容，可以将上述有源负载的并联谐振频率设定为所希望的频率。

19.根据权利要求18所述的半导体集成电路，其特征在于：

当将上述有源负载的上述并联谐振频率变更为上述所希望的频率时，根据上述第一控制信号和上述第二控制信号来协调地变更上述第一电容器的上述电容和上述第二电容器的上述电容。

20.根据权利要求19所述的半导体集成电路，其特征在于：

上述放大元件处理从2GHz至14GHz的频带选择出的两个或者其以上的频带的信号。

Images