发明内容
本发明提供一种参考电压产生装置,其可有效地缩短参考电压的稳态时间,避免因滤波器电阻组件的数值选用问题而延长参考电压的不稳定状态,并且也可具有节省电路板面积的效果。
本发明提出一种参考电压产生装置,其包括参考电压源、电荷供应源、第一开关、第二开关、电荷存储单元以及逻辑单元。参考电压源的输出端用以产生参考电压。电荷供应源连接电源电压。第一开关及第二开关的第一端分别耦接参考电压源的输出端以及电荷供应源。电荷存储单元耦接所述第一开关以及所述第二开关的第二端以作为参考电压产生装置的输出端,用以存储电荷并产生输出电压。逻辑单元用以接收所述参考电压、所述输出电压以及电源复位信号,藉以控制所述第一开关与所述第二开关。当接收到所述电源复位信号时,第一开关截止且第二开关导通,以使电荷供应源迅速对电荷存储单元充电;当输出电压大于等于所述参考电压时,第一开关导通且第二开关截止,以通过所述参考电压源而将输出电压维持在参考电压。
在本发明的一实施例中,上述的逻辑单元包括比较器。比较器的非反相输入端接收参考电压,比较器的反相输入端接收输出电压。比较器用以判断输出电压是否大于等于参考电压。
在本发明的一实施例中,上述的比较器还包括电源控制端,用以接收电源控制信号以判定是否关闭所述比较器的电源。
在本发明的一实施例中,上述的逻辑单元还包括第三开关。第三开关的第一端耦接所述电荷存储单元;所述第三开关的第二端接地;所述该第三开关的控制端接收所述电源复位信号。当接收到所述电源复位信号时,第三开关导通其两端以清除电荷存储单元中的电荷。
在本发明的一实施例中,上述的参考电压产生装置还包括电阻。此电阻耦接于第一开关的第二端与电荷存储单元之间。
基于上述,本发明实施例所述的参考电压产生装置可在电源复位信号发出电源复位脉冲后,利用电源电压的电荷供应源来对电荷存储单元所存储的输出电压迅速地充电至与参考电压同等或相近的电位,并藉由参考电压源来维持参考电压的电位。藉此,参考电压产生装置可有效地缩短参考电压的稳态时间,避免因电容组件的数值选用、低通滤波器…等问题而延长参考电压的不稳定状态。。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
具体实施方式
为使参考电压源所产生的参考电压的稳态时间避免遭受后端低通滤波器和/或其中的电容组件所延迟,本发明实施例所提出的参考电压产生装置将通过电源电压所提供的电荷供应源来调整输出电压,以使输出电压迅速地充电至与参考电压同等或相近的电位。并且,在输出电压的电位大于或等于参考电压的电位时,利用参考电压源来将输出电压维持在参考电压的电位上。藉此,本发明实施例的参考电压产生装置可有效地缩短参考电压的稳态时间,同时维持低通滤波器的功效,避免因电容组件的数值选用、低通滤波器等问题而延长参考电压的不稳定状态。以下提供一种或多种实施例以作为应用本实施例者的参考,且应用本实施例者可因其需求而适度地替换具备相同功效的电路。
图1为符合本发明实施例所述的参考电压产生装置100的方块图。参考电压产生装置100适用于多种电子电路及相关消费性电子产品,应用本实施例者可将此参考电压产生装置100应用于多种电路中。如图1所示,参考电压产生装置100包括参考电压源110、电荷供应源120、第一开关130、第二开关140、电荷存储单元150以及逻辑单元160。参考电压源110可由带隙(bandgap)电路所构成的参考电压电路来实现,也可以利用应用本实施例者可以知晓的相关参考电压电路来实现,并不仅限于带隙电路。参考电压源110的输出端用以产生参考电压REF。
电荷供应源120连接电源电压VDD,藉以迅速提供大量的电流或大电压。在本实施例中,电荷供应源120是以恒定电流源(constant current source)122来实现,此恒定电流源122在电源电压VDD上电后,迅速产生大电流I1,并在第二开关导通其两端时,对电荷存储单元150进行充电。在部分实施例中,电荷供应源120也可以是提供大电压的电压供应源,其输出信号的电位应大于参考电压REF的电位。
第一开关130的第一端耦接参考电压源110的输出端,第一开关130的第二端则可通过电阻R而连接至电荷存储单元150。第二开关140的第一端则耦接至电荷供应源120,第二开关140的第二端连接至电荷存储单元150。第一开关130以及第二开关140皆受控于逻辑单元160。
特别说明的是,电阻R可以跟电荷存储单元150中的电容组件构成低通滤波器,藉以适度调整参考电压REF,并适度改善输出信号OUT的信噪比。其中,根据RC滤波器的原理,R的值越大,可进行低通滤波的频率越低,输出信号OUT的噪声就越小,信噪比就越好。参考电压REF经过电阻R之后的信号为输出信号OUT。
但是,在符合本发明实施例的精神的相关案例中,电阻R也可以不用出现在参考电压产生装置100的电路中。换句话说,电荷存储单元150可不通过电阻R直接耦接第一开关130的第二端,藉以作为参考电压产生装置100的输出信号OUT,且电荷存储单元150耦接第二开关140的第二端。由于电阻R可以省略,所以本发明的一些不使用电阻R的实施例中,电路板的面积得到节省,而且也能避免输出端的漏电流经由大电阻R造成压降而引起输出信号OUT的电位。
电荷存储单元150用以存储电荷。本实施例是以电容来实现电荷存储单元150,但应用本实施例者也可以利用其他电路组件或电路结构来实现符合本发明精神的电荷存储单元150。
逻辑单元160用于产生两个控制信号,将逻辑单元160用以控制第一开关130的信号称为第一切换信号SW1,将逻辑单元160用以控制第二开关140的信号称为第二切换信号SW2。逻辑单元160接收参考电压REF、输出信号OUT以及由外部电路所提供的电源复位(Power On Reset)信号POR。电源复位信号POR是由外部电子电路或相关消费性电子产品所提供。换句话说,当使用者想要启动或重新启动已应用此参考电压产生装置100的电子电路或消费性电子产品时,便会利用按钮或相关技术来使VDD上电。在电源VDD上电时,电源复位信号POR产生电源复位脉冲PRP。在此时,参考电压产生电路100便会启动/重启,并且在一稳态时间内产生稳定的输出信号OUT。本发明的目的就在于使输出信号OUT的稳态时间尽量短。
在传统电路中由于没有电荷供应源120,电路仅通过参考电压源110对电荷存储单元150进行充电,造成充电时间较长,所以输出信号进入稳态的时间也较长。在本发明中,在输出信号OUT没有达到参考电压REF之前,先使第一开关130断开,第二开关140导通,由电荷供应源120来对电荷存储单元150进行充电,由于电荷供应源120的电压大于参考电压REF,在本实施例中由电流源122来实现,所以其对电荷存储单元150的充电速度要大大超过参考电压源110对电荷存储单元150的充电速度。从而输出信号进入稳态的时间也大大缩短,这样就实现了发明的目的。输出信号OUT快速升高,在输出信号OUT的电压等于参考电压REF之后,使第一开关130导通,第二开关140断开,从而停止由电荷供应源120对电荷存储单元150的充电,而输出信号OUT此刻等于由电阻R和由电容实现的电荷存储单元150组成的低通滤波处理后的参考电压REF。这样就达到了缩短输出信号稳态时间的效果。
当第一开关130关闭,而第二开关140导通的瞬间,由于电阻R有一端没有联接任何元件,所以输出信号OUT的初始值为不确定信号,所以加入由第三开关180控制的电路使输出信号OUT在上述瞬间接地,从而消除电路中的不确定信号。
在此提供符合本发明实施例的上述各种精神的电路实例。请参照图2,图2为符合本发明实施例所述的参考电压产生装置100的电路图。在本实施例中,参考电压产生装置100的电荷存储单元150是由电容C来实现。第一开关130是由N型金属氧化物半导体场效应管(NMOS)来实现,而第二开关140则是以P型金属氧化物半导体场效应管(PMOS)来实现,第三开关180由电源复位信号POR信号来控制。图1与图2中具备相同组件者具备相同的功效及电路结构。应用本实施例者应可知晓,N型金属氧化物半导体场效应管(NMOS)与P型金属氧化物半导体场效应管(PMOS)的截止与导通所需的逻辑电位并不相同。
在此说明图2的逻辑单元160中各组件及电路架构。逻辑单元160主要包括:比较器210、第一或门220、第一反相器230、第二反相器240、与门250以及第二或门260。逻辑单元160中的比较器210依据参考电压REF以及输出信号OUT来判定输出信号OUT与参考电压REF之间的电位关系。本实施例的比较器210是以理想的比较器作为实现方式。比较器210的非反相输入端接收参考电压REF,比较器210的反相输入端则接收输出信号OUT,藉以使比较器210判断输出信号OUT是否大于或等于参考电压REF。
第一或门220的第一输入端耦接比较器210的输出端,第一或门220的第二输入端以及第二反相器240接收电源复位信号POR。第一反相器230的输入端耦接第一或门220的输出端,且第一反相器230的输出端耦接与门250的第一端以及第二或门260的第一输入端,与门250的第二端连接第二反相器240的输出端,与门250的输出端产生第一切换信号SW1并耦接至第一开关130的控制端。第二或门260的输出端产生第二切换信号SW2并耦接第二开关140的控制端。
藉此,便可在输出信号OUT的电位小于参考电压REF的电位时,使得第一切换信号SW1为逻辑0而让第一开关130截止,且使得第二切换信号SW2为逻辑0而让第二开关140导通。而在输出信号OUT的电位大于或等于参考电压REF的电位时,使得第一切换信号SW1为逻辑1而让第一开关130导通,且使得第二切换信号SW2为逻辑1而让第二开关140截止。
特别说明的是,由于逻辑单元160在接收到电源复位信号POR、参考电压REF以及输出信号OUT后,切换第一开关SW1和第二开关SW2会造成输出电压OUT浮接的问题,这样将有可能会导致输出电压OUT不稳定而使后端芯片发生错误。因此,可在电荷存储单元150处增加第三开关180。第三开关180的第一端耦接所述电荷存储单元150;第三开关180的第二端接地;第三开关180的控制端则接收电源复位信号POR。当接收到电源复位信号POR的电源复位脉冲PRP时,第三开关180便会导通其两端,藉以清除电荷存储单元150中的电荷,避免输出信号OUT的电位过大。在实际应用中,本领域技术人员也可以视情况不加入该第三开关。
下面将参照图2和图3详细说明上述过程。
为了方便说明,请同时参照图2与图3,图3为符合本发明实施例且在参考电压产生装置100中各种主要信号的波形图。于此,电源电压VDD、电源复位信号POR、第一切换信号SW1及第二切换信号SW2在逻辑1时的电位为3.7V,而理想中的参考电压REF为0.6V。以上的电压数值仅仅是举例,在实际应用中的电位可以根据需要而设定。在本实施例中,第一开关130以及第二开关140可以以N型金属氧化物半导体场效应管(NMOS)和P型金属氧化物半导体场效应管(PMOS)来实现。
在图3中,当用户在第0毫秒使VDD上电时,电源复位信号POR在第0毫秒中产生电源复位脉冲PRP,第三开关180受电源复位信号POR的控制,在电源复位脉冲PRP期间接通,输出信号OUT接地,电压值为0。理想中的参考电压源110应提供理想的参考电压REF。在此时,逻辑单元160在接收到电源复位信号POR中的电源复位脉冲PRP时,便将第一切换信号SW1禁能,例如,将第一切换信号SW1设定为逻辑0,以使第一开关130的两端截止。逻辑单元160并且将第二切换信号SW2使能,例如,将第二切换信号SW2设定为逻辑1,以使第一开关130和第二开关140关闭。藉此电源复位脉冲PRP期间使参考电压源110与比较器210启动完成,待电源复位脉冲PRP结束,第二切换信号SW2设定为逻辑0,电荷供应源120便可依据电源电压VDD而产生大电流,藉以迅速地对电荷存储单元150进行充电。参照图2,当电源VDD上电时,输出电压OUT为0,REF为高电位,比较器210的输出端为逻辑1,经过第一或门220后,依然为逻辑1,再通过第一反相器230,变成逻辑0输入与门250的第一输入端以及第二或门260的第一输入端。在电源VDD上电后的短暂瞬间,本实施例中为0~10ms期间,电源复位信号POR产生电源复位脉冲PRP,则在0~10ms期间,电源复位脉冲PRP经过第二反相器240变为逻辑0,逻辑0进入与门250的第二输入端,另一方面,电源复位脉冲PRP的高电位直接输入第二或门260的第二输入端。在0~10ms期间,可以看到,与门250两输入端分别为两个逻辑0,所以与门250的输出端输出逻辑0,SW1信号在0~10ms期间为逻辑0。而在0~10ms期间,第二或门260的两输入端分别为逻辑0和逻辑1,所以第二或门260的输出端输出逻辑1,SW2信号在0~10ms期间为高电位。图2的实施例中第一开关130选用NMOS管,第二开关140选用PMOS管,所以,在0~10ms期间,第一开关130关闭,第二开关140也关闭,此时由电源复位信号POR直接控制的第三开关180导通。所以,在0~10ms期间为输出信号OUT接地,得出平稳的开始电压,避免了电路的不稳定,同时,第一开关和第二开关都关闭也使得电路中没有不必要的能耗。
在接下来的时间中,从0.1ms~10ms期间,输出电压OUT初始值为0,并不断的增长,在未增长到参考电压REF之前,比较器一直输出逻辑1,通过第一或门220后还是逻辑1,再经过第一反相器230后变为逻辑0,所以再经过与门250之后,为逻辑0。从而在0.1ms~10ms期间,SW1信号为逻辑0,所以第一开关130的NMOS管始终关断。而在产生完电源复位脉冲PRP之后,电源复位信号POR一直为低电位,所以第二或门260的两个输入端都是逻辑0,SW2信号为0,这时第二开关140的PMOS管导通,由电流源为电荷存储单元150充电。由于电流源的充电速度明显比参考电压源110快,所以,输出电压得以在短时间内迅速提高。
当输出信号OUT的电位大于或等于参考电压REF的电位时,通常是当输出信号OUT的电位等于参考电压REF的电位,例如是图3在第10毫秒的时候,逻辑单元160便将第一切换信号SW1由禁能转换为致能,以使第一开关130的两端导通。并且逻辑单元160将第二切换信号SW2由致能转换为禁能,以使第二开关140的两端关闭。在10ms之后,输出电压OUT与参考电压REF相等,所以比较器210输出逻辑0,POR信号也是低电位,第一或门的两输入端都是逻辑0,其输出也是逻辑0,经过第一反相器230,变为逻辑1,与门250的两个输入端都是逻辑1,所以输出也是逻辑1,第一开关130的NMOS管导通,而第二或门260的两个输入端为1和0,其输出为逻辑1,第二开关PMOS管关断。在此时,由于第二开关140的截止而使得电荷供应源120不必持续提供电荷致电荷存储单元,并且由于第一开关130的导通而使得参考电压源110可迅速地将输出信号OUT维持在参考电压REF。
换个角度来说,由于电荷供应源120的大电流可以迅速地将电荷存储单元150所维持的输出信号OUT迅速提升至参考电压REF的电位,而不需利用参考电压源110中较小的电流来推动电荷存储单元150,因此便可迅速地提升输出信号OUT。而当输出信号OUT的电位近似于参考电压REF的电位时,便藉由第一及第二开关130、140的切换来让参考电压源110来维持输出信号OUT,从而在不变更原有参考电压产生装置的调整功能的情况下,能够迅速地缩短参考电压的稳态时间。
另外提及的是,逻辑单元160当中的比较器仅在接收到电源复位信号POR的电源复位脉冲PRP内发生作用,而在输出信号OUT稳定后便不需继续进行电压大小的判定。因此,本发明实施例中逻辑单元160所具备的比较器还包括有电源控制端,以依据比较器的输出而产生反馈的电源控制信号。藉此,便可在比较器判定输出信号OUT大于或等于参考电压REF之后,自行将比较器关闭以更为节省电源。
特别说明的是,比较器210额外具备电源控制端PWR,当电源控制端PWR接收到逻辑0的电源控制信号时,比较器210便会自行关闭而节省电源。在本实施例中,参考电压产生装置100藉由第一或门220的输出端所产生的信号连接至比较器210的电源控制端PWR,藉以依据比较器的输出而产生反馈的电源控制信号,减少参考电压产生装置100的功率消耗,图3中示出了该信号的时序图。
在此提供另一个符合本发明实施例的上述各种精神的电路实例。请参照图4,图4为符合本发明实施例所述的参考电压产生装置100的第二电路图。图2跟图4的差异在于逻辑单元160中各个组件的电路摆放稍有不同。逻辑单元160除了比较器410以外还包括第一或门420以及第一反相器430。第一或门420的第一输入端耦接比较器310的输出端。第一或门420的第二输入端接收电源复位信号POR。第一反相器430的输入端耦接第一或门420的输出端,藉以产生第一切换信号SW1。第一或门420的输出端耦接第二开关140的控制端,藉以产生第二切换信号SW2。藉此,第一开关130及第二开关140可都由N型金属氧化物半导体场效应管来加以实现,或者都由P型金属氧化物半导体场效应管来加以实现,或者由其他传输门(transmission gate)来实现。第一或门420的输出端还可耦接至比较器510的电源控制端PWR。其他组件的应用方式以及效果请参照上述实施例。
在此提供再一个符合本发明实施例的上述各种精神的电路实例。请参照图5,图5为符合本发明实施例所述的参考电压产生装置100的第三电路图。图2跟图5的差异在于逻辑单元160中各个组件的电路摆放稍有不同。逻辑单元160除了比较器510以外还包括第一或门520以及第一反相器530。第一或门520的第一输入端耦接比较器310的输出端。第一或门520的第二输入端接收电源复位信号POR。第一反相器530的输入端耦接第一或门520的输出端,藉以产生第一切换信号SW1。在本实施例中,第一开关130及第二开关140分别由N型金属氧化物半导体场效应管以及P型金属氧化物半导体场效应管来实现。藉此,第一开关130及第二开关140的控制端皆耦接第一或门520的输出端以接收第一切换信号SW1,藉以达成符合本发明实施例的精神。
综上所述,本发明实施例所述的参考电压产生装置可在电源复位信号发出电源复位脉冲后,利用电源电压的电荷供应源来对电荷存储单元所存储的输出信号迅速地充电至与参考电压同等或相近的电位,并藉由参考电压源来维持参考电压的电位。藉此,参考电压产生装置可有效地缩短参考电压的稳态时间,避免因电容组件的数值选用、低通滤波器…等问题而延长参考电压的不稳定状态。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明权利要求书的范围。